一种方波产生电路的制作方法

1.本发明涉及电子信息系统时钟产生的技术领域，尤其涉及一种方波产生电路。


背景技术：

2.时钟是嵌入式系统的脉搏,处理器内核在时钟驱动下完成指令执行、状态变换等，外设部件在时钟的驱动下完成各种工作,比如串口数据的发送、a/d转换、定时器计数等等。因此，时钟对于计算机系统是至关重要的，而时钟系统出现问题(比如产生时钟的振荡电路不起振、振荡不稳、停振等)也是致命的。
3.晶振作为一种无源器件，其具有比较窄的通频带宽、具有较好的频率选择性，能够提供高频率且稳定的交流信号。因此，其通常被用于代替稳定性较差，频率容易产生漂移的rc或lc振荡电路。在嵌入式系统中，采用晶振构成振荡电路产生正弦波以后，通过整形处理后产生一个基准方波。基于该基准方波进行分频、倍频等处理产生系统时钟输入给整个嵌入式系统，所以方波产生电路产生的波形是否稳定就显得至关重要。
4.如图1所示，晶振有ki和ko两个输出引脚，分别连接起振电路。为了使用振荡电路正常振荡，需要根据需求在起振电路调整好相应的匹配电容，使晶体的频偏达到要求范围内、正常稳定的输出固定频率的正弦波。由于pcb板上的走线和存在的寄生电容影响而且跟嵌入式系统的使用环境也有关，使得设置合适的匹配电容变得十分困难，通常要晶振厂家使用专业设备仪器进行测试才能确定。而当匹配电容选取的不合适、晶体振荡电路频偏过大时，振荡电路的信号放大能力减弱、起振的增益不够，导致晶振启动会变慢，起振幅度会偏小。在这种情况下，将晶体振荡电路的输出信号输入到下一级迟滞施密特触发器电路时达不到施密特触发器设定的阈值，施密特触发器就不能正确地输出完整的波形(丢失部分方波)。部分方波波形丢失也将导致系统时钟丢失，进一步影响电路板的正常工作。


技术实现要素：

5.为了解决上述提出的至少一个技术问题，本发明提供一种方波产生电路。
6.一种方波产生电路，所述电路包括：振荡单元、整形单元和补偿单元；所述振荡单元的输出端连接到所述整形单元的输入端，所述整形单元的输出端连接到所述补偿单元的输入端，所述补偿单元的输出端作为该方波产生电路的输出端；
7.所述补偿单元，能够在所述振荡单元输出的正弦波幅值达到所述整形单元的阈值时输出与晶体标准频率相同的方波，以及在所述振荡单元输出的正弦波幅值未达到所述整形单元的阈值时，对所述整形单元的输出信号进行补偿处理，以输出与晶体标准频率相同的方波。
8.在一种可能的实现方式中，所述整形单元包括：相互并联且具有迟滞功能的n个施密特触发器，其中，所述n≥1，且n为正整数。
9.在一种可能的实现方式中，在n≥3时，所述补偿电路包括：n-1个或门电路和非门电路；
10.所述第n施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第n-1或门电路的第二输入端；
11.所述第n-1施密特触发器的输出端连接所述第n-1或门电路的第一输入端，所述第n-1或门电路的输出端连接所述第n-2或门电路的第二输入端；以此类推，
12.直至第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。
13.在一种可能的实现方式中，在n＝2时，所述补偿电路包括：或门电路和非门电路；
14.所述第二施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第一或门电路的第二输入端；
15.第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。
16.在一种可能的实现方式中，在n＝1时，所述补偿单元包括：高速开关、过零比较器、非门电路、异或门电路、二选一数据选择器以及主机端控制器；
17.所述施密特触发器的输出端分别连接所述高速开关的输入端、所述主机端控制器的第一io口以及所述异或门电路的第一输入端；
18.所述振荡单元的输出端连接所述过零比较器的正相输入端，所述过零比较器的负相输入端接地，所述过零比较器的正相输出端分别连接所述异或门电路的第二输入端和所述主机端控制器的第二io口；
19.所述二选一数据器的第一输入端设置为低电平，所述二选一数据器的第二输入端连接所述主机端控制器的第三io口，所述二选一数据器的输出端连接所述高速开关的输入端；
20.所述高速开关的输出端作为该方波产生电路的输出端，具有两条输出支路，第一条输出支路通过数据线直接输出方波信号，第二条输出支路通过所述非门电路输出方波信号。
21.在一种可能的实现方式中，在所述主机端控制器的第二io口接收到所述异或门电路输出的高电平信号时，在预设时段内通过第一io口以预设频率采集所述施密特触发器的输出信号；其中，所述第二io端口为高电平触发的异步中断io；
22.若在该预设时段内未采集到高电平信号，则通过第三io口将所述高速开关的开关信号设为所述异或门电路的输出；若在该预设时段内采集到高电平信号，则将所述所述高速开关的开关信号设置低电平。
23.在一种可能的实现方式中，当所述高速开关的开关信号为高电平时，所述高速开关输入端的信号通过第二条输出支路输出方波信号；当所述高速开关的开关信号为低电平时，所述高速开关输入端的信号通过第一条输出支路输出方波信号。
24.在一种可能的实现方式中，所述振荡单元包括：包含振荡器和振荡电路；所述振荡器的输出端与所述振荡电路的输入端连接，在所述振荡器起振后，所述振荡电路的输出端输出正弦波。
25.在一种可能的实现方式中，所述振荡器包括：晶体，以及作为匹配电容的第一电容和第二电容；所述晶体的两个引脚分别连接所述第一电容的一端和所述第二电容的一端；所述第一电容的另一端和所述第二电容的另一端均接地。
26.在一种可能的实现方式中，所述振荡电路包括：反相放大器、反馈电阻和限流电阻；所述反馈电阻的两端分别与所述晶体的两个引脚连接，所述反馈电阻的一端接入所述反相放大器的输入端，所述反馈电阻的另一端连接所述限流电阻的一端，所述限流电阻的另一端接入所述反相放大器的输出端，所述反相放大器的输出端作为所述振荡电路的输出端。
27.本发明提供的方波产生电路能够稳定地产生相应频率的方波，有效地避免在振荡电路受到系统寄生电容影响导致输出信号幅度不足时，造成系统时钟丢失。
28.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
附图说明
29.为了更清楚地说明本技术实施例或背景技术中的技术方案，下面将对本技术实施例或背景技术中所需要使用的附图进行说明。
30.此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
31.图1为晶振的元件示意图；
32.图2为本技术实施例提供的一种方波产生电路的示意图；
33.图3为本技术实施例提供的一种方波产生电路的示意图；
34.图4为本技术实施例提供的一种方波产生电路的示意图；
35.图5为本技术实施例提供的一种方波产生电路的示意图。
具体实施方式
36.为了使本技术领域的人员更好地理解本技术方案，下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
37.本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
38.本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，a和/或b，可以表示：单独存在a，同时存在a和b，单独存在b这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括a、b、c中的至少一种，可以表示包括从a、b和c构成的集合中选择的任意一个或多个元素。
39.在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本技术的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
40.另外，为了更好地说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本发明同样能够实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本发明的主旨。
41.晶体(谐振器)振荡电路与参数如下：
42.a：晶振与晶体区别
43.晶振是有源晶振的简称，又叫振荡器，英文名称是oscillator，内部有时钟电路，只需供电便可产生振荡信号；
44.晶体则是无源晶振的简称，也叫谐振器，英文名称是crystal，是无极性元件，需要借助时钟电路才能产生振荡信号。
45.b：关键参数
46.标称频率(normal frequency)：单位是hz，这是晶体规格书中所指的频率，也是进行电路设计和元件选购时首先关注的参数。
47.频率误差(frequency tolerance at 25℃)：单位是ppm(partsper million)，即百万分之一，是相对于标称频率的变化值，越小表明精度越高。
48.例如：12mhz晶振在25℃时，偏差为
±
20ppm，表示它的频率偏差为
±
12m
×
20
×
1/hz＝
±
240hz，即频率范围是(11999760～12000240hz)。
49.负载电容(load capacitance)(cl)：单位是pf，这是与晶体元件一起决定负载谐振频率的电容。在设计晶体电路，选择晶体震荡电路所需的电容值时的依据。负载电容(load capacitance)主要影响负载谐振频率和等效负载谐振电阻，它与石英谐振器一起决定振荡器的工作频率，通过调整负载电容，一般可以将振荡器的工作频率调到标称值。应用时我们一般外接电容，便是为了使晶振两端的等效电容等于或接近负载电容，对于要求高的场合还要考虑ic输入端的对地电容，这样便可以使得晶振工作的频率达到标称频率。
50.寄生电容(shunt capacitance)：又叫静态电容(co)，单位是pf，它的值决定于电极面积、晶片厚度和晶片加工工艺。
51.动态电容(c1)：单位是pf，等效电路中动态臂里的电容，它的大小主要和电极面积、晶片平行度、微调量的大小有关。
52.动态电感(l1)：等效电路中动态臂里的电感，动态电感与动态电容是一对相关量。
53.品质因数(q)：品质因数又称机械q值，是反映谐振器性能好坏的重要参数，q值越小，功率耗散越大，而且还会导致频率不稳定；反之q值越高，频率越稳定。
54.请参阅图2，图2为本技术实施例提供的一种方波产生电路的示意图。
55.本实施例提出一种解决因晶体频偏过大造成系统时钟丢失，工作异常的频率补偿电路，即一种方波产生电路。所述电路包括：振荡单元、整形单元和补偿单元。
56.所述振荡单元的输出端连接到所述整形单元的输入端，所述整形单元的输出端连接到所述补偿单元的输入端，所述补偿单元的输出端作为该方波产生电路的输出端。
57.所述补偿单元，能够在所述振荡单元输出的正弦波幅值达到所述整形单元的阈值时输出与晶体标准频率相同的方波，以及在所述振荡单元输出的正弦波幅值未达到所述整形单元的阈值时，对所述整形单元的输出信号进行补偿处理，以输出与晶体标准频率相同的方波。
58.在该实施例中，施密特触发器是一种具有迟滞的比较器电路，通过向比较器或差
分放大器的同相输入端施加正反馈来实现。施密特触发器使用两个输入不同的阈值电压电平来避免输入信号中的噪声，这种双阈值的作用称为滞后。施密特触发器是一种逻辑输入，将提供滞后或两个阈值电平：高和低。这将使我们能够减少噪声信号产生的误差，从而产生方波。此外，它还可用于将三角波和正弦波等其他类型的信号转换为方波。
59.该实施例提供的方波产生电路能够稳定地产生相应频率的方波，有效地避免在振荡电路受到系统寄生电容影响导致输出信号幅度不足时，造成系统时钟丢失。
60.在一种可能的实现方式中，所述整形单元包括：相互并联且具有迟滞功能的n个施密特触发器，其中，所述n≥1，且n为正整数。
61.请参阅图3，图3为本技术实施例提供的整形单元包括3个施密特触发器时的一种方波产生电路的示意图。
62.在一种可能的实现方式中，在n≥3时，所述补偿电路包括：n-1个或门电路和非门电路；
63.所述第n施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第n-1或门电路的第二输入端；
64.所述第n-1施密特触发器的输出端连接所述第n-1或门电路的第一输入端，所述第n-1或门电路的输出端连接所述第n-2或门电路的第二输入端；以此类推，
65.直至第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。
66.在该方式中，同过在现有技术的原有常规晶体振荡电路与施密特触发器整形电路的基础上，增加两个施密特触发器与原有电路中的施密特触发器并联，用于检测晶体振荡输出波形幅值是否达到原有施密特触发器所设置的阈值，随后通过一个非门电路和两个或门电路完成晶体输出波形的整形和频率的补偿。这样，无论晶体外部匹配电容是否合适，晶体频偏是否满足要求，经过上诉频率补偿电路后，始终能够按照晶体标准频率输出固定的方波，这样保证了芯片内部的寄存器能够在任何时候稳定的读取到与晶体标准频率相同的数值，确保时钟不丢失。
67.在该方式中，当晶体频偏过大时，起振波形幅值偏小，未达到施密特触发器的触发阈值，此时工作流程如下：
68.第一施密特触发器、第二施密特触发器、第三施密特触发器的整形，均未检测到幅值高于设定阈值，全部输出0；
69.第三施密特触发器经过一个非门电路后，将会使输出发生反转，变为1；
70.第二施密特触发器输出的0与非门输出的1，再经过或门1后，输出为1；
71.第一施密特触发器输出的0与或门1输出的1，经过或门2后，输出为1。
72.在该方式中，当晶体频偏满足要求，起振波形幅值达到施密特触发器的触发阈值，此时工作流程如下：
73.第一施密特触发器、第二施密特触发器、第三施密特触发器的整形，均检测到幅值高于设定阈值，全部输出1；
74.第三施密特触发器经过一个非门电路后，将会使输出发生反转，变为0；
75.第二施密特触发器输出的1与非门输出的0,再经过或门1后，输出为1；
76.第一施密特触发器输出的1与或门1输出的1，经过或门2后，输出为1。
77.这样经过如上步骤的循环检测，无论晶体频偏是否过大，起振波形幅值是否达到施密特触发器的阈值，结果都可以正常输出一个完整方波，波形不会出现丢失，从而保证了寄存器读值的准确性，确保系统时钟不会丢失。
78.请参阅图4，图4为本技术实施例提供的整形单元包括2个施密特触发器时的一种方波产生电路的示意图。
79.在一种可能的实现方式中，在n＝2时，所述补偿电路包括：或门电路和非门电路；
80.所述第二施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第一或门电路的第二输入端；
81.第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。
82.在该方式中，实施例描述的电路，其具体实现可以参照上文实现方式的描述，为了简洁，这里不再赘述。
83.请参阅图5，图5为本技术实施例提供的一种方波产生电路的示意图。
84.在一种可能的实现方式中，在n＝1时，所述补偿单元包括：高速开关、过零比较器、非门电路、异或门电路、二选一数据选择器以及主机端控制器；
85.所述施密特触发器的输出端分别连接所述高速开关的输入端、所述主机端控制器的第一io口以及所述异或门电路的第一输入端；
86.所述振荡单元的输出端连接所述过零比较器的正相输入端，所述过零比较器的负相输入端接地，所述过零比较器的正相输出端分别连接所述异或门电路的第二输入端和所述主机端控制器的第二io口；
87.所述二选一数据器的第一输入端设置为低电平，所述二选一数据器的第二输入端连接所述主机端控制器的第三io口，所述二选一数据器的输出端连接所述高速开关的输入端；
88.所述高速开关的输出端作为该方波产生电路的输出端，具有两条输出支路，第一条输出支路通过数据线直接输出方波信号，第二条输出支路通过所述非门电路输出方波信号。
89.在一种可能的实现方式中，在所述主机端控制器的第二io口接收到所述异或门电路输出的高电平信号时，在预设时段内通过第一io口以预设频率采集所述施密特触发器的输出信号；其中，所述第二io端口为高电平触发的异步中断io；
90.若在该预设时段内未采集到高电平信号，则通过第三io口将所述高速开关的开关信号设为所述异或门电路的输出；若在该预设时段内采集到高电平信号，则将所述所述高速开关的开关信号设置低电平。
91.在一种可能的实现方式中，当所述高速开关的开关信号为高电平时，所述高速开关输入端的信号通过第二条输出支路输出方波信号；当所述高速开关的开关信号为低电平时，所述高速开关输入端的信号通过第一条输出支路输出方波信号。
92.上述方波产生电路的工作过程：当包含晶振j1的振荡单元正常输出符合规定的方波信号时，由于主机端控制器能够在每个所述预设时段内均能采集到高电平，主机端控制器u1将高速开关sw的开关信号设置为低电平，高速开关sw输入测的方波信号通过第一条线路直接输出。当包含晶振j1的振荡单元受到系统内寄生电容的干扰，输出的正弦信号的幅
度不足以触发施密特触发器s1时，主机端控制器在对应的预设时段内不能采集到高电平，主机端控制器u1将高速开关sw的开关信号设置为所述异或门输出。在将所述异或门输出设置速开关sw的开关信号后，当异或门的输出为1(过零比较器输出为高电平，而施密特触发器u1的输出维持为低电平)，高速开关sw输入侧的信号进行反相产生，反相信号通过第二条输出线路输出高电平信号；当异或门的输出为0(过零比较器输出为低电平，而施密特触发器u1的输出维持为低电平)时，高速开关sw输入侧的信号通过第一条输出线路输出低电平，从而在方波产生电路的输出端弥补上缺失的方波段。
93.在一种可能的实现方式中，所述振荡单元包括：包含振荡器和振荡电路；所述振荡器的输出端与所述振荡电路的输入端连接，在所述振荡器起振后，所述振荡电路的输出端输出正弦波。
94.晶体振荡器是一种电子振荡器电路，用于压电材料振动晶体的机械共振；它将创建给定频率的电信号，该频率通常用于提供稳定的时钟信号，例如：手表用于数字集成电路中以提供稳定的时钟信号，还用于稳定无线电发射器和接收器的频率。石英晶体主要用于射频(rf)振荡器。石英晶体是最常见的压电谐振器类型，在振荡器电路中我们使用它们，因此它被称为晶体振荡器。
95.在一种可能的实现方式中，所述振荡器包括：晶体，以及作为匹配电容的第一电容和第二电容；所述晶体的两个引脚分别连接所述第一电容的一端和所述第二电容的一端；所述第一电容的另一端和所述第二电容的另一端均接地。
96.接地能够有效防止振荡器与地之间的寄生电容对其选频性能的干扰。
97.在一种可能的实现方式中，所述振荡电路包括：反相放大器、反馈电阻和限流电阻；所述反馈电阻的两端分别与所述晶体的两个引脚连接，所述反馈电阻的一端接入所述反相放大器的输入端，所述反馈电阻的另一端连接所述限流电阻的一端，所述限流电阻的另一端接入所述反相放大器的输出端，所述反相放大器的输出端作为所述振荡电路的输出端。
98.其汇，反相放大器为增益很大的反相放大器。
99.晶体，相当于电容三点式电路里面的电感。
100.匹配电容，是电容三点式电路的分压电容，接地点就是分压点，以接地点即分压点为参考点。输入和输出是反相的，但从并联谐振回路即石英晶体两端来看，形成一个正反馈以保证电路持续振荡，它们会稍微影响振荡频率，主要用与微调频率和波形，并影响幅度。为了保持晶体的负载平衡，在实际应用中，一般要求两个匹配电容相同。
101.反馈电阻(一般≥1mω)它使反相器在振荡初始时处于线性工作区。
102.限流电阻，与匹配电容组成网络，提供180度相移，同时起到限制振荡幅度，防止反向器输出对晶振过驱动将其损坏。
103.以上所述实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。

技术特征：
1.一种方波产生电路，其特征在于，所述电路包括：振荡单元、整形单元和补偿单元；所述振荡单元的输出端连接到所述整形单元的输入端，所述整形单元的输出端连接到所述补偿单元的输入端，所述补偿单元的输出端作为该方波产生电路的输出端；所述补偿单元，能够在所述振荡单元输出的正弦波幅值达到所述整形单元的阈值时输出与晶体标准频率相同的方波，以及在所述振荡单元输出的正弦波幅值未达到所述整形单元的阈值时，对所述整形单元的输出信号进行补偿处理，以输出与晶体标准频率相同的方波。2.根据权利要求1所述的电路，其特征在于，所述整形单元包括：相互并联且具有迟滞功能的n个施密特触发器，其中，所述n≥1，且n为正整数。3.根据权利要求2所述的电路，其特征在于，在n≥3时，所述补偿电路包括：n-1个或门电路和非门电路；所述第n施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第n-1或门电路的第二输入端；所述第n-1施密特触发器的输出端连接所述第n-1或门电路的第一输入端，所述第n-1或门电路的输出端连接所述第n-2或门电路的第二输入端；以此类推，直至第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。4.根据权利要求2所述的电路，其特征在于，在n＝2时，所述补偿电路包括：或门电路和非门电路；所述第二施密特触发器的输出端连接所述非门电路的输入端，所述非门电路的输出端连接所述第一或门电路的第二输入端；第一施密特触发器的输出端连接所述第一或门电路的第一输入端，所述第一或门电路的输出端作为所述补偿电路的输出端。5.根据权利要求2所述的电路，其特征在于，在n＝1时，所述补偿单元包括：高速开关、过零比较器、非门电路、异或门电路、二选一数据选择器以及主机端控制器；所述施密特触发器的输出端分别连接所述高速开关的输入端、所述主机端控制器的第一io口以及所述异或门电路的第一输入端；所述振荡单元的输出端连接所述过零比较器的正相输入端，所述过零比较器的负相输入端接地，所述过零比较器的正相输出端分别连接所述异或门电路的第二输入端和所述主机端控制器的第二io口；所述二选一数据器的第一输入端设置为低电平，所述二选一数据器的第二输入端连接所述主机端控制器的第三io口，所述二选一数据器的输出端连接所述高速开关的输入端；所述高速开关的输出端作为该方波产生电路的输出端，具有两条输出支路，第一条输出支路通过数据线直接输出方波信号，第二条输出支路通过所述非门电路输出方波信号。6.根据权利要求5所述的电路，其特征在于，在所述主机端控制器的第二io口接收到所述异或门电路输出的高电平信号时，在预设时段内通过第一io口以预设频率采集所述施密特触发器的输出信号；其中，所述第二io端口为高电平触发的异步中断io；若在该预设时段内未采集到高电平信号，则通过第三io口将所述高速开关的开关信号设为所述异或门电路的输出；若在该预设时段内采集到高电平信号，则将所述所述高速开
关的开关信号设置低电平。7.如权利要求6所述的方波产生电路，其特征在于，当所述高速开关的开关信号为高电平时，所述高速开关输入端的信号通过第二条输出支路输出方波信号；当所述高速开关的开关信号为低电平时，所述高速开关输入端的信号通过第一条输出支路输出方波信号。8.根据权利要求1所述的电路，其特征在于，所述振荡单元包括：包含振荡器和振荡电路；所述振荡器的输出端与所述振荡电路的输入端连接，在所述振荡器起振后，所述振荡电路的输出端输出正弦波。9.根据权利要求8所述的电路，其特征在于，所述振荡器包括：晶体，以及作为匹配电容的第一电容和第二电容；所述晶体的两个引脚分别连接所述第一电容的一端和所述第二电容的一端；所述第一电容的另一端和所述第二电容的另一端均接地。10.根据权利要求9所述的电路，其特征在于，所述振荡电路包括：反相放大器、反馈电阻和限流电阻；所述反馈电阻的两端分别与所述晶体的两个引脚连接，所述反馈电阻的一端接入所述反相放大器的输入端，所述反馈电阻的另一端连接所述限流电阻的一端，所述限流电阻的另一端接入所述反相放大器的输出端，所述反相放大器的输出端作为所述振荡电路的输出端。

技术总结
本发明公开了一种方波产生电路，包括：振荡单元、整形单元和补偿单元；所述振荡单元的输出端连接到所述整形单元的输入端，所述整形单元的输出端连接到所述补偿单元的输入端，所述补偿单元的输出端作为该方波产生电路的输出端；所述补偿单元，能够在所述振荡单元输出的正弦波幅值达到所述整形单元的阈值时输出与晶体标准频率相同的方波，以及在所述振荡单元输出的正弦波幅值未达到所述整形单元的阈值时，对所述整形单元的输出信号进行补偿处理，以输出与晶体标准频率相同的方波。本发明够在振荡电路受到系统寄生电容影响导致波形缺失时，及时弥补缺失的方波波形，避免造成系统时钟丢失。统时钟丢失。统时钟丢失。


技术研发人员：叶泉浩
受保护的技术使用者：深圳市有方科技股份有限公司
技术研发日：2023.03.21
技术公布日：2023/7/17