一种双CPU高性能计算板的制作方法

一种双cpu高性能计算板
技术领域
1.本实用新型属于计算技术领域，尤其涉及一种双cpu高性能计算板。


背景技术：

2.计算机(computer)俗称电脑，是现代一种用于高速计算的电子计算机器，可以进行数值计算，又可以进行逻辑计算，还具有存储记忆功能。是能够按照程序运行，自动、高速处理海量数据的现代化智能电子设备。
3.高性能计算板通过集成高效处理器核心、基于数据亲和的大规模一致性存储架构、层次式二维mesh互连网络、多端口高速直连通路，优化存储访问延时，提供业界领先的计算性能、访存带宽和io扩展能力。随着集成电路、计算机处理技术和软件技术的飞速发展，航天航空领域、国防领域的数据处理系统平台呈现以下发展趋势：通信带宽越来越宽、传输速率越来越高、数据吞吐率越来越大，实时处理能力也对处理平台的性能提出了更高的要求。因此，需要更强的运算能力及数据交互能力。
4.然而，现有高性能计算板，大都采用因特尔或amd平台，国产化程度低、数据安全性差，或是采用单cpu设计，内存小且数据处理能力差。


技术实现要素：

5.本实用新型实施例提供了一种双cpu高性能计算板，旨在解决现有高性能计算板内存小和单cpu数据处理能力差的问题。
6.为了解决上述技术问题，本实用新型实施例提供了一种双cpu高性能计算板，所述双cpu高性能计算板包括线路板、集成于所述线路板上的第一处理器、第二处理器、微控制单元、多个第一ddr4颗粒、多个第二ddr4颗粒、x100桥片、视频转换器、usb连接器、1路硬盘接口、第一以太网控制器芯片、第二以太网控制器芯片、稳压器、第一存储器芯片、第二存储器芯片和可编程逻辑芯片；
7.所述第一处理器和所述第二处理器的型号均为飞腾s2500；所述可编程逻辑芯片的型号为ef2l15bg256b；所述第一处理器和所述第二处理器通过25g高速接口总线实现电连接；
8.所述第一处理器分别连接所述第一存储器芯片和多个所述第一ddr4颗粒，所述第二处理器分别连接所述第二存储器芯片和多个所述第二ddr4颗粒，所述第一处理器和所述第二处理器还分别连接至所述可编程逻辑芯片；所述第一处理器连接所述x100桥片，所述x100桥片分别连接所述usb连接器、所述1路硬盘接口及所述视频转换器，所述视频转换器通过vga接口连接前面板，所述第二处理器还分别连接所述第一以太网控制器芯片和所述第二以太网控制器芯片，所述第一以太网控制器芯片通过10glan1接口连接至所述前面板，所述第二以太网控制器芯片通过1gbaset2接口连接至所述前面板；所述稳压器连接外部电源用于实现供电。
9.更进一步地，多个所述第一ddr4颗粒设置于所述线路板的正面，多个所述第二
ddr4设置于所述线路板的背面，多个所述第一ddr4颗粒与多个所述第二ddr4颗粒呈垂直堆叠且互相错开设置。
10.更进一步地，多个所述第一ddr4颗粒包括72颗，多个所述第二ddr4颗粒包括72颗。
11.更进一步地，所述微控制单元的型号为gd32f103ret6。
12.更进一步地，所述第一存储器芯片和所述第二存储器芯片的型号均为gd25lq128dsig。
13.更进一步地，所述第一以太网控制器芯片的型号为wx1820al，和/或所述第二以太网控制器芯片的型号为wx1860al4。
14.更进一步地，所述视频转换器的型号为lt8712exi。
15.更进一步地，所述线路板采用松下的m6高速板材通过24层堆叠层叠制作而成。
16.更进一步地，所述计算板的板卡尺寸为322.2mm
×
280mm，和/或所述计算板为标准8u atca板卡。
17.本实用新型所达到的有益效果：通过采用第一处理器和第二处理器的设置方式，且第一处理器和第二处理器之间通过25g高速接口总线实现相互连接，通过双处理器设置实现了处理器之间的高速信号通信，以及高集成度、高数据吞吐率、高运算能力，提高数据处理能力；通过第一处理器连接多个第一ddr4颗粒，第二处理器连接多个第二ddr4颗粒，增加了计算板的内存容量，进而提高第一处理器和第二处理器的处理效率；同时，将多个所述第一ddr4颗粒设置于所述线路板的正面，多个所述第二ddr4设置于所述线路板的背面，多个所述第一ddr4颗粒与多个所述第二ddr4颗粒呈垂直堆叠且互相错开设置，使得计算板的布局布线方便，节省空间。
附图说明
18.图1是本实用新型实施例提供的一种双cpu高性能计算板的框架原理示意图；
19.图2是本实用新型实施例提供的一种双cpu高性能计算板的结构示意图；
20.图3是本实用新型实施例提供的一种双cpu高性能计算板的叠层示意图；
21.图4是本实用新型实施例提供的一种双cpu高性能计算板的24层堆叠层叠示意图；
22.图5是本实用新型实施例提供的一种双cpu高性能计算板的背钻结构示意图；
23.图6是本实用新型实施例提供的一种双cpu高性能计算板的过孔示意图；
24.图7是本实用新型实施例提供的一种双cpu高性能计算板的信号焊盘示意图；
25.图8是本实用新型实施例提供的一种双cpu高性能计算板的高速信号过孔换层处的处理示意图；
26.图9是本实用新型实施例提供的一种双cpu高性能计算板的电源设计的示意图；
27.图10是本实用新型实施例提供的一种双cpu高性能计算板的ddr4颗粒的位置示意图。
28.其中，100、双cpu高性能计算板；2、第一处理器；3、第二处理器；4、微控制单元；5、多个第一ddr4颗粒；6、多个第二ddr4颗粒；7、x100桥片；8、视频转换器；9、usb连接器；10、1路硬盘接口；11、第一以太网控制器芯片；12、第二以太网控制器芯片；13、稳压器；14、第一存储器芯片；15、第二存储器芯片；16、可编程逻辑芯片。
具体实施方式
29.为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
30.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
31.需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。以下实施例中的“连接”，如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
32.在此使用时，单数形式的“一”、“一个”和“所述/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时，在本说明书中使用的术语包括相关所列项目的任何及所有组合。
33.如图1-10所示，本实用新型实施例提供了一种双cpu高性能计算板100，具体请参照图1，所述双cpu高性能计算板100包括线路板、集成于所述线路板上的第一处理器2、第二处理器3、微控制单元4、多个第一ddr4颗粒5、多个第二ddr4颗粒6、x100桥片7、视频转换器8、usb连接器9、1路硬盘接口10、第一以太网控制器芯片11、第二以太网控制器芯片12、稳压器13、第一存储器芯片14、第二存储器芯片15和可编程逻辑芯片16。
34.所述第一处理器2和所述第二处理器3的型号均为飞腾s2500；所述可编程逻辑芯片16的型号为ef2l15bg256b；所述第一处理器2和所述第二处理器3通过25g高速接口总线实现电连接。
35.所述第一处理器2分别连接所述第一存储器芯片14和多个所述第一ddr4颗粒5，所述第二处理器3分别连接所述第二存储器芯片15和多个所述第二ddr4颗粒6，所述第一处理器2和所述第二处理器3还分别连接至所述可编程逻辑芯片16；所述第一处理器2连接所述x100桥片7，所述x100桥片7分别连接所述usb连接器9、所述1路硬盘接口10及所述视频转换器8，所述视频转换器8通过vga接口连接前面板，所述第二处理器3还分别连接所述第一以太网控制器芯片11和所述第二以太网控制器芯片12，所述第一以太网控制器芯片11通过10glan1接口连接至所述前面板，所述第二以太网控制器芯片12通过1gbaset2接口连接至所述前面板；所述稳压器13连接外部电源用于实现供电。
36.通过采用第一处理器2和第二处理器3的设置方式，且第一处理器2和第二处理器3之间相互连接，通过双处理器设置实现了处理器之间的高速信号通信，以及高集成度、高数据吞吐率、高运算能力，提高数据处理能力；通过第一处理器2连接多个第一ddr4颗粒5，第二处理器3连接多个第二ddr4颗粒6，增加了计算板的内存容量，进而提高第一处理器2和第二处理器3的处理效率。同时，在8u atca板卡上实现双腾云s2500+128gb ddr4内存颗粒和x100桥片7及其相关电路模块的高密度pcb布局布线。
37.请参照图10，本实用新型中多个所述第一ddr4颗粒5设置于所述线路板的正面(图10中用白色虚线框环绕部分为正面颗粒设置范围)，多个所述第二ddr4设置于所述线路板
的背面(图10中用白色实线框环绕部分为背面颗粒设置范围)，多个所述第一ddr4颗粒5与多个所述第二ddr4颗粒6呈垂直堆叠且互相错开设置(传统布局方式中，正面、背面垂直堆叠完全重叠，即正面、背面为同一内存通道)。
38.其中，128gb大容量板载内存颗粒设计为：该板设计板载128gb ddr4内存，一个cpu有八个内存通道，一个内存通达需要9颗ddr4颗粒，而双cpu共有ddr4内存颗粒144颗。为解决数量庞大的内存颗粒布局、布线问题，该板内存颗粒布局采用正面、背面垂直堆叠又互相错开(即正背面为不同的通道)的布局方式，以节省布局空间、节省布线层数。使得计算板的布局布线方便，节省空间。本实用新型中的双cpu高性能计算板100实现了器件的全国产化、自主可控。
39.本实施例中，多个所述第一ddr4颗粒5包括72颗，多个所述第二ddr4颗粒6包括72颗。
40.本实施例中，所述微控制单元4的型号为gd32f103ret6。
41.本实施例中，所述第一存储器芯片14和所述第二存储器芯片15的型号均为gd25lq128dsig。
42.本实施例中，所述第一以太网控制器芯片11的型号为wx1820al。
43.本实施例中，所述第二以太网控制器芯片12的型号为wx1860al4。
44.本实施例中，所述视频转换器8的型号为lt8712exi。
45.请参照图4，本实施例中，所述线路板采用松下的m6高速板材通过24层堆叠层叠制作而成。
46.本实施例中，具体的，计算板的板卡尺寸为322.2mm
×
280mm，为标准8uatca板卡，48v电源输入；支持4路千兆网和2路万兆网和2路10万兆网。支持4路usb3.0和2路显示。支持1路调试串口和数据串口。
47.进一步的，本实用新型中的计算板支持msata、sata(加固式)。cpu互连通信信号速率25gbps，数据传输效率快。
48.请参照图3，本实施例中，为解决cpu核电压cpu_vdd的300安培大电流通流问题，设计了2盎司铜厚的电源层(power11和power12)，且其他信号层也有补充cpu_vdd铜皮，以满足300安培大电流通流。
49.为使双cpu互连高速信号25gbps高速信号在板上有效的传输，做了如下处理：
50.(1)pcb采用24层堆叠层叠，并使用松下的m6高速板材制作，该板材的特性为，低介电常数(dk＝3.61)，低耗散因子(df＝0.004)，最高能传输25gbps信号(普通fr4板材的dk＝4.4，df＝0.015，较低的介电常数、介质损耗能使传输线在pcb板上降低损耗、较小信号反射，使信号在经过较长的传输路径后衰减小)。
51.并在板厂加工时采用旋转10度的fr4进行压合制作。pcb板材一般由玻璃纤维编织物和环氧树脂混合而成。玻璃纤维介电常数较高，环氧树脂介电常数较低。实际走线时同一对差分信号可能传输在不同介质上，由于信号传输速率与介电常数的平方成反比，使两线产生不同的信号延迟，造成差分对内偏斜即玻纤效应。fr4旋转10度后与走线产生夹角，能够有效避免此现象。
52.(2)采用背钻工艺。参照图5，将25gbps信号布在20、22层，stub(残端)减到最小，stub过长会增大信号反射，降低传输速率，且将走线布在20、22层能最大限度减小背钻深
度，提高加工生产良率。
53.该计算板采用24层设计，板厚3mm，例如信号从第1层连到第9层，中间的连接是通过通孔(即1-14层通孔)连接，孔壁会全部沉铜，这样信号就从第1层连接到了14层，本实用新型中，我们将第1层连到第9层，第10层到14层由于没有线路相连，就是多余的部分，这个多余的部分就叫stub，这部分铜柱会引起信号完整性问题，背钻就是从反面将这多余的部分钻掉，由于背钻精度问题，为使背钻不影响正常连接会留下尽量小的一段作为安全间距。
54.(3)请参照图6，增大高速差分信号反焊盘(即使差分信号过孔距离其他铜皮距离增大至12mil)，过孔对高速信号的信号完整性影响很大，过孔产生的寄生效应易导致信号阻抗不连续、信号反射、信号衰减等问题，通过挖大反焊盘可以有效减少过孔对高速信号的影响。
55.(4)请参照图7，信号焊盘的处理：高速信号焊盘进行了隔层参考(即l1层的表贴焊盘挖空了相邻参考层l2和l3，走线实际参考l4)。这样处理的好处是：高速信号要控制一定的阻抗(即保证特定的线宽间距)，但在器件焊盘处，无法保证特定的阻抗(即发生阻抗突变)，阻抗突变会使信号发生反射，增大回波损耗，影响驱动能力。焊盘隔层参考使该处的阻抗突变量减小，从而保证信号在传输过程中阻抗连续性最好，信号反射量减小，提高信号质量。
56.(5)请参照图8，高速信号过孔换层处处理：信号打孔换层会改变信号的回流路径，如果信号换层，回流路径也跟着换层，所以在信号换层处附近放置地孔将两层gnd连接起来，以给回路就近提供一个通道。过孔大小与信号过孔一致，位置在保证背钻和反焊盘情况下，尽量靠近信号换层过孔。
57.(6)差分对内时延以及弧形线处理：减小差分对内时延，保证差分对正端与负端的延迟差小于2mil。pcb不采用直角、45
°
角布线，采用圆弧倒角并采用紧耦合差分线，使两线长度的差值减到最小。且弧形线相对于45
°
折角阻抗更连续，反射小，信号完整性好。
58.请参照图9，在本实施例中，外部电源为48v，其48v电源设计包括：atca标准板卡都由48v电源供电，由于48v电压较高，需要设计安全间距。该板将48v区域与板上其他区域完全独立分开，且区域之间设计了80mil的隔离带，避免48v高电压对板上其他信号、地、电源的干扰。48v区域内部网络也设置了50mil的安全间距，避免相互之间的干扰。
59.以上仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
60.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
61.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。

技术特征：
1.一种双cpu高性能计算板，其特征在于，所述双cpu高性能计算板包括线路板、集成于所述线路板上的第一处理器、第二处理器、微控制单元、多个第一ddr4颗粒、多个第二ddr4颗粒、x100桥片、视频转换器、usb连接器、1路硬盘接口、第一以太网控制器芯片、第二以太网控制器芯片、稳压器、第一存储器芯片、第二存储器芯片和可编程逻辑芯片；所述第一处理器和所述第二处理器的型号均为飞腾s2500；所述可编程逻辑芯片的型号为ef2l15bg256b；所述第一处理器和所述第二处理器通过25g高速接口总线实现电连接；所述第一处理器分别连接所述第一存储器芯片和多个所述第一ddr4颗粒，所述第二处理器分别连接所述第二存储器芯片和多个所述第二ddr4颗粒，所述第一处理器和所述第二处理器还分别连接至所述可编程逻辑芯片；所述第一处理器连接所述x100桥片，所述x100桥片分别连接所述usb连接器、所述1路硬盘接口及所述视频转换器，所述视频转换器通过vga接口连接前面板，所述第二处理器还分别连接所述第一以太网控制器芯片和所述第二以太网控制器芯片，所述第一以太网控制器芯片通过10glan1接口连接至所述前面板，所述第二以太网控制器芯片通过1gbaset2接口连接至所述前面板；所述稳压器连接外部电源用于实现供电。2.如权利要求1所述的双cpu高性能计算板，其特征在于，多个所述第一ddr4颗粒设置于所述线路板的正面，多个所述第二ddr4设置于所述线路板的背面，多个所述第一ddr4颗粒与多个所述第二ddr4颗粒呈垂直堆叠且互相错开设置。3.如权利要求1所述的双cpu高性能计算板，其特征在于，多个所述第一ddr4颗粒包括72颗，多个所述第二ddr4颗粒包括72颗。4.如权利要求1所述的双cpu高性能计算板，其特征在于，所述微控制单元的型号为gd32f103ret6。5.如权利要求1所述的双cpu高性能计算板，其特征在于，所述第一存储器芯片和所述第二存储器芯片的型号均为gd25lq128dsig。6.如权利要求1所述的双cpu高性能计算板，其特征在于，所述第一以太网控制器芯片的型号为wx1820al，和/或所述第二以太网控制器芯片的型号为wx1860al4。7.如权利要求1所述的双cpu高性能计算板，其特征在于，所述视频转换器的型号为lt8712exi。8.如权利要求1所述的双cpu高性能计算板，其特征在于，所述线路板采用松下的m6高速板材通过24层堆叠层叠制作而成。9.如权利要求1至8中任一项所述的双cpu高性能计算板，其特征在于，所述计算板的板卡尺寸为322.2mm
×
280mm，和/或所述计算板为标准8uatca板卡。

技术总结
本实用新型适用于计算板技术领域，提供了一种双CPU高性能计算板，其中，双CPU高性能计算板包括线路板、集成于线路板上的第一处理器、第二处理器、微控制单元、多个第一DDR4颗粒、多个第二DDR4颗粒、X100桥片、视频转换器、USB连接器、1路硬盘接口、第一以太网控制器芯片、第二以太网控制器芯片、稳压器、第一存储器芯片、第二存储器芯片、可编程逻辑芯片以及连接器。本实用新型中的双CPU高性能计算板的内存容量大，数据处理能力强。数据处理能力强。数据处理能力强。


技术研发人员：田成 阳雅君 黄锐
受保护的技术使用者：湖南博匠信息科技有限公司
技术研发日：2023.03.07
技术公布日：2023/7/17