版图的处理方法与流程

1.本公开实施例涉及半导体领域，特别涉及一种版图的处理方法。


背景技术：

2.在集成电路制造过程中，由于物理器件的物理特性和制造工艺的限制，版图的设计必须遵守一系列特定的规则，这些规则是各个集成电路制造厂家根据自身的工艺特点和技术水平而制定的。版图设计者应根据厂家提供的设计规则进行版图设计。因此，版图设计规则是集成电路设计与制造的桥梁。版图设计包含集成电路工艺尺寸、各种物理层拓扑定义等器件相关的物理信息数据，集成电路制造厂家需根据这些数据来制造掩膜版图。
3.版图设计规则检查(design rule check)简称drc，它是集成电路设计物理验证的一部分，晶圆代工厂对各自不同工艺参数制定出满足芯片制造良率的同一工艺层及不同工艺层之间几何尺寸的约束，这些尺寸规划的集合就是版图设计规则。
4.drc基本上是随着半导体晶体管电路设计一同产生的，无论是设计单个晶体管，还是复杂的片上系统(system on chip，soc)，都需要进行设计规则检查，以确保版图设计是工艺可靠的，能够顺利出产。


技术实现要素：

5.本公开实施例提供一种版图的处理方法，至少有利于提高版图设计的准确性。
6.根据本公开一些实施例，本公开实施例一方面提供一种版图的处理方法，包括：获取标准单元版图，标准单元版图包括第一单元版图和第二单元版图，第一单元版图具有第一目标掺杂层和第一有源层，第二单元版图具有第二目标掺杂层和第二有源层；比较第一目标掺杂层和第二目标掺杂层，若第一目标掺杂层与第二目标掺杂层不相同，则移动第一单元版图和第二单元版图中的至少一者，使得第一目标掺杂层与第二目标掺杂层互不重叠；获取标准单元版图的设计规则；基于设计规则，在使得第一目标掺杂层与第二目标掺杂层互不重叠之后，至少对第一有源层与第二有源层之间进行设计规则检查。
7.在一些实施例中，对第一有源层与第二有源层之间进行设计规则检查，包括：获取第一间距，第一间距为第一有源层与第二有源层之间的间距，设计规则包括第一间距范围；若第一间距落入第一间距范围内，则确定第一有源层与第二有源层之间满足设计规则；若第一间距落入第一间距范围之外，则移动第一单元版图和第二单元版图中的至少一者，直至第一间距落入第一间距范围内。
8.在一些实施例中，第一间距范围包括第一禁止范围和第二禁止范围，第一间距不可落入第一禁止范围和第二禁止范围中的任何一者。
9.在一些实施例中，至少对第一有源层与第二有源层之间进行设计规则检查的步骤，还包括：对第一目标掺杂层与第二目标掺杂层之间进行设计规则检查。
10.在一些实施例中，对第一目标掺杂层与第二目标掺杂层之间进行设计规则检查的步骤，包括：获取第二间距，第二间距为第一目标掺杂层与第二目标掺杂层之间的间距，设
计规则还包括第二间距范围；若第二间距落入第二间距范围内，则确定第一目标掺杂层与第二目标掺杂层之间满足设计规则；若第二间距落入第二间距范围之外，则移动第一单元版图和第二单元版图中的至少一者，直至第二间距落入第二间距范围内。
11.在一些实施例中，在获取第二间距之前，还包括：获取第一目标掺杂层与第二目标掺杂层的导电类型；基于第一目标掺杂层与第二目标掺杂层的导电类型，确定第二间距范围。
12.在一些实施例中，至少对第一有源层与第二有源层之间进行设计规则检查的步骤，还包括：对第一目标掺杂层与第一有源层之间进行设计规则检查，或者对第二目标掺杂层与第二有源层之间进行设计规则检查。
13.在一些实施例中，第一目标掺杂层与第二目标掺杂层不相同包括：第一目标掺杂层的标识层与第二目标掺杂层的标识层不同。
14.在一些实施例中，在至少对第一有源层与第二有源层之间进行设计规则检查之后，还包括：在标准单元版图上空缺处添加布线通道，布线通道用于设置连接线，连接线至少与第一单元版图或者第二单元版图中的一者连接。
15.在一些实施例中，在移动第一单元版图和第二单元版图中的至少一者，使得第一目标掺杂层与第二目标掺杂层互不重叠的步骤，包括：沿第一方向移动第一单元版图和第二单元版图中的至少一者，使得第一目标掺杂层的目标边沿和第二目标掺杂层的目标边沿与同一参照线重合；沿第二方向移动第一单元版图和第二单元版图中的至少一者，使得第一目标掺杂层与第二目标掺杂层互不重叠，其中，第一方向与第二方向垂直。
16.本公开实施例提供的技术方案至少具有以下优点：
17.本公开实施例提供的版图的处理方法，通过对第一单元版图中的第一目标掺杂层和第二单元版图中的第二目标掺杂层进行比较，若第一目标掺杂层和第二目标掺杂层不同，则移动第一单元版图或者第二单元版图中的至少一者，以使第一目标掺杂层和第二目标掺杂层不重叠。以此，可以避免后期进行设计规则检查时出现无法识别晶体管的错误。进一步地，在第一目标掺杂层和第二目标掺杂层不重叠的情况下，还对第一有源层和第二有源层进行设计规则检查，以消除移动过程中对其他层的影响。
附图说明
18.一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，除非有特别申明，附图中的图不构成比例限制；为了更清楚地说明本公开实施例或传统技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1为本公开实施例提供的一种晶体管结构示意图；
20.图2为本公开一实施例提供的第一种版图的示意图；
21.图3为本公开一实施例提供的第二种版图的示意图；
22.图4为本公开另一实施例提供的一种版图的处理方法对应的步骤示意图；
23.图5为本公开另一实施例提供的一种标准单元版图的示意图；
24.图6为本公开另一实施例提供的一种第一目标掺杂层的目标边沿和第二目标掺杂
层的目标边沿与同一参照线重合的示意图；
25.图7为本公开另一实施例提供的一种第一目标掺杂层与第二目标掺杂层互不重叠的示意图；
26.图8为本公开另一实施例提供的另一种第一目标掺杂层与第二目标掺杂层互不重叠的示意图。
具体实施方式
27.在集成电路制造过程中，由于物理器件的物理特性和制造工艺的限制，版图的设计必须遵守一系列特定的规则，这些规则是各个集成电路制造厂家根据自身的工艺特点和技术水平而制定的。版图设计者应根据厂家提供的设计规则进行版图设计。因此，版图设计规则是集成电路设计与制造的桥梁。版图设计包含集成电路工艺尺寸、各种物理层拓扑定义等器件相关的物理信息数据，集成电路制造厂家需根据这些数据来制造掩膜版图。
28.在相关工艺中，参考图1，图1为本公开实施例提供的一种晶体管结构示意图，为了降低晶体管100的源区s或者漏区d电场，以改进热电子退化效应，通常在栅极102下方靠近源区s或者漏区d的附近设置一个轻掺杂区域101，以使该轻掺杂区域101也承受部分电压。参考图2，图2为本公开一实施例提供的第一种版图的示意图，由于掺杂区域的边界的浓度不平均，为了保持轻掺杂区域101的掺杂离子浓度一致，通常工艺中会设置目标掺杂区103的面积大于轻掺杂区域101的面积，进一步再对源区s或者漏区d的位置进行重掺杂。然而，参考图3，图3为本公开一实施例提供的第二种版图的示意图，在版图设计过程中，对各个器件的版图结构进行设计连接时，不同器件的目标掺杂区103可能会出现重叠的问题，进而导致进行设计规则检查时出现识别不出晶体管100的问题。
29.根据本公开一些实施例，本公开一实施例提供一种版图的处理方法，至少有利于提高版图设计的准确性。
30.下面将结合附图对本公开的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施例中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本公开所要求保护的技术方案。
31.图4为本公开另一实施例提供的一种版图的处理方法对应的步骤示意图，图5为本公开另一实施例提供的一种标准单元版图的示意图，图6为本公开另一实施例提供的一种第一目标掺杂层的目标边沿和第二目标掺杂层的目标边沿与同一参照线重合的示意图，图7为本公开另一实施例提供的一种第一目标掺杂层与第二目标掺杂层互不重叠的示意图，图8为本公开另一实施例提供的另一种第一目标掺杂层与第二目标掺杂层互不重叠的示意图。以下将结合附图对本实施例提供版图的处理方法进行详细说明，具体如下：
32.参考图4至图8，版图的处理方法包括：
33.步骤s1：获取标准单元版图，标准单元版图包括第一单元版图201和第二单元版图202，第一单元版图201具有第一目标掺杂层211和第一有源层221，第二单元版图202具有第二目标掺杂层212和第二有源层222。
34.在一些实施例中，标准单元可以包括反相器、与门、寄存器、选择器、全加器等基本单元。
35.在一些实施例中，标准单元版图可以包括多个晶体管，例如，参考图5，第一单元版图201对应为一个晶体管，第一栅极231下方相对两侧的第一有源层221用于形成该晶体管的源区或者漏区，相应的第一目标掺杂层211用于形成该晶体管的轻掺杂区域；第二单元版图202对应为另一晶体管，第二栅极232下方相对两侧的第二有源层222用于形成该晶体管的源区或者漏区，相应的第二目标掺杂层212用于形成该晶体管的轻掺杂区域。
36.需要说明的是，一个器件对应有该器件的版图边界，在版图设计过程中，器件的摆放以版图边界作为界线进行拼接，在图5中所示的第一单元版图201和第二单元版图202的虚线框不等同于版图边界。实际定义版图边界的过程中，可能有部分第一目标掺杂层211或者第二目标掺杂层212位于版图边界以外，当以版图边界进行拼接时，可能会导致第一目标掺杂层211和第二目标掺杂层212有部分重叠，进而出现错误。
37.在一些实施例中，第一目标掺杂层211和第二目标掺杂层212内均可以具有n型掺杂离子或者p型掺杂离子，n型掺杂离子具体可以为磷离子、砷离子或者锑离子；p型掺杂离子具体可以为硼离子、铟离子或者镓离子。
38.在一些实施例中，第一目标掺杂层211的导电类型与第二目标掺杂层212的导电类型可以相同或者不同。
39.可以理解的是，第一目标掺杂层211和第一有源层221对应同一晶体管，则第一目标掺杂层211内的掺杂离子类型与第一有源层221内的掺杂离子相同，且掺杂浓度不同；第二目标掺杂层212和第二有源层222对应同一晶体管，则第二目标掺杂层212内的掺杂离子类型与第二有源层222内的掺杂离子类型相同，且掺杂浓度不同。
40.需要说明的是，在图5中，第一单元版图201和第二单元版图202中均仅示出一个晶体管，并不构成对第一单元版图201和第二单元版图202中晶体管数量的限定。在一些实施例中，第一单元版图或第二单元版图中的晶体管数量均可以是多个，例如2个、4个或者8个等。在一些实施例中，第一单元版图中的晶体管数量可以与第二单元版图中的晶体管数量相同或者不同。
41.步骤s2：比较第一目标掺杂层211和第二目标掺杂层212，若第一目标掺杂层211与第二目标掺杂层212不相同，则移动第一单元版图201和第二单元版图202中的至少一者，使得第一目标掺杂层211与第二目标掺杂层212互不重叠。
42.在一些实施例中，第一目标掺杂层211与第二目标掺杂层212不相同包括：第一目标掺杂层211的标识层与第二目标掺杂层212的标识层不同。可以理解的是，标识层在版图设计规则中有定义、且仅用于对版图数据的信息或某一区域进行标识的层次。标识层记录了对集成电路的生产制造有实际作用的数据，标识层则主要用于版图设计而对生产制造没有实际作用。当第一目标掺杂层211的标识层与第二目标掺杂层212的标识层不同时，则可以判断第一目标掺杂层211和第二目标掺杂层212不同。可以理解的是，当第一目标掺杂层211的标识层与第二目标掺杂层212的标识层不同时，其各自在版图中对应的名称也不同。例如，当第一目标掺杂层211用于形成高压晶体管的轻掺杂区，第二目标掺杂层用于形成低压晶体管的轻掺杂区时，第一目标掺杂层211的标识层与第二目标掺杂层212的标识层不同，且对应的名称不同。其中，高压晶体管通常是指适用于高电压场景的晶体管，低压晶体管通常是指适用于低电压场景的晶体管。可以理解的是，关于高电压场景和低电压场景的划分在不同芯片中是不一样的。
43.在一些实施例中，第一目标掺杂层211与第二目标掺杂层212不相同包括：第一目标掺杂层211的导电类型与第二目标掺杂层212的导电类型不同。可以理解的是，当第一目标掺杂层211与第二目标掺杂层212分别对应不同导电类型的晶体管时，第一目标掺杂层211和第二目标掺杂层212不同。例如，第一目标掺杂层211中可以具有p型掺杂离子，相应的第一目标掺杂层211可以用于形成pmos晶体管的轻掺杂区；第二目标掺杂层212中可以具有n型掺杂离子，相应的第二目标掺杂层212可以用于形成nmos晶体管的轻掺杂区。
44.可以理解的是，第一目标掺杂层211与第二目标掺杂层212不同，可以是第一目标掺杂层211和第二目标掺杂层212的作用不同、对应的晶体管功能不同或者电连接路径不同等，包括但不限于上述判断第一目标掺杂层211与第二目标掺杂层212不同的方式。例如，第一目标掺杂层212可以用于形成高压晶体管的轻掺杂区；第二目标掺杂层212可以用于形成低压晶体管的轻掺杂区，第一目标掺杂层211和第二目标掺杂层212各自的功能不同，则判断第一目标掺杂层211和第二目标掺杂层212不同。
45.在一些实施例中，在移动第一单元版图201和第二单元版图202中的至少一者，使得第一目标掺杂层211与第二目标掺杂层212互不重叠的步骤，包括：参考图6，沿第一方向y移动第一单元版图201和第二单元版图202中的至少一者，使得第一目标掺杂层211的目标边沿和第二目标掺杂层212的目标边沿与同一参照线l重合。参考图7，沿第二方向x移动第一单元版图201和第二单元版图202中的至少一者，使得第一目标掺杂层211与第二目标掺杂层212互不重叠，其中，第一方向y与第二方向x垂直。
46.可以理解的是，通常版图中的图形均为规则图形，先通过沿垂直于参照线l的方向移动第一单元版图201和第二单元版图202中的至少一者，使第一目标掺杂层211和第二目标掺杂层212沿参照线l对齐，再沿参照线l的延伸方向移动第一单元版图201和第二单元版图202中的至少一者，即可使第一目标掺杂层211和第二目标掺杂层212对齐且不重叠。如此，可以使版图的规整度提高的同时，避免第一目标掺杂层211和第二目标掺杂层212重叠导致的错误。
47.需要说明的是，在图7中，以第一目标掺杂层211与第二目标掺杂层212相接为例进行说明，即第一目标掺杂层211边界与第二目标掺杂层212的边界贴合。在一些实施例中，参考图8，第一目标掺杂层211与第二目标掺杂层212互不重叠可以是第一目标掺杂层211与第二目标掺杂层212完全不相接。
48.步骤s3：基于标准单元版图的设计规则，在使得第一目标掺杂层211与第二目标掺杂层212互不重叠之后，至少对第一有源层221与第二有源层222之间进行设计规则检查。也就是说，在满足第一目标掺杂层211和第二目标掺杂层212不重叠的条件下，第一有源层221和第二有源层222还需要满足标准单元版图的设计规则，以免版图设计出错的问题。
49.在一些实施例中，对第一有源层221与第二有源层222之间进行设计规则检查，包括：获取第一间距，第一间距为第一有源层221与第二有源层222之间的间距，设计规则包括第一间距范围；若第一间距落入第一间距范围内，则确定第一有源层221与第二有源层222之间满足设计规则；若第一间距落入第一间距范围之外，则移动第一单元版图201和第二单元版图202中的至少一者，直至第一间距落入第一间距范围内。
50.可以理解的是，当第一目标掺杂层211和第二目标掺杂层212不重叠时，可以避免标准单元版图的设计规则检查的过程中出现无法识别晶体管的状况，而第一有源层221与
第二有源层222的间距也应该满足适当的范围以避免晶体管之间的距离过近导致制造工艺无法实现的问题。
51.在一些实施例中，第一间距范围可以是0.298μm～0.324μm，例如，0.298μm、0.302μm、0.313μm或者0.324μm。可以理解的是，第一间距范围的尺寸对应第一有源层221与第二有源层222的间距，即第一间距可以选择的区间。第一间距越大，相应的第一有源层221与第二有源层222之间的相互影响越小，有利于提高半导体结构的稳定性；但第一间距过大相应的单位面积内可以设置的器件数量越少，不利于提高半导体结构的集成密度。因此，第一间距需要在第一间距范围内进行合理的设置，以有利于提高半导体结构稳定性的同时有利于半导体结构集成密度的提高。
52.在一些实施例中，在获取第一间距之前，还包括：获取第一有源层221和第二有源层222的导电类型；基于第一有源层221和第二有源层222的导电类型，确定第一间距范围。可以理解的是，当第一有源层221和第二有源层222的导电类型相同或者不同时，第一有源层221与第二有源层222之间的间距不同。
53.在一些实施例中，当第一有源层221和第二有源层222的导电类型相同时，第一间距范围可以是0.298μm～0.324μm，例如，0.298μm、0.302μm、0.312μm或者0.324μm。在另一些实施例中，当第一有源层221和第二有源层222的导电类型不同时，第一间距的范围可以是0.318μm～0.324μm，例如，0.318μm、0.201μm或者0.324μm。
54.在一些实施例中，第一间距范围包括第一禁止范围和第二禁止范围，第一间距不可落入第一禁止范围和第二禁止范围中的任何一者。可以理解的是，在制造工艺流程中，会存在某些间距范围制造较为困难，避开这些间距范围可以提高半导体结构制造的良率。
55.在一些实施例中，第一禁止范围可以是0.215μm-0.288μm，例如，0.215μm、1.225μm、0.255μm、0.267μm、0.288μm；第二禁止范围可以是0.351μm-0.445μm，例如0.351μm、0.361μm、0.387μm、0.399μm、0.432μm、0.445μm。
56.在一些实施例中，至少对第一有源层221与第二有源层222之间进行设计规则检查的步骤，还包括：对第一目标掺杂层211和第二目标掺杂层212之间进行设计规则检查。可以理解的是，当第一目标掺杂层211和第二目标掺杂层212不同时，第一目标掺杂层211和第二目标掺杂层212可能不仅需要不重叠，还需要有适当的间距以避免相邻的第一目标掺杂层211和第二目标掺杂层212相互影响。例如，当第一目标掺杂层211和第二目标掺杂层212的导电类型不同时，第一目标掺杂层211和第二目标掺杂层212不能相接，即第一目标掺杂层211和第二目标掺杂层212之间的第一间距不能等于0。
57.在一些实施例中，对第一目标掺杂层211和第二目标掺杂层212之间进行设计规则检查的步骤，包括：获取第二间距，第二间距为第一目标掺杂层211和第二目标掺杂层212之间的间距，设计规则还包括第二间距范围；若第二间距落入第二间距范围内，则确定第一目标掺杂层211和第二目标掺杂层212之间满足设计规则；若第二间距落入第二间距范围之外，则移动第一单元版图201和第二单元版图202中的至少一者，直至第二间距落入第二间距范围内。
58.可以理解的是，第二间距范围的尺寸对应第一目标掺杂层211和第二目标掺杂层212的间距，即第二间距可以选择的区间。第二间距越大，相应的第一目标掺杂层211和第二目标掺杂层212之间的相互影响越小，有利于提高半导体结构的稳定性；但第二间距过大相
应的单位面积内可以设置的器件数量越少，不利于提高半导体结构的集成密度。因此，第二间距需要在第二间距范围内进行合理的设置，以有利于提高半导体结构稳定性的同时有利于半导体结构集成密度的提高。
59.在一些实施例中，第二间距范围可以是0μm～0.2μm，例如0μm、0.12μm、0.15μm、0.18μm或者0.2μm。
60.在一些实施例中，在获取第二间距之前，还包括：获取第一目标掺杂层211和第二目标掺杂层212的导电类型；基于第一目标掺杂层211和第二目标掺杂层212的导电类型，确定第二间距范围。可以理解的是，当第一目标掺杂层211和第二目标掺杂层212的导电类型相同或者不同时，第一目标掺杂层211和第二目标掺杂层212的间距需要满足的条件不同。例如，第一目标掺杂层211和第二目标掺杂层212的导电类型相同时，第一目标掺杂层211和第二目标掺杂层212可以相接，即第一目标掺杂层211和第二目标掺杂层212之间的第一间距可以等于0。
61.在一些实施例中，当第一目标掺杂层211和第二目标掺杂层212的导电类型相同时，第二间距范围可以是0μm～0.1μm，例如0μm、0.02μm、0.05μm、0.07μm或者0.1μm。在另一些实施例中，当第一目标掺杂层211和第二目标掺杂层212的导电类型不同时，第二间距的范围可以是0.1μm～0.2μm，例如，0.1μm、0.13μm、0.15μm、0.19μm或者0.2μm。
62.在一些实施例中，至少对第一有源层与第二有源层之间进行设计规则检查的步骤，还包括：对第一目标掺杂层211与第一有源层221之间进行设计规则检查，或者对第二目标掺杂层212与第二有源层222之间进行设计规则检查。也就是说，分别对第一单元版图201或者第二单元版图202内部进行设计规则检查。
63.可以理解的是，由于掺杂区域的边界处掺杂浓度不均匀，为便于工艺制造，第一目标掺杂层211的面积会适当大于第一有源层221的面积，第二目标掺杂层212的面积会适当大于第二有源层222的面积。以此，第一有源层221的边界到第一目标掺杂层211的边界的距离也应该在适当的范围内，以使第一有源层221内的掺杂浓度更均匀；同理，第二有源层222的边界到第二目标掺杂层212的边界的距离也应该在适当的范围内。
64.在一些实施例中，对第一目标掺杂层211与第一有源层221之间进行设计规则检查，或者对第二目标掺杂层212与第二有源层222之间进行设计规则检查包括：获取第三间距，第三间距为第一有源层221的边界到第一目标掺杂层211的边界的距离或者第二有源层222的边界到第二目标掺杂层212的边界的距离，设计规则还包括第三间距范围；若第三间距落入第三间距范围内，则确定第一目标掺杂层211与第一有源层221之间满足设计规则，或者确定第二目标掺杂层212与第二有源层222之间满足设计规则；若第三间距落入第三间距范围之外，则移动第一单元版图201或者第二单元版图202中的至少一者，直至第三间距落入第三间距范围内。
65.在一些实施例中，第三间距范围可以是0.2μm～0.4μm，例如，0.2μm、0.26μm、0.29μm、0.32μm、0.35μm或者0.4μm。
66.在一些实施例中，在至少对第一有源层221与第二有源层222之间进行设计规则检查之后，还包括：在标准单元版图上空缺处添加布线通道，布线通道用于设置连接线，连接线至少与第一单元版图201或者第二单元版图202中的一者连接。通过利用标准单元版图上空缺处添加布线通道，可以充分利用版图的空间，使版图面积的减少带来连线长度的减少，
从而减少连线电阻，进而提高电路性能，降低功耗。可以理解的是，布线通道可以理解为该标准单元内器件之间或者与其他器件的连接通道，添加布线通道后，可以使得利用该标准单元的版图的连接和排版可以更加规整，有利于版图的设计。
67.本公开实施例提供的版图的处理方法，通过对第一单元版图201中的第一目标掺杂层211和第二单元版图202中的第二目标掺杂层212进行比较，若第一目标掺杂层211和第二目标掺杂层212不同，则移动第一单元版图201或者第二单元版图202中的至少一者，以使第一目标掺杂层211和第二目标掺杂层212不重叠。以此，可以避免后期进行设计规则检查时出现无法识别晶体管的错误。进一步地，在第一目标掺杂层211和第二目标掺杂层212不重叠的情况下，还对第一有源层221和第二有源层222进行设计规则检查，以消除移动过程中对其他层的影响。
68.本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

技术特征：
1.一种版图的处理方法，其特征在于，包括：获取标准单元版图，所述标准单元版图包括第一单元版图和第二单元版图，所述第一单元版图具有第一目标掺杂层和第一有源层，所述第二单元版图具有第二目标掺杂层和第二有源层；比较所述第一目标掺杂层和所述第二目标掺杂层，若所述第一目标掺杂层与所述第二目标掺杂层不相同，则移动所述第一单元版图和所述第二单元版图中的至少一者，使得所述第一目标掺杂层与所述第二目标掺杂层互不重叠；基于标准单元版图的设计规则，在使得所述第一目标掺杂层与所述第二目标掺杂层互不重叠之后，至少对所述第一有源层与所述第二有源层之间进行设计规则检查。2.根据权利要求1所述版图的处理方法，其特征在于，对所述第一有源层与所述第二有源层之间进行设计规则检查，包括：获取第一间距，所述第一间距为所述第一有源层与所述第二有源层之间的间距，所述设计规则包括第一间距范围；若所述第一间距落入所述第一间距范围内，则确定所述第一有源层与所述第二有源层之间满足所述设计规则；若所述第一间距落入所述第一间距范围之外，则移动第一单元版图和所述第二单元版图中的至少一者，直至所述第一间距落入所述第一间距范围内。3.根据权利要求1所述版图的处理方法，其特征在于，所述第一间距范围包括第一禁止范围和第二禁止范围，所述第一间距不可落入所述第一禁止范围和所述第二禁止范围中的任何一者。4.根据权利要求1所述版图的处理方法，其特征在于，至少对所述第一有源层与所述第二有源层之间进行设计规则检查的步骤，还包括：对所述第一目标掺杂层与所述第二目标掺杂层之间进行设计规则检查。5.根据权利要求4所述版图的处理方法，其特征在于，对所述第一目标掺杂层与所述第二目标掺杂层之间进行设计规则检查的步骤，包括：获取第二间距，所述第二间距为所述第一目标掺杂层与所述第二目标掺杂层之间的间距，所述设计规则还包括第二间距范围；若所述第二间距落入所述第二间距范围内，则确定所述第一目标掺杂层与所述第二目标掺杂层之间满足所述设计规则；若所述第二间距落入所述第二间距范围之外，则移动所述第一单元版图和所述第二单元版图中的至少一者，直至所述第二间距落入所述第二间距范围内。6.根据权利要求5所述版图的处理方法，其特征在于，在获取所述第二间距之前，还包括：获取所述第一目标掺杂层与所述第二目标掺杂层的导电类型；基于所述第一目标掺杂层与所述第二目标掺杂层的导电类型，确定所述第二间距范围。7.根据权利要求1所述版图的处理方法，其特征在于，至少对所述第一有源层与所述第二有源层之间进行设计规则检查的步骤，还包括：
对所述第一目标掺杂层与所述第一有源层之间进行设计规则检查，或者对所述第二目标掺杂层与所述第二有源层之间进行设计规则检查。8.根据权利要求1所述版图的处理方法，其特征在于，所述第一目标掺杂层与所述第二目标掺杂层不相同包括：所述第一目标掺杂层的标识层与所述第二目标掺杂层的标识层不同。9.根据权利要求1所述版图的处理方法，其特征在于，在至少对所述第一有源层与所述第二有源层之间进行设计规则检查之后，还包括：在所述标准单元版图上空缺处添加布线通道，所述布线通道用于设置连接线，所述连接线至少与所述第一单元版图或者所述第二单元版图中的一者连接。10.根据权利要求1所述版图的处理方法，其特征在于，在移动所述第一单元版图和所述第二单元版图中的至少一者，使得所述第一目标掺杂层与所述第二目标掺杂层互不重叠的步骤，包括：沿第一方向移动所述第一单元版图和所述第二单元版图中的至少一者，使得所述第一目标掺杂层的目标边沿和所述第二目标掺杂层的目标边沿与同一参照线重合；沿第二方向移动所述第一单元版图和所述第二单元版图中的至少一者，使得所述第一目标掺杂层与所述第二目标掺杂层互不重叠，其中，所述第一方向与所述第二方向垂直。

技术总结
本公开实施例涉及半导体领域，提供一种版图的处理方法，包括：获取标准单元版图，标准单元版图包括第一单元版图和第二单元版图，第一单元版图具有第一目标掺杂层和第一有源层，第二单元版图具有第二目标掺杂层和第二有源层；比较第一目标掺杂层和第二目标掺杂层，若第一目标掺杂层与第二目标掺杂层不相同，则移动第一单元版图和第二单元版图中的至少一者，使得第一目标掺杂层与第二目标掺杂层互不重叠；基于标准单元版图的设计规则，在使得第一目标掺杂层与第二目标掺杂层互不重叠之后，至少对第一有源层与第二有源层之间进行设计规则检查。本公开实施例提供的版图的处理方法至少可以提高版图设计的准确性。提高版图设计的准确性。提高版图设计的准确性。


技术研发人员：许慧玲
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.04.19
技术公布日：2023/7/18