一种双栅GaNHEMT器件及其制备方法、芯片与流程

一种双栅gan hemt器件及其制备方法、芯片
技术领域
1.本技术属于半导体器件技术领域，尤其涉及一种双栅gan hemt器件及其制备方法、芯片。


背景技术：

2.氮化镓高电子迁移率晶体管(gan high electron mobility transistor，gan hemt)具有超高的电子迁移率，拥有极低的导通电阻，然而，其阈值电压(vth)较低，容易误开启，导致gan hemt器件在电子领域的使用场景受到限制。


技术实现要素：

3.本技术提供了一种双栅gan hemt器件及其制备方法、芯片，旨在解决目前的gan hmet器件阈值电压较低的问题。
4.为了解决上述技术问题，本技术实施例第一方面提供了一种双栅gan hemt器件，包括：
5.半导体衬底；
6.缓冲层和第一隔离层，依次层叠形成于所述半导体衬底上；其中，所述第一隔离层呈w形结构；
7.第一屏蔽区和第二屏蔽区，分别形成于所述第一隔离层上的两个凹槽内，且所述第一屏蔽区与所述第二屏蔽区互不接触；
8.漂移层和势垒层，层叠形成于在所述第一屏蔽区和第二屏蔽区以及所述第一屏蔽区和第二屏蔽区之间的间隔区域上；
9.第二隔离层和栅极金属层，层叠形成于所述势垒层的部分区域上，所述第二隔离层与所述间隔区域相对设置；
10.源极金属层和漏极金属层，形成于所述势垒层上，且位于所述第二隔离层的两侧；其中，所述源极金属层和所述漏极金属层分别位于所述第一屏蔽区与所述第二屏蔽区的屏蔽范围内；
11.中间金属层，形成于所述第一隔离层的一侧，并与所述源极金属层电连接。
12.在一个实施例中，所述第二隔离层的宽度等于所述第一屏蔽区与所述第二屏蔽区之间的间隔区域的宽度。
13.在一个实施例中，所述漂移层部分覆盖所述第一屏蔽区和所述第二屏蔽区。
14.在一个实施例中，所述漂移层覆盖所述第一屏蔽区的面积大于所述第一屏蔽区的面积的二分之一；所述漂移层覆盖所述第二屏蔽区的面积大于所述第二屏蔽区的面积的二分之一。
15.在一个实施例中，所述源极金属层与所述第二隔离层之间的间隔距离小于所述漏极金属层与所述第二隔离层之间的间隔距离。
16.在一个实施例中，所述第一屏蔽区的宽度小于所述第二屏蔽区的宽度。
17.在一个实施例中，所述源极金属层与所述第一屏蔽区相对设置；所述漏极金属层与所述第二屏蔽区相对设置。
18.在一个实施例中，所述漂移层与所述势垒层的形状相同；所述第二隔离层和所述栅极金属层的形状相同。
19.本技术实施例第二方面还提供了一种双栅gan hemt器件的制备方法，所述制备方法包括：
20.在半导体衬底上依次层叠形成缓冲层和第一隔离层；
21.在所述第一隔离层的第一预设区域和第二预设区域分别注入n型掺杂离子，以形成第一屏蔽区和第二屏蔽区；所述第一屏蔽区与所述第二屏蔽区互不接触；
22.在所述第一屏蔽区和第二屏蔽区以及所述第一屏蔽区和第二屏蔽区之间的间隔区域上层叠形成漂移层和势垒层；
23.在所述势垒层的部分区域上层叠形成第二隔离层和栅极金属层，所述第二隔离层与所述间隔区域相对设置；
24.在所述势垒层上形成源极金属层和漏极金属层；所述源极金属层和所述漏极金属层位于所述第二隔离层的两侧；其中，所述源极金属层和所述漏极金属层分别位于所述第一屏蔽区与所述第二屏蔽区的屏蔽范围内；
25.在所述第一隔离层的一侧沉积电极材料，形成与所述源极金属层电连接的中间金属层。
26.本技术实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的双栅gan hemt器件；或者包括由上述实施例所述的制备方法制备的双栅gan hemt器件。
27.本技术实施例与现有技术相比存在的有益效果是：
28.通过在缓冲层和漂移层之间加入第一隔离层，在第一隔离层的一侧形成与所述源极金属层电连接的中间金属层的方式，在第一隔离层的一侧形成与源极金属层电连接的中间金属层的方式，在第一隔离层与漂移层之间形成耗尽区，以减弱势垒层与漂移层之间的压电极化效应，进而降低了势垒层与漂移层之间二维电子气(2deg)的浓度，并通过在第一隔离层上设置第一屏蔽区和第二屏蔽区屏蔽栅极区域下方以外的第一隔离层，以控制栅极下方位置的2deg保持较低的浓度，而其他位置的2deg浓度不受影响，使得器件在开启过程中为了使2deg的浓度达到开启条件需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。另外，本技术通过设置第一隔离层和中间金属层降低势垒层与漂移层之间二维电子气(2deg)的浓度，还有利于提升gan hemt器件的关断速度，减小源漏极的漏电。
附图说明
29.图1是本技术实施例提供的双栅gan hemt器件的结构示意图；
30.图2示出了本技术实施例提供的双栅gan hemt器件的制备方法的实现流程示意图；
31.图3示出了本技术实施例提供的形成缓冲层200和第一隔离层300的示意图；
32.图4示出了本技术实施例提供的形成第一屏蔽区310和第二屏蔽区320的示意图；
33.图5示出了本技术实施例提供的形成gan层410、algan层510、p型gan层610和金属层710的示意图；
34.图6示出了本技术实施例提供的形成漂移层400、势垒层500的示意图；
35.图7示出了本技术实施例提供的形成第二隔离层600和栅极金属层700的示意图。
具体实施方式
36.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本技术，并不用于限定本技术。
37.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
38.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
39.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
40.氮化镓高电子迁移率晶体管(gan high electron mobility transistor，gan hemt)具有超高的电子迁移率，拥有极低的导通电阻，然而，其阈值电压(vth)较低，导致gan hemt在电子领域的使用场景受到限制。
41.在相关技术中，一般采用增加栅极长度的方式提升gan hemt的vth，但栅极长度增加会造成器件开关速度的降低，开关损耗增大，因此，需要开发出新的能够提升阈值电压的gan hemt器件，以拓展gan hemt在电子领域的使用场景。
42.为了解决上述技术问题，本技术实施例提供了一种双栅gan hemt器件，参见图1所示，本实施例中的双栅gan hemt器件包括：半导体衬底100、缓冲层200、第一隔离层300、第一屏蔽区310、第二屏蔽区320、漂移层400、势垒层500、第二隔离层600、栅极金属层700、源极金属层810、漏极金属层820和中间金属层830。
43.其中，缓冲层200和第一隔离层300依次层叠形成于半导体衬底100上，第一隔离层300呈w形结构，第一屏蔽区310和第二屏蔽区320分别形成于第一隔离层300上的两个凹槽内，且第一屏蔽区310与第二屏蔽区320互不接触；漂移层400和势垒层500层叠形成于在第一屏蔽区310、第二屏蔽区320以及第一屏蔽区310和第二屏蔽区320之间的间隔区域上，第二隔离层600和栅极金属层700层叠形成于势垒层500的部分区域上，并且，第二隔离层600与上述间隔区域相对设置。
44.源极金属层810和漏极金属层820形成于势垒层500上，且位于第二隔离层600的两侧；源极金属层810和漏极金属层820分别位于第一屏蔽区310与第二屏蔽区320的屏蔽范围内；中间金属层830形成于第一隔离层300的一侧，并与源极金属层810电连接，形成双栅gan hemt器件。
45.在上述结构中，通过在传统的gan hemt器件的缓冲层200和漂移层400之间加入第
一隔离层300，在第一隔离层300的一侧形成与源极金属层810电连接的中间金属层830的方式，在第一隔离层300与漂移层400之间形成耗尽区，以减弱势垒层500与漂移层400之间的压电极化效应，进而降低了势垒层500与漂移层400之间二维电子气(2deg)的浓度，并由第一屏蔽区310和第二屏蔽区320屏蔽栅极区域下方以外的第一隔离层300，以控制栅极下方位置的2deg保持较低的浓度，而其他位置的2deg浓度不受影响，使得器件在开启过程中为了使2deg的浓度达到开启条件，需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。
46.具体的，本技术通过在第一隔离层300的一侧形成与源极金属层810电连接的中间金属层830，使得第一隔离层相对于漂移层处于低电位，以便于在第一隔离层300与漂移层400之间形成耗尽区，以减弱势垒层500与漂移层400之间的压电极化效应，进而降低了势垒层500与漂移层400之间二维电子气(2deg)的浓度。并且，势垒层500与漂移层400之间二维电子气(2deg)也会被第二隔离层600耗尽一部分，使得器件在开启过程中为了使2deg的浓度达到开启条件，需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。
47.另外，本技术通过设置第一隔离层300和中间金属层830降低势垒层500与漂移层400之间二维电子气(2deg)的浓度，还提升了gan hemt器件的关断速度，减小了源漏极的漏电。
48.在一个实施例中，上述半导体衬底100可以为p型衬底。
49.在一个实施例中，上述第一隔离层300可以为p型gan。
50.在一个实施例中，当第一隔离层300为p型gan时，可以通过离子注入的方式在第一隔离层300上的两个互不接触的第一预设区域和第二预设区域注入n型掺杂离子或者n型杂质，从而在第一隔离层300上形成上述第一屏蔽区310和第二屏蔽区320，同时使得第一隔离层300呈w形结构，第一屏蔽区310和第二屏蔽区320分别位于第一隔离层300的两个凹槽内。
51.在一个实施例中，第一屏蔽区310与第二屏蔽区320的深度相同，并且，第一屏蔽区310与第二屏蔽区320的深度小于第一隔离层300的深度。
52.在一个实施例中，第二隔离层600的宽度等于第一屏蔽区310与第二屏蔽区320之间的间隔区域的宽度，使得第一屏蔽区310和第二屏蔽区320能够仅屏蔽栅极区域正下方以外的第一隔离层，以控制栅极正下方位置的2deg保持较低的浓度，而其他位置的2deg浓度不受影响。
53.在一个实施例中，第二隔离层600的宽度还可以小于第一屏蔽区310与第二屏蔽区320之间的间隔区域的宽度，即，可以通过改变第二隔离层的宽度，实现gan hemt器件的阈值电压大小的设置。
54.在一个实施例中，漂移层400可以部分覆盖第一屏蔽区310和第二屏蔽区320，只需保证源极金属层810和漏极金属层820能够分别位于第一屏蔽区310与第二屏蔽区320的屏蔽范围内即可。
55.具体的，在一个实施例中，结合图1所示，漂移层400覆盖第一屏蔽区310的面积大于第一屏蔽区310的面积的二分之一，漂移层400覆盖第二屏蔽区320的面积大于第二屏蔽区320的面积的二分之一。
56.在一个实施例中，源极金属层810与第二隔离层600之间的间隔距离小于漏极金属层820与第二隔离层600之间的间隔距离。
57.基于此，第一屏蔽区310的宽度小于第二屏蔽区320的宽度，以使得源极金属层810和漏极金属层820能够分别位于第一屏蔽区310与第二屏蔽区320的屏蔽范围内。即，源极金属层810位于第一屏蔽区310的屏蔽范围内，漏极金属层820位于第二屏蔽区320的屏蔽范围内。
58.在一个实施例中，为了使源极金属层810位于第一屏蔽区310的屏蔽范围内，漏极金属层820位于第二屏蔽区320的屏蔽范围内，如图1所示，可以令源极金属层810与第一屏蔽区310相对设置；漏极金属层820与第二屏蔽区320相对设置，即，源极金属层810的下投影与第一屏蔽区310的下投影重合，漏极金属层820的下投影与第二屏蔽区320的下投影重合。
59.在一个实施例中，漂移层400与势垒层500的形状相同；第二隔离层600和栅极金属层700的形状相同。
60.本技术实施例中，上述第一隔离层300和第二隔离层600可以为p型gan，漂移层400可以为gan，势垒层500可以为algan。
61.本技术实施例还提供了一种双栅gan hemt器件的制备方法，用于制备上述双栅gan hemt器件。
62.参见图2所示，本实施例中的制备方法包括步骤s100至步骤s600。
63.在步骤s100中，在半导体衬底上依次层叠形成缓冲层和第一隔离层；
64.结合图3所示，在本实施例中，可以通过离子注入、扩散或外延生长等方式，在半导体衬底100上依次层叠形成缓冲层200和第一隔离层300。
65.在一个实施例中，上述半导体衬底100可以为p型衬底。
66.在一个实施例中，上述第一隔离层300可以为p型gan。
67.在步骤s200中，在第一隔离层的第一预设区域和第二预设区域分别注入n型掺杂离子，以形成第一屏蔽区和第二屏蔽区。其中，第一屏蔽区与第二屏蔽区互不接触。
68.结合图4所示，在第一隔离层的第一预设区域和第二预设区域分别注入n型掺杂离子，形成第一屏蔽区310和第二屏蔽区320之后，第一隔离层300呈w形结构。
69.在一个实施例中，第一屏蔽区310与第二屏蔽区320的深度相同，并且，第一屏蔽区310与第二屏蔽区320的深度小于第一隔离层300的深度。
70.在一个实施例中，当第一隔离层为p型gan时，可以通过离子注入的方式在第一隔离层上的两个凹槽内注入n型gan，以形成上述第一屏蔽区和第二屏蔽区。
71.在步骤s300中，在第一屏蔽区、第二屏蔽区以及第一屏蔽区和第二屏蔽区之间的间隔区域上层叠形成漂移层和势垒层。
72.本技术实施例中，结合图1和图7所示，上述在第一屏蔽区310和第二屏蔽区320以及第一屏蔽区310和第二屏蔽区320之间的间隔区域上层叠形成漂移层400和势垒层500可以是指在第一屏蔽区310的部分区域表面、在第二屏蔽区320的部分区域表面，以及在第一屏蔽区310和第二屏蔽区320之间的间隔区域的整个表面上层叠形成漂移层400和势垒层500。
73.也就是说，漂移层400可以部分覆盖第一屏蔽区310和第二屏蔽区320。
74.具体的，在一个实施例中，漂移层400覆盖第一屏蔽区310的面积大于第一屏蔽区310的面积的二分之一；漂移层400覆盖第二屏蔽区320的面积大于第二屏蔽区320的面积的二分之一。
75.在步骤s400中，在势垒层的部分区域上层叠形成第二隔离层和栅极金属层，第二隔离层与间隔区域相对设置。
76.本技术实施例中，结合图1所示，第二隔离层600与间隔区域相对设置是指第二隔离层600的下投影同第一屏蔽区310与第二屏蔽区320之间的间隔区域的下投影重合，使得第一隔离层300与漂移层400之间形成的耗尽区可以减弱势垒层500与漂移层400之间的压电极化效应，进而降低了势垒层500与漂移层400之间二维电子气(2deg)的浓度，使得器件在开启过程中为了使2deg的浓度达到开启条件，需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。
77.在一个实施例中，漂移层400与势垒层500的形状相同；第二隔离层600和栅极金属层700的形状相同。
78.在一个实施例中，上述漂移层400可以为gan，上述势垒层500可以为algan，上述第二隔离层600可以为p型gan。
79.结合图1、图5、图6和图7所示，在本技术实施例中，在上述步骤s300至步骤s400形成漂移层400、势垒层500、第二隔离层600和栅极金属层700的过程中，可以通过先在第一隔离层300、第一屏蔽区310和第二屏蔽区320的表面依次形成gan层410、algan层510、p型gan层610和金属层710，然后对gan层410、algan层510、p型gan层610和金属层710进行第一次刻蚀，形成漂移层400和势垒层500，接着，对p型gan层610和金属层710进行第二次刻蚀，形成第二隔离层600和栅极金属层700。
80.在步骤s500中，在势垒层上形成源极金属层和漏极金属层；源极金属层和漏极金属层位于第二隔离层的两侧。
81.在本实施例中，结合图1所示，源极金属层810和漏极金属层820分别位于第一屏蔽区310与第二屏蔽区320的屏蔽范围内。
82.在步骤s600中，在第一隔离层300的一侧沉积电极材料，形成与源极金属层810电连接的中间金属层。
83.在一个实施例中，结合图1所示，源极金属层810与第二隔离层600之间的间隔距离小于漏极金属层820与第二隔离层600之间的间隔距离。
84.基于此，第一屏蔽区310的宽度小于第二屏蔽区320的宽度，以使得源极金属层810和漏极金属层820能够分别位于第一屏蔽区310与第二屏蔽区320的屏蔽范围内。即，源极金属层810位于第一屏蔽区310的屏蔽范围内，漏极金属层820位于第二屏蔽区320的屏蔽范围内。
85.在一个实施例中，为了使源极金属层810位于第一屏蔽区310的屏蔽范围内，漏极金属层820位于第二屏蔽区320的屏蔽范围内，如图1所示，可以令源极金属层810与第一屏蔽区310相对设置；漏极金属层820与第二屏蔽区320相对设置，即，源极金属层810的下投影与第一屏蔽区310的下投影重合，漏极金属层820的下投影与第二屏蔽区320的下投影重合。
86.在一个实施例中，漂移层400与势垒层500的形状相同；第二隔离层600和栅极金属层700的形状相同。
87.本技术实施例还提供了一种芯片，包括如上述任一项实施例的双栅gan hemt器件。
88.在一个实施例中，本实施例中的芯片包括由上述任一项实施例的制备方法制备的
双栅gan hemt器件。
89.在一个实施例中，在本实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个双栅gan hemt器件，该双栅gan hemt器件可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的双栅gan hemt器件。
90.在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和双栅gan hemt器件组成集成电路。
91.在一个具体应用实施例中，该芯片可以为开关芯片、驱动芯片或者射频芯片。
92.本技术实施例与现有技术相比存在的有益效果是：
93.通过在缓冲层和漂移层之间加入第一隔离层，在第一隔离层的一侧形成与源极金属层电连接的中间金属层的方式，在第一隔离层与漂移层之间形成耗尽区，以减弱势垒层与漂移层之间的压电极化效应，进而降低了势垒层与漂移层之间二维电子气(2deg)的浓度，并由第一屏蔽区和第二屏蔽区屏蔽栅极区域下方以外的第一隔离层，以控制栅极下方位置的2deg保持较低的浓度，而其他位置的2deg浓度不受影响，使得器件在开启过程中为了使2deg的浓度达到开启条件，需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。
94.另外，本技术通过设置第一隔离层和中间金属层降低势垒层与漂移层之间二维电子气(2deg)的浓度，还有利于提升gan hemt器件的关断速度，减小源漏极的漏电。
95.以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使对应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。

技术特征：
1.一种双栅gan hemt器件，其特征在于，所述双栅gan hemt器件包括：半导体衬底；缓冲层和第一隔离层，依次层叠形成于所述半导体衬底上；其中，所述第一隔离层呈w形结构；第一屏蔽区和第二屏蔽区，分别形成于所述第一隔离层上的两个凹槽内，且所述第一屏蔽区与所述第二屏蔽区互不接触；漂移层和势垒层，层叠形成于在所述第一屏蔽区、第二屏蔽区以及所述第一屏蔽区和第二屏蔽区之间的间隔区域上；第二隔离层和栅极金属层，层叠形成于所述势垒层的部分区域上，所述第二隔离层与所述间隔区域相对设置；源极金属层和漏极金属层，形成于所述势垒层上，且位于所述第二隔离层的两侧；其中，所述源极金属层和所述漏极金属层分别位于所述第一屏蔽区与所述第二屏蔽区的屏蔽范围内；中间金属层，形成于所述第一隔离层的一侧，并与所述源极金属层电连接。2.根据权利要求1所述的双栅gan hemt器件，其特征在于，所述第二隔离层的宽度等于所述第一屏蔽区与所述第二屏蔽区之间的间隔区域的宽度。3.根据权利要求1所述的双栅gan hemt器件，其特征在于，所述漂移层部分覆盖所述第一屏蔽区和所述第二屏蔽区。4.根据权利要求3所述的双栅gan hemt器件，其特征在于，所述漂移层覆盖所述第一屏蔽区的面积大于所述第一屏蔽区的面积的二分之一；所述漂移层覆盖所述第二屏蔽区的面积大于所述第二屏蔽区的面积的二分之一。5.根据权利要求1所述的双栅gan hemt器件，其特征在于，所述源极金属层与所述第二隔离层之间的间隔距离小于所述漏极金属层与所述第二隔离层之间的间隔距离。6.根据权利要求5所述的双栅gan hemt器件，其特征在于，所述第一屏蔽区的宽度小于所述第二屏蔽区的宽度。7.根据权利要求1-6任意一项所述的双栅gan hemt器件，其特征在于，所述源极金属层与所述第一屏蔽区相对设置；所述漏极金属层与所述第二屏蔽区相对设置。8.根据权利要求1-6任意一项所述的双栅gan hemt器件，其特征在于，所述漂移层与所述势垒层的形状相同；所述第二隔离层和所述栅极金属层的形状相同。9.一种双栅gan hemt器件的制备方法，其特征在于，所述制备方法包括：在半导体衬底上依次层叠形成缓冲层和第一隔离层；在所述第一隔离层的第一预设区域和第二预设区域分别注入n型掺杂离子，以形成第一屏蔽区和第二屏蔽区；所述第一屏蔽区与所述第二屏蔽区互不接触；在所述第一屏蔽区、所述第二屏蔽区以及所述第一屏蔽区和第二屏蔽区之间的间隔区域上层叠形成漂移层和势垒层；在所述势垒层的部分区域上层叠形成第二隔离层和栅极金属层，所述第二隔离层与所述间隔区域相对设置；在所述势垒层上形成源极金属层和漏极金属层；所述源极金属层和所述漏极金属层位于所述第二隔离层的两侧；其中，所述源极金属层和所述漏极金属层分别位于所述第一屏
蔽区与所述第二屏蔽区的屏蔽范围内；在所述第一隔离层的一侧沉积电极材料，形成与所述源极金属层电连接的中间金属层。10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的双栅gan hemt器件；或者包括由权利要求9所述的制备方法制备的双栅gan hemt器件。

技术总结
本申请属于半导体技术领域，提供了一种双栅GaN HEMT器件及其制备方法、芯片，通过在缓冲层和漂移层之间加入第一隔离层，在第一隔离层的一侧形成与源极金属层电连接的中间金属层的方式，在第一隔离层与漂移层之间形成耗尽区，以减弱势垒层与漂移层之间的压电极化效应，进而降低了势垒层与漂移层之间二维电子气(2DEG)的浓度，并通过在第一隔离层上设置第一屏蔽区和第二屏蔽区屏蔽栅极区域下方以外的第一隔离层，以控制栅极下方位置的2DEG保持较低的浓度，而其他位置的2DEG浓度不受影响，使得器件在开启过程中为了使2DEG的浓度达到开启条件需要输入更高的栅极电压，进而达到提升器件阈值电压的目的。器件阈值电压的目的。器件阈值电压的目的。


技术研发人员：刘杰 李孟泽
受保护的技术使用者：天狼芯半导体（成都）有限公司
技术研发日：2023.03.15
技术公布日：2023/7/18