基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法与流程

基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法
技术领域
1.本发明涉及功率开关器件技术领域，特别涉及一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法。


背景技术：

2.vdmos(vertical diffused metal
–
oxide semiconductor field effect transistor，纵向扩散金属氧化物场效应管)具有功耗低、开关速度快、驱动能力强、负温度系数等优点，被广泛应用于卫星电子系统的电源模块。在空间电离辐射环境下，对vdmos器件产生的辐射效应主要包括seb(single event burnout，单粒子烧毁)、segr(single event gate rupture，单粒子栅击穿)和总剂量(total dose)效应等。相比于常规的vdmos器件结构，抗辐射vdmos器件结构需要特殊加固设计。
3.单粒子烧毁是由于带电粒子入射到vdmos器件内部时，在其入射轨迹上产生大量电子-空穴对，在外加电压的作用下，电子向漏极移动，空穴向源极移动，在高密度电流和大电压同时存在的区域，硅晶格温度急剧升高导致的器件烧毁现象。
4.单粒子入射到vdmos器件内部时，加在功率芯片背面的漏极高压经由入射径迹上的高密度电荷耦合到器件表面。vdmos的多晶互连线条宽一般为50～100μm，位于元胞之间的场区上方，多晶互连线中点距离最近的接地孔大于30μm。假设单粒子从场区多晶互连线中点入射到vdmos器件内部，则入射轨迹上的电荷到达接地孔的距离大于30μm。入射点与接地孔之间的间距越大，漏极高压耦合到硅表面的表面电压越大，辐照电流产生的热功耗也越大，越容易发生单粒子烧毁。


技术实现要素：

5.本发明的目的在于提供一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，以提升中高压抗辐射vdmos产品的单粒子烧毁和单粒子栅击穿能力。
6.为解决上述技术问题，本发明提供了一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，包括：
7.提供硅晶圆材料，通过p
+
注入形成p
+
低阻；
8.在p
+
低阻表面制作多晶和多晶硅化物，并减小多晶硅化物的互连线条宽；
9.制作接触孔和硅孔结构；
10.在形成硅孔之后实施p
++
注入，最后制作金属结构。
11.在一种实施方式中，提供硅晶圆材料，通过p
+
注入形成p
+
低阻包括：
12.在硅晶圆材料上涂胶并曝光出图形窗口，在多晶互连线位置的硅中注入硼离子，形成p
+
低阻，其中注入能量为50～100kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，推结条件为1100℃、60分钟；
13.推结后形成p
+
低阻的体浓度为1
×
10
19
～1
×
10
20
cm-3
，p
+
低阻的电阻率为1～10mohm
·
cm。
14.在一种实施方式中，在p
+
低阻表面制作多晶和多晶硅化物，并减小多晶硅化物的互连线条宽包括：
15.p
+
注入后，热氧化生长厚度为80～120nm的栅氧，再淀积厚度为500～1000nm的多晶，注入磷剂量为3
×
10
15
～8
×
10
15
cm-2
，850～900℃退火30～60分钟；
16.淀积厚度为30～100nm的ti，rtp退火温度为800～900℃、时间为30～90秒形成多晶硅化物tisi2；
17.在硅晶圆上涂胶并曝光出图形窗口，刻蚀多晶硅化物tisi2和多晶，形成多晶硅化物的mos栅极和互连线。
18.在一种实施方式中，制作接触孔和硅孔结构包括：
19.淀积厚度为500～1000nm的sio2，覆盖多晶和多晶硅化物；
20.在硅晶圆上涂胶并曝光出图形窗口，刻蚀sio2；
21.找到si/sio2终点后，定时刻蚀si，si的刻蚀量为200～500nm，即形成硅孔的深度为200～500nm。
22.在一种实施方式中，在形成硅孔之后实施p
++
注入，最后制作金属结构包括：
23.在硅晶圆上涂胶并曝光出图形窗口，注入硼离子，注入能量为30～60kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，退火条件为rtp温度800～900℃、时间为30～90秒；
24.退火后p
++
接触的表面浓度为1
×
10
20
～5
×
10
20
cm-3
，实现金属与硅之间的低阻欧姆接触；
25.在硅晶圆上涂胶并曝光出图形窗口，淀积厚度为3～6μm的铝；涂胶并曝光出图形窗口，完成铝腐蚀，形成栅、源金属电极；在硅晶圆的背面淀积金属tiniag，其中ag的厚度为1～2μm。
26.在一种实施方式中，所述n-外延层的厚度和掺杂浓度根据器件设计的电压值进行选择；
27.n+硅衬底为低阻，掺杂浓度大于1.5
×
10
19
cm-3
，
28.n缓冲层的掺杂浓度分布为等比分布，n缓冲层底部的掺杂浓度为1
×
10
17
～1
×
10
18
cm-3
，n缓冲层顶部的掺杂浓度为n-外延层掺杂浓度的3～10倍，n缓冲层的厚度为n-外延层的0.5～3倍。
29.在一种实施方式中，所述硅晶圆包括由下往上依次堆叠的n+硅衬底、n缓冲层和n-外延层；
30.n+硅衬底为低阻，电阻率为0.002～0.004ω
·
cm；
31.n-外延层的电阻率为5～15ω
·
cm，n-外延层的厚度为20～60μm；
32.n缓冲层的电阻率从底部向顶部按照等比增加，n缓冲层底部的电阻率为0.05～0.15ω
·
cm，n缓冲层顶部的电阻率为0.5～1.5ω
·
cm，n缓冲层的厚度为20～60μm。
33.在本发明提供的一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法中，针对抗辐射vdmos器件的多晶互连线结构做出改进优化，使用多晶硅化物(tisi2)代替多晶，把多晶硅化物互连线条宽减小到多晶互连线条宽的0.1倍，减小了单粒子穿过器件时的硅表面电压，实现vdmos器件的单粒子加固。
附图说明
34.图1是p
+
注入的示意图；
35.图2是制作多晶和tisi2结构的示意图；
36.图3是制作接触孔和硅孔结构的示意图；
37.图4是形成p
++
结构的示意图；
38.图5是制作金属结构的示意图。
具体实施方式
39.以下结合附图和具体实施例对本发明提出的一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
40.本发明提供了一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，包括如下步骤：
41.步骤一，实现p
+
注入。
42.首先提供硅晶圆材料，该硅晶圆包括由下往上依次堆叠的n+硅衬底、n缓冲层和n-外延层。其中所述n-外延层的厚度和掺杂浓度根据器件设计的电压值进行选择；n+硅衬底为低阻，掺杂浓度大于1.5
×
10
19
cm-3
，电阻率为0.002～0.004ω
·
cm；n-外延层的电阻率为5～15ω
·
cm，n-外延层的厚度为20～60μm；n缓冲层的掺杂浓度分布为等比分布较佳，n缓冲层底部(即与n+衬底相邻)的掺杂浓度为1
×
10
17
～1
×
10
18
cm-3
，n缓冲层顶部(与n-外延层相邻)的掺杂浓度为n-外延层掺杂浓度的3～10倍，n缓冲层的厚度为n-外延层的0.5～3倍；n缓冲层的电阻率从底部向顶部按照等比增加，n缓冲层底部(即与n+衬底相邻)的电阻率为0.05～0.15ω
·
cm，n缓冲层顶部(与n-外延层相邻)的电阻率为0.5～1.5ω
·
cm，n缓冲层的厚度为20～60μm。
43.在硅晶圆材料上涂胶并曝光出图形窗口，在多晶互连线位置的硅中注入硼离子，形成p
+
低阻，注入能量为50～100kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，推结条件为1100℃、60分钟，如图1所示，推结后形成p
+
低阻的体浓度为1
×
10
19
～1
×
10
20
cm-3
，p
+
低阻的电阻率为1～10mohm
·
cm。
44.步骤二，制作多晶和tisi2结构。
45.p
+
注入后，热氧化生长厚度为80～120nm的sio2形成栅氧，再淀积厚度为500～1000nm的多晶，注入磷剂量为3
×
10
15
～8
×
10
15
cm-2
，850～900℃退火30～60分钟；淀积ti的厚度为30～100nm，rtp退火温度为800～900℃、时间为30～90秒形成多晶硅化物tisi2；在硅晶圆上涂胶并曝光出图形窗口，刻蚀多晶硅化物tisi2和多晶，如图2所示，形成多晶硅化物的mos栅极和互连线，把多晶硅化物互连线条宽减小到多晶互连线条宽的1/10，减小了单粒子穿过器件时的硅表面电压。
46.步骤三，制作接触孔和硅孔结构。
47.淀积厚度为500～1000nm的sio2，覆盖多晶和多晶硅化物，在硅晶圆上涂胶并曝光出图形窗口，刻蚀sio2，找到si/sio2终点后，定时刻蚀si(即硅衬底)，si的刻蚀量为200～500nm，即形成硅孔的深度为200～500nm，如图3所示。
48.步骤四，形成p
++
结构。
49.定时刻蚀si完成后，在硅晶圆上涂胶并曝光出图形窗口，注入硼离子，注入能量为30～60kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，退火条件为rtp温度800～900℃、时间为30～90秒，退火后p
++
接触的表面浓度为1
×
10
20
～5
×
10
20
cm-3
，形成如图4所示的p
++
mask结构，实现金属与硅之间的低阻欧姆接触。
50.步骤五，制作金属结构。
51.在硅晶圆上涂胶并曝光出图形窗口，淀积厚度为3～6μm的铝；涂胶并曝光出图形窗口，完成铝腐蚀，形成栅、源金属电极；在硅晶圆的背面淀积金属tiniag作为漏极金属，其中ag的厚度为1～2μm。
52.本发明针对抗辐射vdmos器件的多晶互连线结构做出改进优化，使用多晶硅化物(tisi2)代替多晶，多晶硅化物的方块电阻是多晶方块电阻的0.1倍，通过把多晶硅化物互连线条宽减小到多晶互连线条宽的0.1倍，减小了硅表面电压，实现vdmos器件的单粒子加固。本发明提供的单粒子加固vdmos器件可用于航空航天领域电推进系统、电源系统中功率器件的设计与制造,在辐射环境中实现高效电力电子转换。
53.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

技术特征：
1.一种基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，包括：提供硅晶圆材料，通过p
+
注入形成p
+
低阻；在p
+
低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽；制作接触孔和硅孔结构；在形成硅孔之后实施p
++
注入，最后制作金属结构。2.如权利要求1所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，提供硅晶圆材料，通过p
+
注入形成p
+
低阻包括：在硅晶圆材料上涂胶并曝光出图形窗口，在多晶互连线位置的硅中注入硼离子，形成p
+
低阻，其中注入能量为50～100kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，推结条件为1100℃、60分钟；推结后形成p
+
低阻的体浓度为1
×
10
19
～1
×
10
20
cm-3
，p
+
低阻的电阻率为1～10mohm
·
cm。3.如权利要求2所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，在p
+
低阻表面制作多晶和多晶硅化物，减小多晶硅化物的互连线条宽包括：p
+
注入后，热氧化生长厚度为80～120nm的栅氧，再淀积厚度为500～1000nm的多晶，注入磷剂量为3
×
10
15
～8
×
10
15
cm-2
，850～900℃退火30～60分钟；淀积厚度为30～100nm的ti，rtp退火温度为800～900℃、时间为30～90秒形成多晶硅化物tisi2；在硅晶圆上涂胶并曝光出图形窗口，刻蚀多晶硅化物tisi2和多晶，形成多晶硅化物的mos栅极和互连线。4.如权利要求3所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，制作接触孔和硅孔结构包括：淀积厚度为500～1000nm的sio2，覆盖多晶和多晶硅化物；在硅晶圆上涂胶并曝光出图形窗口，刻蚀sio2；找到si/sio2终点后，定时刻蚀si，si的刻蚀量为200～500nm，即形成硅孔的深度为200～500nm。5.如权利要求4所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，在形成硅孔之后实施p
++
注入，最后制作金属结构包括：在硅晶圆上涂胶并曝光出图形窗口，注入硼离子，注入能量为30～60kev，注入剂量为3
×
10
15
～6
×
10
15
cm-2
，退火条件为rtp温度800～900℃、时间为30～90秒；退火后p
++
接触的表面浓度为1
×
10
20
～5
×
10
20
cm-3
，实现金属与硅之间的低阻欧姆接触；在硅晶圆上涂胶并曝光出图形窗口，淀积厚度为3～6μm的铝；涂胶并曝光出图形窗口，完成铝腐蚀，形成栅、源金属电极；在硅晶圆的背面淀积金属tiniag，其中ag的厚度为1～2μm。6.如权利要求1所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，所述n-外延层的厚度和掺杂浓度根据器件设计的电压值进行选择；n+硅衬底为低阻，掺杂浓度大于1.5
×
10
19
cm-3
，n缓冲层的掺杂浓度分布为等比分布，n缓冲层底部的掺杂浓度为1
×
10
17
～1
×
10
18
cm
‑3，n缓冲层顶部的掺杂浓度为n-外延层掺杂浓度的3～10倍，n缓冲层的厚度为n-外延层的0.5～3倍。7.如权利要求6所述的基于多晶硅化物连线的抗单粒子辐射vdmos器件制造方法，其特征在于，所述硅晶圆包括由下往上依次堆叠的n+硅衬底、n缓冲层和n-外延层；n+硅衬底为低阻，电阻率为0.002～0.004ω
·
cm；n-外延层的电阻率为5～15ω
·
cm，n-外延层的厚度为20～60μm；n缓冲层的电阻率从底部向顶部按照等比增加，n缓冲层底部的电阻率为0.05～0.15ω
·
cm，n缓冲层顶部的电阻率为0.5～1.5ω
·
cm，n缓冲层的厚度为20～60μm。

技术总结
本发明公开一种基于多晶硅化物连线的抗单粒子辐射VDMOS器件制造方法，属于功率开关器件领域。首先提供硅晶圆材料，通过P


技术研发人员：徐政 吴素贞 洪根深 谢儒彬 张庆东 徐海铭 廖远宝 唐新宇
受保护的技术使用者：中国电子科技集团公司第五十八研究所
技术研发日：2023.05.25
技术公布日：2023/7/20