一种LED芯片的制备方法以及LED芯片与流程

一种led芯片的制备方法以及led芯片
技术领域
1.本技术涉及led芯片技术领域，尤其涉及一种led芯片的制备方法以及利用该制备方法制得的led芯片。


背景技术：

2.led(light emitting diode，发光二极管)是由半导体材料制成，利用半导体材料的特殊结构发光。led具有许多优点，包括节能、环保、长寿命和可调色等。
3.然而，对于现今的led芯片的电极结构而言，由于电极结构自身的原因，当led芯片处于盐雾环境且光照的条件下时，电极会被腐蚀，严重可导致电极脱落，还会导致p电极中的金属迁移至n电极附近，导致p电极的金层缺失，影响led芯片的打线和导电效率。


技术实现要素：

4.有鉴于此，本技术提供了一种led芯片的制备方法，方案如下：
5.一种led芯片的制备方法，该制备方法包括：
6.提供一衬底；
7.在所述衬底一侧表面形成外延结构；
8.在所述外延结构背离所述衬底一侧形成p电极和n电极，所述p电极由下至上依次包括：第一金层、第二金层和第三金层，所述n电极由下至上依次包括：第四金层、第五金层和第六金层；
9.形成所述p电极包括：以第一蒸镀速率蒸镀形成所述第一金层，以第二蒸镀速率蒸镀形成所述第二金层，以第三蒸镀速率蒸镀形成所述第三金层；
10.形成所述n电极包括：以所述第一蒸镀速率蒸镀形成所述第四金层，以所述第二蒸镀速率蒸镀形成所述第五金层，以所述第三蒸镀速率蒸镀形成所述第六金层；
11.其中，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率，或，所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率。
12.可选的，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为0～10埃/秒，所述第二蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第三蒸镀速率的取值范围为0～10埃/秒；
13.所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第二蒸镀速率的取值范围为0～10埃/秒，所述第三蒸镀速率的取值范围为5埃/秒～15埃/秒。
14.可选的，所述第一金层和所述第四金层的厚度相同，取值范围为3000埃～5000埃；所述第二金层和所述第五金层的厚度相同，取值范围为3000埃～5000埃；所述第三金层和所述第六金层的厚度相同，取值范围为3000埃～5000埃。
15.可选的，形成所述p电极还包括：在预设温度下，依次蒸镀形成所述第一金层、所述第二金层和所述第三金层；
16.形成所述n电极还包括：在所述预设温度下，依次蒸镀形成所述第四金层、所述第五金层和所述第六金层；
17.其中，所述预设温度的取值范围为80℃～90℃，包括端点值。
18.可选的，形成所述第一金层和所述第四金层之前，形成所述p电极还包括：
19.以第四蒸镀速率形成第一层叠金属层；
20.在所述预设温度下，以第五蒸镀速率形成第二层叠金属层，所述第一层叠金属层和所述第二层叠金属层由下至上依次位于所述外延结构和所述第一金层之间；
21.形成所述n电极还包括：
22.以所述第四蒸镀速率形成第三层叠金属层；
23.在所述预设温度下，以所述第五蒸镀速率形成第四层叠金属层，所述第三层叠金属层和所述第四层叠金属层由下至上依次位于所述外延结构和所述第四金层之间；
24.其中，所述第四蒸镀速率的取值范围为0～5埃/秒，所述第五蒸镀速率的取值范围为1埃/秒～5埃/秒。
25.可选的，所述第一层叠金属层和所述第三层叠金属层由下至上依次包括镍层和铝层，并且所述第一层叠金属层和所述第三层叠金属层厚度相同，取值范围为1000埃～1500埃；
26.所述第二层叠金属层和所述第四层叠金属层由下至上依次包括钛层和铂层，并且所述第二层叠金属层和所述第四层叠金属层厚度相同，取值范围为300埃～5000埃。
27.可选的，在所述衬底一侧表面形成外延结构包括：
28.在所述衬底一侧表面依次形成n型层、有源层和p型层，所述有源层裸露部分所述n型层，所述p型层覆盖所述有源层；
29.其中，所述p电极位于所述p型层背离所述衬底的一侧，所述n电极位于所述n型层裸露部分背离所述衬底的一侧。
30.可选的，所述制备方法还包括：在所述p型层背离所述衬底的一侧形成透明导电层，所述透明导电层覆盖所述p型层的边缘区域，裸露所述p型层的中间区域；
31.其中，所述p电极位于所述p型层的中间区域背离所述衬底的一侧。
32.可选的，所述制备方法还包括：在所述透明导电层背离所述衬底的一侧形成绝缘层，所述绝缘层覆盖所述外延结构裸露部分的表面以及所述透明导电层；
33.其中，所述外延结构裸露部分的表面为所述外延结构裸露部分背离所述衬底的一侧表面。
34.一种led芯片，该led芯片为上述任一实施例所述的制备方法制得的led芯片，包括：
35.衬底；
36.位于所述衬底一侧表面的外延结构；
37.位于所述外延结构背离所述衬底一侧的p电极和n电极，所述p电极由下至上依次包括：第一金层、第二金层和第三金层，所述n电极由下至上依次包括：第四金层、第五金层和第六金层；
38.其中，所述第二金层的蒸镀速率大于所述第一金层和所述第三金层的蒸镀速率，所述第五金层的蒸镀速率大于所述第四金层和所述第六金层的蒸镀速率，或，所述第二金
层的蒸镀速率小于所述第一金层和所述第三金层的蒸镀速率，所述第五金层的蒸镀速率小于所述第四金层和所述第六金层的蒸镀速率。
39.相比于现有技术，本技术的有益效果为：
40.本技术提供了一种led芯片的制备方法以及led芯片，该制备方法包括：提供一衬底，在衬底上形成外延结构，在外延结构上形成p电极和n电极，形成p电极包括：以第一蒸镀速率蒸镀形成第一金层，以第二蒸镀速率蒸镀形成第二金层，以第三蒸镀速率蒸镀形成第三金层，形成n电极包括：以第一蒸镀速率蒸镀形成第四金层，以第二蒸镀速率蒸镀形成第五金层，以第三蒸镀速率蒸镀形成第六金层，其中，第二蒸镀速率大于第一蒸镀速率和第三蒸镀速率，或，第二蒸镀速率小于第一蒸镀速率和第三蒸镀速率。由此可见，p电极和n电极中相邻的两层金层的蒸镀速率不同，并且其蒸镀速率的变化为：大-小-大，或小-大-小，使得p电极和n电极中的相邻的金层中的孔隙错开，尽可能的抑制p电极和n电极的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，从而抑制led芯片在盐雾环境中发生损伤甚至损坏，提高led芯片在盐雾环境中的可靠性。
附图说明
41.为了更清楚地说明本技术实施例或相关技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
42.本说明书附图所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本技术可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本技术所能产生的功效及所能达成的目的下，均应仍落在本技术所揭示的技术内容得能涵盖的范围内。
43.图1为一种现有的led芯片的结构示意图；
44.图2为本技术提供的一种led芯片的制备方法的流程图；
45.图3～图13为本技术提供的一种led芯片的制备方法中不同步骤后形成的结构的剖视图。
具体实施方式
46.下面将结合本技术实施例中的附图，对本技术中的实施例进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一区域实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
47.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本技术作进一步详细的说明。
48.如图1所示，为现今传统常规led芯片的结构示意图，该led芯片依次包括：衬底1、n型层2、有源层3、p型层4、透明导电层5、p电极6、n电极7和绝缘层8。发明人研究发现，常规的蓝绿显示屏用正装led芯片的金属电极为ni/al/au层叠结构，即p电极6和n电极7为ni/al/au的层叠结构，并且金属电极中的顶层金属金层的蒸镀速率恒定，导致金层中会存在贯通
金层的空隙，使得盐雾环境中的氯离子会通过金层中的空隙进入到电极内部，严重时会导致电极中的al被腐蚀，致使电极脱落。
49.并且，当led芯片处于盐雾环境中且被阳光照射，电极中的金层会由于氯离子的进入发生电化学被腐蚀，并且还由于外光电效应，在光照的条件下产生可移动的载流子，从而形成电场，在电场的作用下，被腐蚀的p电极6的金层会迁移至n电极7的附近，导致p电极6的金层缺失，影响led芯片的打线和导电效率。
50.基于此，本技术提供了一种led芯片的制备方法，如图2所示，该制备方法包括：
51.s1：提供一衬底100，如图3所示。其中，该衬底100可以为蓝宝石衬底，也可以为氮化镓衬底或硅衬底等，本技术对此并不做限定，具体视情况而定。
52.s2：在所述衬底100一侧表面形成外延结构110，如图4所示。
53.s3：如图5所示，在所述外延结构110背离所述衬底100一侧形成p电极120和n电极130，所述p电极120由下至上依次包括：第一金层121、第二金层122和第三金层123，具体为沿背离衬底100具有外延结构110的一侧的方向依次包括第一金层121、第二金层122和第三金层123，所述n电极130由下至上依次包括：第四金层131、第五金层132和第六金层133，具体为沿背离衬底100具有外延结构110的一侧的方向依次包括第四金层131、第五金层132和第六金层133。
54.对于步骤s3，形成所述p电极120包括：以第一蒸镀速率蒸镀形成所述第一金层121，以第二蒸镀速率蒸镀形成所述第二金层122，以第三蒸镀速率蒸镀形成所述第三金层123。
55.对于步骤s3，形成所述n电极130包括：以所述第一蒸镀速率蒸镀形成所述第四金层131，以所述第二蒸镀速率蒸镀形成所述第五金层132，以所述第三蒸镀速率蒸镀形成所述第六金层133。需要说明的是，p电极120和n电极130在同一工艺步骤中形成，具体为第一金层121和第四金层131在同一步蒸镀中形成，第二金层122和第五金层132在同一步蒸镀中形成，第三金层123和第六金层133在同一步蒸镀中形成，因此第一金层121和第四金层131的蒸镀速率相同，第二金层122和第五金层132的蒸镀速率相同，第三金层123和第六金层133的蒸镀速率相同。并且，第一金层121、第二金属层122和第三金层123构成p电极120的金层，第四金层131、第五金层132和第六金层133构成n电极130的金层。
56.其中，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率，或，所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率。
57.具体地，在本技术实施例中，利用该led芯制备方法片制得的led芯片的p电极120包括依次层叠的第一金层121、第二金层122和第三金层123，n电极130包括第四金层131、第五金层132和第六金层133，并且在制备p电极120时，以第一蒸镀速率蒸镀形成第一金层121，以第二蒸镀速率蒸镀第二金层122蒸镀形成第二金层122，以第三蒸镀速率蒸镀形成第三金层123。制备n电极130时，以第一蒸镀速率蒸镀形成第四金层131，以第二蒸镀速率蒸镀形成第五金层132，以第三蒸镀速率蒸镀形成第六金层133。其中，第二蒸镀速率大于第一蒸镀速率和第三蒸镀速率，或，第二蒸镀速率小于第一蒸镀速率和第三蒸镀速率。由此可见，p电极120和n电极130中相邻的两层金层的蒸镀速率不同，并且在p电极120和n电极130的制备过程中，其蒸镀速率的变化为：大-小-大，或小-大-小，使得p电极120和n电极130中的相邻的金层的孔隙错开，即p电极120和n电极130中的相邻的金层之间存在位错，尽可能的抑
制p电极120和n电极130的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，从而抑制led芯片在盐雾环境中发生损伤甚至损坏，提高led芯片在盐雾环境中的可靠性。
58.可选的，在本技术的一个实施例中，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为0～10埃/秒，第一蒸镀速率的取值范围不包括右端点值，所述第二蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第三蒸镀速率的取值范围为0～10埃/秒，第三蒸镀速率的取值范围不包括右端点值。所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第二蒸镀速率的取值范围为0～10埃/秒，第二蒸镀速率的取值范围不包括右端点值，所述第三蒸镀速率的取值范围为5埃/秒～15埃/秒。但本技术对此并不做限定，根据实际情况的不同，第一蒸镀速率、第二蒸镀速率以及第三蒸镀速率还可以为其他的取值范围，具体视情况而定。
59.在上述实施例的基础上，在本技术的一个优选实施例中，第二蒸镀速率大于第一蒸镀速率和第三蒸镀速率，其中，第一蒸镀速率为5埃/秒，第二蒸镀速率为10埃/秒，第三蒸镀速率为5埃/秒。
60.在本技术的一个实施例中，所述第一金层和所述第四金层的厚度相同，取值范围为3000埃～5000埃，包括端点值；所述第二金层和所述第五金层的厚度相同，取值范围为3000埃～5000埃，包括端点值；所述第三金层和所述第六金层的厚度相同，取值范围为3000埃～5000埃，包括端点值。但本技术对此并不做限定，具体视情况而定。
61.需要说明的是，p电极120和n电极130的金层进行蒸镀时的温度，对于p电极120和n电极130的金层中的孔隙的大小也具有一定的影响，一般为在一定范围内，蒸镀时的温度越高，金层中的孔隙越小。因此，在本技术的一个实施例中，形成所述p电极120还包括：在预设温度下，依次蒸镀形成所述第一金层121、所述第二金层122和所述第三金层123。形成所述n电极130还包括：在所述预设温度下，依次蒸镀形成所述第四金层131、所述第五金层132和所述第六金层133。其中，所述预设温度的取值范围为80℃～90℃，包括端点值，以在蒸镀形成p电极120和n电极130中的金层时进行加热，进而使得p电极120和n电极130中的金层的孔隙较小，有效提高p电极120和n电极130中的金层的致密性，抑制盐雾环境中的氯离子进入到电极内部，提高led芯片在盐雾环境中的可靠性。
62.在上述实施例的基础上，在本技术的一个优选实施例中，蒸镀形成p电极120和n电极130中的金层时的预设温度为85℃。
63.需要说明的是，led芯片的p电极和n电极通常包括层叠的多层金属层，因此在本技术的一个实施例中，在p电极120具有第一金层121、第二金层122和第三金层123，n电极130具有第四金层131、第五金层132和第六金层133的前提下，形成第一金层121和第四金层131之前，即形成p电极120和n电极130的金层之前，如图6所示，对于步骤s3，形成所述p电极120还包括：以第四蒸镀速率形成第一层叠金属层124；形成第一层叠金属层124之后，在所述预设温度下，以第五蒸镀速率形成第二层叠金属层125，所述第一层叠金属层124和所述第二层叠金属层125由下至上依次位于所述外延结构110和所述第一金层121之间，即所述第一层叠金属层124和所述第二层叠金属层125由下至上依次位于所述外延结构110和所述p电极120的金层之间。
64.对于步骤s3，继续如图6所示，形成所述n电极130还包括：以所述第四蒸镀速率蒸镀形成第三层叠金属层134；形成所述第三层叠金属层134之后，在所述预设温度下，以所述第五蒸镀速率蒸镀形成第四层叠金属层135，所述第三层叠金属层134和所述第四层叠金属层135由下至上依次位于所述外延结构110和所述第四金层131之间，即所述第三层叠金属层134和所述第四层叠金属层135由下至上依次位于所述外延结构110和所述n电极130的金层之间。需要说明的是，第一层叠金属层124和第三层叠金属层134在同一蒸镀步骤中形成，第二层叠金属层125和第四层叠金属层135在同一蒸镀步骤中形成，因此第一层叠金属层124和第三层叠金属层134的蒸镀速率相同，第二层叠金属层125和第四层叠金属层135的蒸镀速率相同。
65.可选的，在上述实施例的基础上，在本技术的一个实施例中，所述第四蒸镀速率的取值范围为0～5埃/秒，所述第五蒸镀速率的取值范围为1埃/秒～5埃/秒。
66.并且，可选的，在本技术的一个实施例中，所述第一层叠金属层和所述第三层叠金属层由下至上依次包括镍层和铝层，并且所述第一层叠金属层和所述第三层叠金属层厚度相同，取值范围为1000埃～1500埃，包括端点值；所述第二层叠金属层和所述第四层叠金属层由下至上依次包括钛层和铂层，并且所述第二层叠金属层和所述第四层叠金属层厚度相同，取值范围为300埃～5000埃，包括端点值。但本技术对此并不做限定，在本技术的其他实施例中，第一层叠金属层124、第三层叠金属层134的厚度，以及第二层叠金属层125、第四层叠金属层135的厚度，可以为其他取值范围，并且第一层叠金属层124、第三层叠金属层134的中的金属层，第二层叠金属层125、第四层叠金属层135的金属层，也可以为其他金属层，具体视情况而定。
67.在上述任一实施例的基础上，在本技术的一个实施例中，如图7所示，在所述衬底一侧表面形成外延结构110包括：在所述衬底100一侧表面依次形成n型层111、有源层112和p型层113，所述有源层112裸露部分所述n型层111，所述p型层113覆盖所述有源层112，以形成外延结构110。其中，所述p电极120位于所述p型层113背离所述衬底100的一侧，所述n电极130位于所述n型层111裸露部分背离所述衬底100的一侧，以使得p电极120与p型层113电连接，n电极130与n型层111电连接，进而使得p电极120和n电极130与外延结构110电连接，为led芯片供电。需要说明的是，在本技术实施例中，p型层为p型氮化镓层，n型层为n型氮化镓层，但本技术对此并不做限定，具体视情况而定。
68.在上述实施例的基础上，在本技术的一个实施例中，如图8所示，该制备方法还包括：在所述p型层113背离所述衬底100的一侧形成透明导电层114，所述透明导电层114覆盖所述p型层113的边缘区域，裸露所述p型层113的中间区域，具体为透明导电层114覆盖p型层113背离衬底110一侧表面的边缘区域，裸露p型层113背离衬底110一侧表面的中间区域，以使得外延结构110具有透明导电层114，透明导电层114使得制得的led芯片电流扩展性较好，led芯片的发光亮度较高，同时由于透明导电层114透明度较高，也不会影响有源层发射出来的光线的出射。其中，所述p电极120位于所述p型层113的中间区域背离所述衬底100的一侧，以使得p电极120能够与p型层113电连接。需要说明的是，透明导电层114为导电率高，穿透率高的材料，例如铟锌氧化物。
69.在上述实施例的基础上，在本技术的一个实施例中，如图9所示，该制备方法还包括：在所述透明导电层114背离所述衬底100的一侧形成绝缘层115，所述绝缘层115覆盖所
述外延结构110裸露部分的表面以及所述透明导电层114，所述外延结构110裸露部分的表面为所述外延结构110裸露部分背离所述衬底的一侧表面。其中，所述外延结构110裸露部分的表面，具体指外延结构110的背离衬底100的一侧表面中没有被透明导电层114覆盖的部分，以及没有被p电极120和n电极130覆盖的部分，即所述绝缘层115裸露p电极120和n电极130，覆盖其他没有被p电极和n电极遮挡的区域。在该制备方法中，在透明导电层114背离衬底100的一侧形成绝缘层115，可以对制得的led芯片进行钝化保护，并且该绝缘层115裸露p电极120和n电极130，还使得该绝缘层115起到钝化保护作用的同时，还保留了led芯片与外部器件相连接的能力。
70.下面对本技术提供的制备方法制备led芯片的具体过程进行描述。
71.首先，提供一衬底100，如图3所示。在衬底100的一侧表面生长外延结构110，该外延结构自下至上依次包括：n型层111、有源层112和p型层113，如图10所示。之后，对前一步骤中形成的有源层112和p型层113进行干法刻蚀，裸露出部分n型层111，如图7所示。在前一步骤中形成的结构表面形成一整层透明导电层114，如图11所示。对形成的整层的透明导电层114进行湿法刻蚀，使得刻蚀后的透明导电层114覆盖p型层113的边缘区域，裸露p型层113的中间区域以及部分n型层111，该部分n型层111指的是被有源层112裸露的n型层111，即刻蚀出p电极孔，如图12所示。再在前一步骤中形成的结构表面形成一整层的二氧化硅绝缘层115，之后进行干法刻蚀，刻蚀出p电极孔和n电极孔，如图13所示。最后进行p电极120和n电极130的蒸镀，具体为以第四蒸镀速率形成第一层叠金属层124和第三层叠金属层134，之后升温至预设温度85℃，蒸镀形成第二层叠金属层125和第四层叠金属层135，最后继续在预设温度85℃下，依次蒸镀形成第一金层121和第四金层131，第二金层122和第五金层132，第三金层123和第六金层133，如图9所示。金属电极完成制备后，进行270℃的退火处理，完成led芯片的制备。
72.需要说明的是，若是绝缘层115还覆盖了p电极和n电极除其表面的部分，制备p电极和n电极还包括分别在p电极和n电极的顶层形成钛层，加强绝缘层与金属电极的粘附力。
73.还需要说明的是，该制备方法仅描述了制备led芯片的主要过程，在实际应用中，还包括其他相应的步骤，具体视情况而定。
74.相应的，本技术还提供了一种led芯片，如图5所示，该led芯片包括：
75.衬底100。
76.位于所述衬底100一侧表面的外延结构110。
77.位于所述外延结构110背离所述衬底100一侧的p电极120和n电极130，所述p电极120由下至上依次包括层叠的第一金层121、第二金层122和第三金层123，所述n电极130由下至上依次包括层叠的第四金层131、第五金层132和第六金层133。
78.其中，所述第二金层122的蒸镀速率大于所述第一金层121和所述第三金层123的蒸镀速率，所述第五金层132的蒸镀速率大于所述第四金层131和所述第六金层133的蒸镀速率，或，所述第二金层122的蒸镀速率小于所述第一金层121和所述第三金层123的蒸镀速率，所述第五金层132的蒸镀速率小于所述第四金层131和所述第六金层133的蒸镀速率。
79.需要说明的是，第一金层121和第四金层131的蒸镀速率相同，第二金层122和第五金层132的蒸镀速率相同，第三金层123和第六金层133的蒸镀速率相同。并且，第一金层121、第二金属层122和第三金层123构成p电极120的金层，第四金层131、第五金层132和第
六金层133构成n电极130的金层。
80.具体地，在本技术实施例中，该led芯片的p电极120包括依次层叠的第一金层121、第二金层122和第三金层123，n电极130包括第四金层131、第五金层132和第六金层133，并且所述第二金层122的蒸镀速率大于所述第一金层121和所述第三金层123的蒸镀速率，所述第五金层132的蒸镀速率大于所述第四金层131和所述第六金层133的蒸镀速率，或，所述第二金层122的蒸镀速率小于所述第一金层121和所述第三金层123的蒸镀速率，所述第五金层132的蒸镀速率小于所述第四金层131和所述第六金层133的蒸镀速率。由此可见，p电极120和n电极130中相邻的两层金层的蒸镀速率不同，并且在p电极120和n电极130的制备过程中，其蒸镀速率的变化为：大-小-大，或小-大-小，使得p电极120和n电极130中的相邻的金层的孔隙错开，即p电极120和n电极130中的相邻的金层之间存在位错，尽可能的抑制p电极120和n电极130的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，从而抑制led芯片在盐雾环境中发生损伤甚至损坏，提高led芯片在盐雾环境中的可靠性。
81.可选的，在本技术的一个实施例中，所述第一金层和所述第四金层的厚度相同，取值范围为3000埃～5000埃，包括端点值；所述第二金层和所述第五金层的厚度相同，取值范围为3000埃～5000埃，包括端点值；所述第三金层和所述第六金层的厚度相同，取值范围为3000埃～5000埃，包括端点值。但本技术对此并不做限定，具体视情况而定。
82.需要说明的是，led芯片的p电极和n电极通常包括层叠的多层金属层，因此在上述实施例的基础上，在本技术的一个实施例中，如图6所示，所述p电极还包括第一层叠金属层124和第二层叠金属层125，所述第一层叠金属层124和所述第二层叠金属层125由下至上依次位于所述外延结构110和所述第一金层121之间，即所述第一层叠金属层124和所述第二层叠金属层125由下至上依次位于所述外延结构110和所述p电极120的金层之间。所述n电极还包括第三层叠金属层134和第四层叠金属层135，所述第三层叠金属层134和所述第四层叠金属层135由下至上依次位于所述外延结构110和所述第四金层131之间，即所述第三层叠金属层134和所述第四层叠金属层135由下至上依次位于所述外延结构110和所述n电极130的金层之间。
83.可选的，在本技术的一个实施例中，所述第一层叠金属层和所述第三层叠金属层由下至上依次包括镍层和铝层，并且所述第一层叠金属层和所述第三层叠金属层厚度相同，取值范围为1000埃～1500埃，包括端点值；所述第二层叠金属层和所述第四层叠金属层由下至上依次包括钛层和铂层，并且所述第二层叠金属层和所述第四层叠金属层厚度相同，取值范围为300埃～5000埃，包括端点值。但本技术对此并不做限定，在本技术的其他实施例中，第一层叠金属层124、第三层叠金属层134的厚度，以及第二层叠金属层125、第四层叠金属层135的厚度，可以为其他取值范围，并且第一层叠金属层124、第三层叠金属层134的中的金属层，第二层叠金属层125、第四层叠金属层135的金属层，也可以为其他金属层，具体视情况而定。
84.在本技术的一个实施例中，如图7所示，所述外延结构110依次包括n型层111、有源层112和p型层113，所述有源层112裸露部分所述n型层111，所述p型层113覆盖所述有源层112，所述p电极120位于所述p型层113背离所述衬底100的一侧，所述n电极130位于所述n型层111裸露部分背离所述衬底100的一侧，以使得p电极120与p型层113电连接，n电极130与n
型层111电连接，进而使得p电极120和n电极130与外延结构110电连接，为led芯片供电。
85.在上述实施例的基础上，在本技术的一个实施例中，如图8所示，所述led芯片还包括位于所述p型层113背离所述衬底100的一侧的透明导电层114，所述透明导电层114覆盖所述p型层113的边缘区域，裸露所述p型层113的中间区域，具体为透明导电层114覆盖p型层113背离衬底110一侧表面的边缘区域，裸露p型层113背离衬底110一侧表面的中间区域，以使得外延结构110具有透明导电层114，透明导电层114使得led芯片电流扩展性较好，led芯片的发光亮度较高，同时由于透明导电层114透明度较高，也不会影响有源层发射出来的光线的出射。其中，所述p电极120位于所述p型层113的中间区域背离所述衬底100的一侧，以使得p电极120能够与p型层113电连接。需要说明的是，透明导电层114为导电率高，穿透率高的材料，例如铟锌氧化物。
86.在上述实施例的基础上，在本技术的一个实施例中，如图9所示，该led芯片还包括：位于所述透明导电层114背离所述衬底100一侧的绝缘层115，所述绝缘层115裸露p电极120和n电极130，覆盖其他没有被p电极和n电极遮挡的区域，使得该绝缘层115对led芯片进行钝化保护，并且该绝缘层115起到钝化保护作用的同时，还保留了led芯片与外部器件相连接的能力。
87.综上所述，本技术提供了一种led芯片的制备方法以及led芯片，该制备方法包括：提供一衬底，在衬底上形成外延结构，在外延结构上形成p电极和n电极，形成p电极包括：以第一蒸镀速率蒸镀形成第一金层，以第二蒸镀速率蒸镀形成第二金层，以第三蒸镀速率蒸镀形成第三金层，形成n电极包括：以第一蒸镀速率蒸镀形成第四金层，以第二蒸镀速率蒸镀形成第五金层，以第三蒸镀速率蒸镀形成第六金层133，其中，第二蒸镀速率大于第一蒸镀速率和第三蒸镀速率，或，第二蒸镀速率小于第一蒸镀速率和第三蒸镀速率。由此可见，p电极和n电极中相邻的两层金层的蒸镀速率不同，并且其蒸镀速率的变化为：大-小-大，或小-大-小，使得p电极和n电极中的相邻的金层的孔隙错开，尽可能的抑制p电极和n电极的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，从而抑制led芯片在盐雾环境中发生损伤甚至损坏，提高led芯片在盐雾环境中的可靠性。
88.本说明书中各个实施例采用递进、或并列、或递进和并列结合的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似区域互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法区域说明即可。
89.需要说明的是，在本技术的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。当一个组件被认为是“连接”另一个组件，它可以是直接连接到另一个组件或者可能同时存在居中设置的组件。
90.还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有
更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括上述要素的物品或者设备中还存在另外的相同要素。
91.对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本技术。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本技术的精神或范围的情况下，在其它实施例中实现。因此，本技术将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

技术特征：
1.一种led芯片的制备方法，其特征在于，该制备方法包括：提供一衬底；在所述衬底一侧表面形成外延结构；在所述外延结构背离所述衬底一侧形成p电极和n电极，所述p电极由下至上依次包括：第一金层、第二金层和第三金层，所述n电极由下至上依次包括：第四金层、第五金层和第六金层；形成所述p电极包括：以第一蒸镀速率蒸镀形成所述第一金层，以第二蒸镀速率蒸镀形成所述第二金层，以第三蒸镀速率蒸镀形成所述第三金层；形成所述n电极包括：以所述第一蒸镀速率蒸镀形成所述第四金层，以所述第二蒸镀速率蒸镀形成所述第五金层，以所述第三蒸镀速率蒸镀形成所述第六金层；其中，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率，或，所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率。2.根据权利要求1所述的制备方法，其特征在于，所述第二蒸镀速率大于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为0～10埃/秒，所述第二蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第三蒸镀速率的取值范围为0～10埃/秒；所述第二蒸镀速率小于所述第一蒸镀速率和所述第三蒸镀速率时，所述第一蒸镀速率的取值范围为5埃/秒～15埃/秒，所述第二蒸镀速率的取值范围为0～10埃/秒，所述第三蒸镀速率的取值范围为5埃/秒～15埃/秒。3.根据权利要求1所述的制备方法，其特征在于，所述第一金层和所述第四金层的厚度相同，取值范围为3000埃～5000埃；所述第二金层和所述第五金层的厚度相同，取值范围为3000埃～5000埃；所述第三金层和所述第六金层的厚度相同，取值范围为3000埃～5000埃。4.根据权利要求1所述的制备方法，其特征在于，形成所述p电极还包括：在预设温度下，依次蒸镀形成所述第一金层、所述第二金层和所述第三金层；形成所述n电极还包括：在所述预设温度下，依次蒸镀形成所述第四金层、所述第五金层和所述第六金层；其中，所述预设温度的取值范围为80℃～90℃，包括端点值。5.根据权利要求4所述的制备方法，其特征在于，形成所述第一金层和所述第四金层之前，形成所述p电极还包括：以第四蒸镀速率形成第一层叠金属层；在所述预设温度下，以第五蒸镀速率形成第二层叠金属层，所述第一层叠金属层和所述第二层叠金属层由下至上依次位于所述外延结构和所述第一金层之间；形成所述n电极还包括：以所述第四蒸镀速率形成第三层叠金属层；在所述预设温度下，以所述第五蒸镀速率形成第四层叠金属层，所述第三层叠金属层和所述第四层叠金属层由下至上依次位于所述外延结构和所述第四金层之间；其中，所述第四蒸镀速率的取值范围为0～5埃/秒，所述第五蒸镀速率的取值范围为1埃/秒～5埃/秒。6.根据权利要求5所述的制备方法，其特征在于，所述第一层叠金属层和所述第三层叠金属层由下至上依次包括镍层和铝层，并且所述第一层叠金属层和所述第三层叠金属层厚
度相同，取值范围为1000埃～1500埃；所述第二层叠金属层和所述第四层叠金属层由下至上依次包括钛层和铂层，并且所述第二层叠金属层和所述第四层叠金属层厚度相同，取值范围为300埃～5000埃。7.根据权利要求1所述的制备方法，其特征在于，在所述衬底一侧表面形成外延结构包括：在所述衬底一侧表面依次形成n型层、有源层和p型层，所述有源层裸露部分所述n型层，所述p型层覆盖所述有源层；其中，所述p电极位于所述p型层背离所述衬底的一侧，所述n电极位于所述n型层裸露部分背离所述衬底的一侧。8.根据权利要求7所述的制备方法，其特征在于，所述制备方法还包括：在所述p型层背离所述衬底的一侧形成透明导电层，所述透明导电层覆盖所述p型层的边缘区域，裸露所述p型层的中间区域；其中，所述p电极位于所述p型层的中间区域背离所述衬底的一侧。9.根据权利要求8所述的制备方法，其特征在于，所述制备方法还包括：在所述透明导电层背离所述衬底的一侧形成绝缘层，所述绝缘层覆盖所述外延结构裸露部分的表面以及所述透明导电层；其中，所述外延结构裸露部分的表面为所述外延结构裸露部分背离所述衬底的一侧表面。10.一种led芯片，其特征在于，为利用如权利要求1～9任一项所述的制备方法制得的led芯片，该led芯片包括：衬底；位于所述衬底一侧表面的外延结构；位于所述外延结构背离所述衬底一侧的p电极和n电极，所述p电极由下至上依次包括：第一金层、第二金层和第三金层，所述n电极由下至上依次包括：第四金层、第五金层和第六金层；其中，所述第二金层的蒸镀速率大于所述第一金层和所述第三金层的蒸镀速率，所述第五金层的蒸镀速率大于所述第四金层和所述第六金层的蒸镀速率，或，所述第二金层的蒸镀速率小于所述第一金层和所述第三金层的蒸镀速率，所述第五金层的蒸镀速率小于所述第四金层和所述第六金层的蒸镀速率。

技术总结
本申请提供了一种LED芯片的制备方法以及LED芯片，该方法包括：提供一衬底，在衬底上形成外延结构，在外延结构上形成P电极和N电极，形成P电极包括：以第一蒸镀速率形成第一金层，以第二蒸镀速率形成第二金层，以第三蒸镀速率形成第三金层，形成N电极包括：以第一蒸镀速率形成第四金层，以第二蒸镀速率形成第五金层，以第三蒸镀速率形成第六金层，第二蒸镀速率大于或小于第一蒸镀速率和第三蒸镀速率，使得P电极和N电极中的相邻金层的孔隙错开，尽可能的抑制P电极和N电极的金层中存在贯通整个金层的孔隙，降低盐雾环境中的氯离子进入到电极内部的可能性，提高LED芯片在盐雾环境中的可靠性。靠性。靠性。


技术研发人员：林志伟 葛炬锋 郑文彬 陈宣良 王恩泽
受保护的技术使用者：厦门乾照光电股份有限公司
技术研发日：2023.04.25
技术公布日：2023/7/20