一种基于全相关概率计算的LDPC校验节点计算装置及方法与流程

一种基于全相关概率计算的ldpc校验节点计算装置及方法
技术领域
1.本发明涉及ldpc校验节点计算技术领域，尤其涉及一种基于全相关概率计算的ldpc校验节点计算装置及方法。


背景技术：

2.基于最小和算法的ldpc译码算法流程如下：
3.步骤1.对变量节点到校验节点传递的l(q
nm
)进行初始化，如式：
4.l
(0)
(q
nm
)＝l(pn)，
ꢀꢀ
(1-1)；
5.步骤2.对校验节点cm到变量节点vn传递的对数域消息l(r
nm
)进行更新，如式：
[0006][0007]
步骤3.对变量节点vn到校验节点cm传递的概率域消息l(q
nm
)进行更新，如式：
[0008][0009]
步骤4.更新所有的l(qn)，如式：
[0010][0011]
若l(qn)》0，则译为0，否则译为1；
[0012]
步骤5.迭代中止条件判断。一般当迭代达到最大次数或者时，停止迭代，执行步骤6。否则返回步骤2继续执行；
[0013]
步骤6.根据码率，对进行截取输出原始信息，译码完成。
[0014]
本技术校验节点计算，即对应式(1-2)，以变量节点往校验节点传输的信息基础，求取不同集合中数据的符号相乘和数据的绝对值中的最小值。
[0015]
概率计算的相关技术：当序列之间相关性趋向于最小或最大值，一些复杂的运算，可以转化为简单的与门、或门、或者异或门进行计算，可以大大减少计算量，具体列表如下：
[0016]
表1概率计算表
[0017][0018]
其中，scc即指的x和y之间的数据相关性；0表示，x和y之间无相关性；+1表示，x与y
之间相关性最大，即x与y全相关；基于概率计算的ldpc校验节点计算单元，即利用数据之间的全相关特性，简化绝对值的最小值计算量，通过与门代替最小值的计算过程。
[0019]
常规的基于全相关概率计算的ldpc译码装置结构如图1所示，其中，cnu即为其中的校验节点计算单元。
[0020]
常规的基于全相关的ldpc译码校验节点装置结构如图2、图3和图4所示，其中，图2中描述了，全相关概率计算中，校验节点的计算架构，由图4可知，计算的复杂度为dc*(dc-1).当dc较大时，计算复杂度呈指数级增长，限制了概率计算在某些dc较大场景的ldpc矩阵的应用，其中，dc为h矩阵中行的权重。


技术实现要素：

[0021]
本发明的目的是提供一种基于全相关概率计算的ldpc校验节点计算装置及方法，以解决随着校验节点度的增加，硬件实现复杂度成指数增长的技术问题。
[0022]
本发明的目的是采用以下技术方案实现的：一种基于全相关概率计算的ldpc校验节点计算装置，包括输入计算模块和选择输出模块，所述输入计算模块包括或门电路和多个与门电路，所述或门电路与与门电路相连接，输出最小值min和近似次小值min2，所述选择输出模块与输入计算模块的输出端相连接，输入信号dc作为选择输出模块的控制信号，控制选择输出模块输出最小值min或近似次小值min2。
[0023]
进一步的，所述输入计算模块包括第一与门电路、第二与门电路、第三与门电路和或门电路，所述第一与门电路分别与第三与门电路和或门电路相连接，所述第二与门电路分别与第三与门电路和或门电路相连接。
[0024]
进一步的，所述第一与门电路的输入端接入输入信号dc中的一部分数据，输出这些数据中的最小值，得到half_min0数据；所述第二与门电路输入端接入输入信号dc中的另一部分数据，输出这些数据中的最小值，得到half_min1数据。
[0025]
进一步的，所述第三与门电路输出half_min0数据和half_min1数据数据中的最小值min；所述或门电路输出half_min0数据和half_min1数据数据中的最大值min2，所述最大值min2为输入信号dc数据中的次小值。
[0026]
进一步的，所述选择输出模块包括异或电路和选择器，所述异或电路的输入端接入输入信号dc和最小值min，输出端与选择器相连接，所述选择器的输入端接入最小值min和近似次小值min2，输出端输出最小值min或近似次小值min2。
[0027]
进一步的，所述输入信号dc为h矩阵中行的权重，且输入信号dc中的数据全相关。
[0028]
一种基于全相关概率计算的ldpc校验节点计算方法，包括如下步骤：
[0029]
s1：计算输入信号dc一部分数据中的最小值，得到half_min0；
[0030]
s2：计算输入信号dc另一部分数据中的最小值，得到half_min1；
[0031]
s3：计算half_min0和half_min1中的最小值min；
[0032]
s4：计算half_min0和half_min1中的近似次小值min2；
[0033]
s5：将最小值min、近似次小值min2以及输入信号dc中的数据输入选择输出模块，输出信号。
[0034]
进一步的，将输入信号dc一部分数据输入第一与门电路，得到half_min0，将输入信号dc另一部分数据输入第二与门电路，得到half_min1。
[0035]
进一步的，将half_min0和half_min1输入第三与门电路，得到最小值min；将half_min0和half_min1输入或门电路，得到近似次小值min2。
[0036]
进一步的，将输入信号dc中的数据与最小值进行异或，当异或结果为0，则输出近似次小值min2；当异或结果为1，输出最小值min。
[0037]
本发明的有益效果在于：本发明采用近似方式求取绝对值中的次小值，符号位计算方式与常规结构一致，在校验节点dc较大时，资源更优。
附图说明
[0038]
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
[0039]
图1为常规基于全相关概率计算的ldpc译码装置结构示意图；
[0040]
图2、图3、图4为常规基于全相关的ldpc译码校验节点装置结构示意图；
[0041]
图5为本发明结构示意图。
具体实施方式
[0042]
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
[0043]
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
[0044]
实施例1
[0045]
参阅图5，一种基于全相关概率计算的ldpc校验节点计算装置，包括输入计算模块和选择输出模块，所述输入计算模块包括或门电路和多个与门电路，所述或门电路与与门电路相连接，输出最小值min和近似次小值min2，所述选择输出模块与输入计算模块的输出端相连接，输入信号dc作为选择输出模块的控制信号，控制选择输出模块输出最小值min或近似次小值min2。
[0046]
在本实施例当中，所述输入计算模块包括第一与门电路、第二与门电路、第三与门电路和或门电路，所述第一与门电路分别与第三与门电路和或门电路相连接，所述第二与门电路分别与第三与门电路和或门电路相连接。进一步的，所述第一与门电路的输入端接入输入信号dc中的一部分数据，输出这些数据中的最小值，得到half_min0数据；所述第二与门电路输入端接入输入信号dc中的另一部分数据，输出这些数据中的最小值，得到half_min1数据。更进一步的，所述第三与门电路输出half_min0数据和half_min1数据数据中的最小值min；所述或门电路输出half_min0数据和half_min1数据数据中的最大值min2，所述最大值min2为输入信号dc数据中的次小值。
[0047]
在本实施例当中，所述选择输出模块包括异或电路和选择器，所述异或电路的输入端接入输入信号dc和最小值min，输出端与选择器相连接，所述选择器的输入端接入最小值min和近似次小值min2，输出端输出最小值min或近似次小值min2。
[0048]
在本实施例当中，所述输入信号dc为h矩阵中行的权重，且输入信号dc中的数据全相关。
[0049]
以dc＝31为例，对本装置进行说明(前提条件：输入数据m0-m31全相关)：
[0050]
步骤一，计算输入bit数据m0到m15中的最小值，得到half_min0，计算方法为基于m0到m15数据的全相关特性，通过16输入与门代替最小值计算。
[0051]
步骤二，计算输入bit数据m16到m31中的最小值，得到half_min1，计算方法与步骤一相同。
[0052]
步骤三，计算half_min0和harf_min1中的最小值min，计算方法为基于half_min0与half_min1的全相关特性，通过二输入与门，代替half_min0和half_min1中最小值的计算。
[0053]
步骤四，计算half_min0和half_min1中的最大值min2，计算方法为基于half_min0与half_min1的全相关特性，通过二输入或门，代替half_min0和half_min2中最大值的计算，该步骤中求取的min2即为近似的m0-m31中的次小值。
[0054]
步骤五，将m0与min进行异或，当异或结果为0，选取min2的bit输出，计算方法为基于m0与min的全相关性，通过异或代替|m0-min|，结果为0，代表两者相等，此bit选取次小值的bit流。
[0055]
步骤六，将m0与min进行异或，当异或结果为1，选取min的bit输出，计算方法为基于m0与min的全相关性，通过异或代替|m0-min|，结果为1，代表两者不相等，此bit选取最小值的bit流。
[0056]
步骤七，与步骤五、六方式一致，获得输出n1-n31。
[0057]
需要说明的是，该装置下，n0-n31的值为单bit数据，可应用于全概率计算的ldpc译码，全概率计算：即为校验节点和变量节点计算均采用概率计算方式。
[0058]
本发明采用近似方式求取绝对值中的次小值，符号位计算方式与常规结构一致，在校验节点dc较大时，资源更优。
[0059]
需要说明的是，术语“连接”、“设置”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“连接”、“设置”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“连接”、“设置”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
[0060]
上述实施例中，描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

技术特征：
1.一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，包括输入计算模块和选择输出模块，所述输入计算模块包括或门电路和多个与门电路，所述或门电路与与门电路相连接，输出最小值min和近似次小值min2，所述选择输出模块与输入计算模块的输出端相连接，输入信号dc作为选择输出模块的控制信号，控制选择输出模块输出最小值min或近似次小值min2。2.如权利要求1所述的一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，所述输入计算模块包括第一与门电路、第二与门电路、第三与门电路和或门电路，所述第一与门电路分别与第三与门电路和或门电路相连接，所述第二与门电路分别与第三与门电路和或门电路相连接。3.如权利要求2所述的一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，所述第一与门电路的输入端接入输入信号dc中的一部分数据，输出这些数据中的最小值，得到half_min0数据；所述第二与门电路输入端接入输入信号dc中的另一部分数据，输出这些数据中的最小值，得到half_min1数据。4.如权利要求3所述的一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，所述第三与门电路输出half_min0数据和half_min1数据数据中的最小值min；所述或门电路输出half_min0数据和half_min1数据数据中的最大值min2，所述最大值min2为输入信号dc数据中的次小值。5.如权利要求4所述的一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，所述选择输出模块包括异或电路和选择器，所述异或电路的输入端接入输入信号dc和最小值min，输出端与选择器相连接，所述选择器的输入端接入最小值min和近似次小值min2，输出端输出最小值min或近似次小值min2。6.如权利要求1所述的一种基于全相关概率计算的ldpc校验节点计算装置，其特征在于，所述输入信号dc为h矩阵中行的权重，且输入信号dc中的数据全相关。7.一种基于全相关概率计算的ldpc校验节点计算方法，基于权利要求1~6任意一项所述的一种基于全相关概率计算的ldpc校验节点计算装置实现，其特征在于，包括如下步骤：s1：计算输入信号dc一部分数据中的最小值，得到half_min0；s2：计算输入信号dc另一部分数据中的最小值，得到half_min1；s3：计算half_min0和half_min1中的最小值min；s4：计算half_min0和half_min1中的近似次小值min2；s5：将最小值min、近似次小值min2以及输入信号dc中的数据输入选择输出模块，输出信号。8.如权利要求7所述的一种基于全相关概率计算的ldpc校验节点计算方法，其特征在于，将输入信号dc一部分数据输入第一与门电路，得到half_min0，将输入信号dc另一部分数据输入第二与门电路，得到half_min1。9.如权利要求8所述的一种基于全相关概率计算的ldpc校验节点计算方法，其特征在于，将half_min0和half_min1输入第三与门电路，得到最小值min；将half_min0和half_min1输入或门电路，得到近似次小值min2。10.如权利要求9所述的一种基于全相关概率计算的ldpc校验节点计算方法，其特征在于，将输入信号dc中的数据与最小值进行异或，当异或结果为0，则输出近似次小值min2；当
异或结果为1，输出最小值min。

技术总结
本发明公开了一种基于全相关概率计算的LDPC校验节点计算装置及方法，该装置包括输入计算模块和选择输出模块，所述输入计算模块包括或门电路和多个与门电路，所述或门电路与与门电路相连接，输出最小值min和近似次小值min2，所述选择输出模块与输入计算模块的输出端相连接，输入信号dc作为选择输出模块的控制信号，控制选择输出模块输出最小值min或近似次小值min2。本发明采用近似方式求取绝对值中的次小值，符号位计算方式与常规结构一致，在校验节点dc较大时，资源更优。资源更优。资源更优。


技术研发人员：刘齐
受保护的技术使用者：四川创智联恒科技有限公司
技术研发日：2023.04.20
技术公布日：2023/7/20