一种窄脉冲检测与计数电路

1.本发明属于集成电路领域，涉及一种窄脉冲检测与计数电路。


背景技术：

2.在模拟集成电路中，逻辑信号的高低电平可以表示不同状态，脉冲宽度可以用来表示不同信息。在开关键控(ook)调制系统中，就是采用不同的脉冲宽度表示不同的信息，实现不同信号的编码传输。
3.在电容隔离型数字隔离芯片中，采用ook调制与解调的信号传输系统，就需要能够识别不同脉冲宽度的信号，从而解码出不同的信息。要求能够低延迟的检测与计数窄脉冲的开始与结束时刻，以及连续的窄脉冲个数。通过计数窄脉冲个数来解码传输的信息。
4.传统的脉冲宽度检测与计数电路需要一个高频采样时钟，这个时钟的频率要大于被采样信号至少两倍的频率，才能识别与检测传输的最小脉冲宽度的信号。这不仅增加电路设计的复杂度，同时也对频率有一定的要求。通常的做法是，在被采样信号的一个电平状态时间之内，计数采样时钟的周期，如果周期大于设计的阈值，则认为检测的脉冲宽度是宽脉冲；反之计数的周期小于阈值就认为检测到窄脉冲，如果要检测连续的窄脉冲，就还需要检测结果寄存器电路。该做法采用纯数字电路的逻辑实现，需要阈值计数器，以及高频时钟，电路实现起来复杂。


技术实现要素：

5.有鉴于此，本发明的目的在于提供一种窄脉冲检测与计数电路。
6.为达到上述目的，本发明提供如下技术方案：
7.一种窄脉冲检测与计数电路，该电路包括：
8.输入信号pwm_input，所述输入信号pwm_input包含窄脉冲和宽脉冲信息；
9.en为窄脉冲检测电路使能信号，en为高电平时检测电路使能工作，en为低电平时电路不工作，计数器输出清零；
10.pwm_filt_out为滤波电路输出信号；
11.单位窄脉冲检测电路，一个虚线框表示一个检测单元，检验和计数一个窄脉冲状态；
12.窄脉冲检测输出1和窄脉冲检测输出2就表示检测到窄脉冲的状态；检测到窄脉冲时，输出高电平，反之输出低电平；
13.施密特触发器st1和st2，作用是降低电容c和电阻r滤波产生的中间态的功耗；
14.当输入pwm_input的初态为低电平，mn2开启，rs触发器的r端为高电平，输出状态由s端决定，同时mn1关闭，inv6通过电阻r1对电容c1充电，当电容c1电压高于施密特触发器阈值电压，s点电压翻低pwm_filt_out输出翻低；于是输出pwm_filt_out的低电平是输入pwm_input低电平的延时，延迟时间就是电阻r1和电容c1充电到施密特触发器st1翻转阈值的时间；
15.当输入pwm_input翻高，mn1开启，s端为高电平，rs触发器输出状态由r端决定，同时mn2关闭，inv5通过电阻r2对电容c2充电，当电容c2电压高于施密特触发器阈值电压，r点电压翻低pwm_filt_out输出翻高；于是输出pwm_filt_out的高电平是输入pwm_input高电平的延时，延迟时间就是电阻r2和电容c2充电到施密特触发器st2翻转阈值的时间；
16.当输入pwm_input的脉冲低电平时间大于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间大于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input的延时信号，如果高电压和低电平的延时相同，那么pwm_filt_out与pwm_input的脉冲宽度将完全相同，只是延时不同，那他们的边沿是错开的；pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿将对应pwm_filt_out的高电平；用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平；经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出为高电平；dff1输出低电平的状态没有改变，于是同或门xnor1输入是不同的值，输出为低电平，表示没有检测到窄脉冲；
17.当输入pwm_input的脉冲低电平时间小于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间小于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input滤除窄脉冲之后的信号，窄脉冲时间不足以使得施密特触发器st1和st2翻转，rs触发器的状态将保持原来的值，不会改变；pwm_input在输入窄脉冲期间，输出pwm_filt_out将保持不变；
18.当窄脉冲检测输出1翻高，输入后一级单位窄脉冲检测电路的en端，使能有效，pwm_input的第二个窄脉冲将被第二个检测单元检测到，窄脉冲检测输出2翻高；连续的两个窄脉冲被依次检测和计数；
19.当pwm_input的窄脉冲结束之后传输较宽的脉冲时，第一个单位窄脉冲检测电路将输出低电平，同时清零后续级联的单位窄脉冲检测电路。
20.可选的，所述pwm_filt_out保持低电平时，pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿也对应pwm_filt_out的低电平；用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平；经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出也为低电平；同或门xnor1输入是相同的值，输出为高电平，表示检测到窄脉冲，窄脉冲检测输出1为高电平，检测延时就是一个窄脉冲宽度的时间；实现窄脉冲一结束就输出检测结果。
21.本发明的有益效果在于：本发明采用模拟电路设计的方法和数字电路设计的方法结合，先用模拟电路滤除窄脉冲信号，然后用滤除窄脉冲前的信号对滤除窄脉冲后的信号做双边沿采样。本质就是输入信号去双边沿采样延时之后的输入信号。然后再根据采样结果做同或运算。双边沿采样到相同的信号，则表示检测到窄脉冲，输出高电平；反之双边沿检测结果是不同的信号，则表示检测到的不是窄脉冲，输出低电平。该方法不需要高频采样时钟，检测延迟也只有一个窄脉冲的时间，检测输出可级联实现连续多个窄脉冲的检测，电路实现简单，可扩展性极强。可自由级联实现自定义的连续窄脉冲检测与计数。
22.本发明的其他优点、目标和特征在某种程度上将在随后的说明书中进行阐述，并且在某种程度上，基于对下文的考察研究对本领域技术人员而言将是显而易见的，或者可以从本发明的实践中得到教导。本发明的目标和其他优点可以通过下面的说明书来实现和
获得。
附图说明
23.为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作优选的详细描述，其中：
24.图1为本发明的窄脉冲检测与计数电路的原理图；
25.图2为本发明中的基本时序逻辑图。
具体实施方式
26.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
27.其中，附图仅用于示例性说明，表示的仅是示意图，而非实物图，不能理解为对本发明的限制；为了更好地说明本发明的实施例，附图某些部件会有省略、放大或缩小，并不代表实际产品的尺寸；对本领域技术人员来说，附图中某些公知结构及其说明可能省略是可以理解的。
28.本发明实施例的附图中相同或相似的标号对应相同或相似的部件；在本发明的描述中，需要理解的是，若有术语“上”、“下”、“左”、“右”、“前”、“后”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此附图中描述位置关系的用语仅用于示例性说明，不能理解为对本发明的限制，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
29.通过将输入信号pwm_input进行高低电平滤波，滤除其携带的窄脉冲信息，滤波电路由r1和c1以及r2和c2实现，然后经过rs触发器电路输出pwm_filt_out信号。关键的窄脉冲检测与计数电路如图1虚线框所示，实现原理是用输入的pwm_input信号做为双边沿采样时钟，采样电路由d触发器dff1和dff2实现，其中dff1作为上升沿采样电路，dff2作为下降沿采样电路，同时对滤波电路输出的pwm_filt_out信号进行采样。然后采样输出经过同或门实现检测状态的输出，检测到窄脉冲则输出高电平，反之输出低电平。同时窄脉冲检测输出1的信号可以作为检测到一个窄脉冲的状态信号输出，也可以作为第二个窄脉冲检测单元的使能信号en。这就实现了级联扩展，意思是可以将前一级的单位窄脉冲检测电路输出做为下一级单位窄脉冲检测电路的使能，如此就实现了，检测到一个窄脉冲，然后继续检测下一个窄脉冲，实现连续检测与计数。可无限的扩展单位窄脉冲检测电路，实现无限个连续的窄脉冲检测和计数。同时只需要第一个窄脉冲检测单元没有检测到窄脉冲连续状态，就会触发连锁反应，让级联的所有检测单元清零，实现计数器同步清零的目的。另外这里的同或门要求输出信号不同才能为低电平，因此初始状态没有检测到窄脉冲时需要两个边沿采样d触发器的初始状态不同，即一个d触发器初态输出为高电平，一个初态输出低电平，如次
才来使得初态输出正确。
30.具体的窄脉冲检测与计数电路如图1所示，包括：mn1、mn2、inv1～9、r1、r2、c1、c2、st1、st2、nand1、nand2、dff1～dff4、xnor1、xnor2。
31.如图1所示，电路中的pwm_input为输入信号，包含窄脉冲和宽脉冲信息，具体示例如图2所示。图1中的en为窄脉冲检测电路使能信号，en为高电平时检测电路使能工作，en为低电平时电路不工作，计数器输出清零。图1中的pwm_filt_out为滤波电路输出信号，具体示例如图2所示。图1中的虚线框内的电路表示单位窄脉冲检测电路，一个虚线框表示一个检测单元，可以检验和计数一个窄脉冲状态。本示例只表示了两个检测单元，实际可以根据需要自定义级联个数。窄脉冲检测输出1和窄脉冲检测输出2就表示检测到窄脉冲的状态。检测到窄脉冲时，输出高电平，反之输出低电平。图1中的st1和st2是施密特触发器，作用是降低电容c和电阻r滤波产生的中间态的功耗。
32.当输入pwm_input的初态为低电平，mn2开启，rs触发器的r端为高电平，输出状态由s端决定，同时mn1关闭，inv6通过电阻r1对电容c1充电，当电容c1电压高于施密特触发器阈值电压，s点电压翻低pwm_filt_out输出翻低。于是输出pwm_filt_out的低电平是输入pwm_input低电平的延时，延迟时间就是电阻r1和电容c1充电到施密特触发器st1翻转阈值的时间。
33.当输入pwm_input翻高，mn1开启，s端为高电平，rs触发器输出状态由r端决定，同时mn2关闭，inv5通过电阻r2对电容c2充电，当电容c2电压高于施密特触发器阈值电压，r点电压翻低pwm_filt_out输出翻高。于是输出pwm_filt_out的高电平是输入pwm_input高电平的延时，延迟时间就是电阻r2和电容c2充电到施密特触发器st2翻转阈值的时间。
34.当输入pwm_input的脉冲低电平时间大于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间大于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input的延时信号，如果高电压和低电平的延时相同，那么pwm_filt_out与pwm_input的脉冲宽度将完全相同，只是延时不同，那他们的边沿是错开的。pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿将对应pwm_filt_out的高电平。于是用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平。经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出为高电平。并且dff1输出低电平的状态没有改变，于是同或门xnor1输入是不同的值，输出为低电平。也就表示没有检测到窄脉冲。
35.当输入pwm_input的脉冲低电平时间小于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间小于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input滤除窄脉冲之后的信号，因为窄脉冲时间不足以使得施密特触发器st1和st2翻转，rs触发器的状态将保持原来的值，不会改变。于是pwm_input在输入窄脉冲期间，输出pwm_filt_out将保持不变。以pwm_filt_out保持低电平为例，(因为保持高电平同理)pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿也对应pwm_filt_out的低电平。于是用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平。经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出也为低电平。于是同或门xnor1输入是相同的值，输出为高电平。也就表示检测到窄脉冲，窄脉冲检测输出1为高电平，检测延时就是一个窄脉冲宽度的时间。因此检测延时
极低，可以实现窄脉冲一结束就立刻输出检测结果。
36.当窄脉冲检测输出1翻高，输入后一级单位窄脉冲检测电路的en端，使能有效，pwm_input的第二个窄脉冲将被第二个检测单元检测到，窄脉冲检测输出2翻高。所以连续的两个窄脉冲就可以被依次检测和计数。
37.当pwm_input的窄脉冲结束之后传输较宽的脉冲时，第一个单位窄脉冲检测电路将输出低电平，同时清零后续级联的单位窄脉冲检测电路。
38.通过窄脉冲检测和计数电路的分析可以看出本发明提出的窄脉冲检测电路实现原理简单，检测延时极短，同时可扩展性强，可实现连续窄脉冲的检测和计数，以及自动同步清零的功能。
39.最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

技术特征：
1.一种窄脉冲检测与计数电路，其特征在于：该电路包括：输入信号pwm_input，所述输入信号pwm_input包含窄脉冲和宽脉冲信息；en为窄脉冲检测电路使能信号，en为高电平时检测电路使能工作，en为低电平时电路不工作，计数器输出清零；pwm_filt_out为滤波电路输出信号；单位窄脉冲检测电路，一个虚线框表示一个检测单元，检验和计数一个窄脉冲状态；窄脉冲检测输出1和窄脉冲检测输出2就表示检测到窄脉冲的状态；检测到窄脉冲时，输出高电平，反之输出低电平；施密特触发器st1和st2，作用是降低电容c和电阻r滤波产生的中间态的功耗；当输入pwm_input的初态为低电平，mn2开启，rs触发器的r端为高电平，输出状态由s端决定，同时mn1关闭，inv6通过电阻r1对电容c1充电，当电容c1电压高于施密特触发器阈值电压，s点电压翻低pwm_filt_out输出翻低；于是输出pwm_filt_out的低电平是输入pwm_input低电平的延时，延迟时间就是电阻r1和电容c1充电到施密特触发器st1翻转阈值的时间；当输入pwm_input翻高，mn1开启，s端为高电平，rs触发器输出状态由r端决定，同时mn2关闭，inv5通过电阻r2对电容c2充电，当电容c2电压高于施密特触发器阈值电压，r点电压翻低pwm_filt_out输出翻高；于是输出pwm_filt_out的高电平是输入pwm_input高电平的延时，延迟时间就是电阻r2和电容c2充电到施密特触发器st2翻转阈值的时间；当输入pwm_input的脉冲低电平时间大于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间大于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input的延时信号，如果高电压和低电平的延时相同，那么pwm_filt_out与pwm_input的脉冲宽度将完全相同，只是延时不同，那他们的边沿是错开的；pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿将对应pwm_filt_out的高电平；用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平；经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出为高电平；dff1输出低电平的状态没有改变，于是同或门xnor1输入是不同的值，输出为低电平，表示没有检测到窄脉冲；当输入pwm_input的脉冲低电平时间小于电阻r1和电容c1产生的延时，并且输入pwm_input的脉冲高电平时间小于电阻r2和电容c2产生的延时，输出pwm_filt_out就是输入pwm_input滤除窄脉冲之后的信号，窄脉冲时间不足以使得施密特触发器st1和st2翻转，rs触发器的状态将保持原来的值，不会改变；pwm_input在输入窄脉冲期间，输出pwm_filt_out将保持不变；当窄脉冲检测输出1翻高，输入后一级单位窄脉冲检测电路的en端，使能有效，pwm_input的第二个窄脉冲将被第二个检测单元检测到，窄脉冲检测输出2翻高；连续的两个窄脉冲被依次检测和计数；当pwm_input的窄脉冲结束之后传输较宽的脉冲时，第一个单位窄脉冲检测电路将输出低电平，同时清零后续级联的单位窄脉冲检测电路。2.根据权利要求1所述的一种窄脉冲检测与计数电路，其特征在于：所述pwm_filt_out保持低电平时，pwm_input的上升沿将对应pwm_filt_out的低电平，pwm_input的下降沿也
对应pwm_filt_out的低电平；用pwm_input作为时钟信号，上升沿通过d触发器dff1采样pwm_filt_out，输出是低电平；经过反相器inv8之后，pwm_input的下降沿将通过d触发器dff2采样pwm_filt_out，输出也为低电平；同或门xnor1输入是相同的值，输出为高电平，表示检测到窄脉冲，窄脉冲检测输出1为高电平，检测延时就是一个窄脉冲宽度的时间；实现窄脉冲一结束就输出检测结果。

技术总结
本发明涉及一种窄脉冲检测与计数电路，属于集成电路领域。本发明采用模拟电路设计的方法和数字电路设计的方法结合，先用模拟电路滤除窄脉冲信号，然后用滤除窄脉冲前的信号对滤除窄脉冲后的信号做双边沿采样。本质就是输入信号去双边沿采样延时之后的输入信号。然后再根据采样结果做同或运算。双边沿采样到相同的信号，则表示检测到窄脉冲，输出高电平；反之双边沿检测结果是不同的信号，则表示检测到的不是窄脉冲，输出低电平。该方法不需要高频采样时钟，检测延迟也只有一个窄脉冲的时间，检测输出可级联实现连续多个窄脉冲的检测，电路实现简单，可扩展性极强。可自由级联实现自定义的连续窄脉冲检测与计数。的连续窄脉冲检测与计数。的连续窄脉冲检测与计数。


技术研发人员：毕栋梁 周泽坤
受保护的技术使用者：重庆邮电大学
技术研发日：2023.03.08
技术公布日：2023/7/20