肖特基接触的沟槽型SiCJBS结构的制作方法

肖特基接触的沟槽型sic jbs结构
技术领域
1.本实用新型涉及半导体器件技术领域，尤其涉及一种肖特基接触的沟槽型sic jbs结构。


背景技术：

2.sic jbs作为一种典型的二极管结构既具有肖特基二极管的优良的正面导通特性又兼具pn结势垒的反向耐压特性。正向导通时，因为肖特基势垒的正面工作电压小于pn结势垒开启电压，所以主要是肖特基势垒导通，电流通过肖特基势垒流向阴极；反向截止时，由于pn结势垒的屏蔽，阻止了肖特基接触的反向电压，保护了肖特基接触，反向截止主要依靠pn结势垒完成，因此该结构具有pn结势垒高耐压、低的反向漏电流的优点。
3.比导通电阻是功率器件的一个重要参数，其定义为功率器件的正向导通电阻与芯片面积的比值，比导通电阻越小，芯片的面积越小，功率损耗越小，然而现有的sic jbs通过优化漂移层的厚度、掺杂浓度、减薄sic基板及减小sic基板电阻率来减小体电阻及优化阴极欧姆接触等方式来降低比电阻，但其很难大幅度降低比电阻，增加sic jbs的正面导通电流。


技术实现要素：

4.本实用新型意在提供一种肖特基接触的沟槽型sic jbs结构，以解决现有技术中存在的不足，本实用新型要解决的技术问题通过以下技术方案来实现。
5.本实用新型提供的肖特基接触的沟槽型sic jbs结构，包括：
6.n+型sic 衬底；
7.设置在所述n+型sic 衬底上方的n-型外延层；
8.设置在所述n-型外延层中的相互间隔的多个倒梯形沟槽；
9.设置在所述倒梯形沟槽底部的注入区；
10.设置在所述多个倒梯形沟槽两侧的牺牲氧化层及场氧化层；
11.设置在所述场氧化层上方的sin层；
12.设置在所述倒梯形沟槽的底部、侧壁以及顶面的肖特基接触金属层；
13.以及设置在所述n+型sic 衬底底部的欧姆接触金属层。
14.在上述的方案中，所述多个倒梯形沟槽的间隔为1-2μm。
15.在上述的方案中，所述多个倒梯形沟槽中各个倒梯形沟槽的宽度为1-2μm。
16.在上述的方案中，所述多个倒梯形沟槽中各个倒梯形沟槽的深度为1.5-2.5μm。
17.在上述的方案中，所述多个倒梯形沟槽中各个倒梯形沟槽的角度为45-80度。
18.在上述的方案中，所述场氧化层的厚度为0.5-1.5μm。
19.在上述的方案中，所述注入区的导电类型为p型。
20.在上述的方案中，所述肖特基接触金属层和所述欧姆接触金属层的金属材料为ti、w、ni、pt、al、mo中的一种或多种。
21.本实用新型实施例包括以下优点：
22.本实用新型实施例提供的肖特基接触的沟槽型sic jbs结构，在n-型外延层上刻蚀出相互间隔的倒梯形沟槽，在倒梯形沟槽注入al离子形成导电类型为p型的注入区，从而在沟槽的底部形成pin结势垒，在sic jbs反向工作时，通过沟槽底部的pin结势垒能屏蔽整个倒梯形沟槽区域，保护后续形成的肖特基势垒区不受反向电压影响；通过在倒梯形沟槽的底部、侧壁以及顶面溅射肖特基接触金属层，形成肖特基接触，可大幅度增加肖特基接触面积，产生更多的正面导通电流，进而降低sicjbs的比导通电阻。
附图说明
23.图1是本实用新型的一种肖特基接触的沟槽型sic jbs结构的结构示意图。
24.图2是本实用新型的制备n+型sic衬底以及n-型外延层的工艺图。
25.图3是本实用新型的制备倒梯形沟槽的工艺图。
26.图4是本实用新型的通过离子注入形成注入区的工艺图。
27.图5是本实用新型的生长第一牺牲氧化层的工艺图。
28.图6是本实用新型的去除第一牺牲氧化层的工艺图。
29.图7是本实用新型的生长第二牺牲氧化层的工艺图。
30.图8是本实用新型的生长场氧化层的工艺图。
31.图9是本实用新型的沉积sin层的工艺图。
32.图10是本实用新型的去除部分第二牺牲氧化层的工艺图。
33.图11是本实用新型的溅射肖特基接触金属层和欧姆接触金属层的工艺图。
具体实施方式
34.需要说明的是，在不冲突的情况下，本技术中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本实用新型。
35.如图1所示，本实用新型提供一种肖特基接触的沟槽型sic jbs结构，包括：
36.n+型sic 衬底1；
37.设置在所述n+型sic 衬底1上方的n-型外延层2；
38.设置在所述n-型外延层2中的相互间隔的多个倒梯形沟槽，其中，所述多个倒梯形沟槽的间隔为1-2μm，所述多个倒梯形沟槽中各个倒梯形沟槽的宽度为1-2μm，所述多个倒梯形沟槽中各个倒梯形沟槽的深度为1.5-2.5μm，所述多个倒梯形沟槽中各个倒梯形沟槽的角度为45-80度；
39.设置在所述倒梯形沟槽底部的注入区3，其中，所述注入区3的导电类型为p型；
40.所述多个倒梯形沟槽两侧的牺牲氧化层4及场氧化层5，其中，所述场氧化层5的厚度为0.5-1.5μm；
41.设置在所述场氧化层5上方的sin层6，其中，所述sin层6的厚度为0.5-1.0μm；
42.设置在所述倒梯形沟槽的底部、侧壁以及顶面的肖特基接触金属层7，其中，所述肖特基接触金属层7的金属材料为ti、w、ni、pt、al、mo中的一种或多种；
43.以及设置在所述n+型sic 衬底1底部的欧姆接触金属层8，其中，所述欧姆接触金属层8的金属材料为ti、w、ni、pt、al、mo中的一种或多种。
44.如图2-图11所示，本实用新型提供的一种肖特基接触的沟槽型sic jbs结构的制备方法包括以下步骤：
45.步骤s1：提供n+型sic 衬底1，并在所述n+型sic 衬底1上制备n-型外延层2，其中，对制备的n-型外延层2用100：1的hf进行rca清洗，以去除n-型外延层2表面的自然氧化层、颗粒及金属污染等；
46.步骤s2：采用干法刻蚀工艺在所述n-型外延层2上刻蚀出相互间隔的多个倒梯形沟槽，其中，所述多个倒梯形沟槽的间隔为1-2μm，所述多个倒梯形沟槽中各个倒梯形沟槽的宽度为1-2μm、深度为1.5-2.5μm，所述多个倒梯形沟槽中各个倒梯形沟槽的角度为45-80度，在所述倒梯形沟槽刻蚀完成之后，采用h等离子体或h2高温退火工艺对所述n-型外延层2中除了所述倒梯形沟槽的其余部分进行处理，从而微刻蚀掉n-型外延层2表面的刻蚀损伤层及用h离子钝化所述n-型外延层2；同时对所述倒梯形沟槽的底角和顶角进行拐角圆化，从而使所述倒梯形沟槽的倾斜侧面与水平面的过渡更加圆滑，形成不同晶面的缓慢过渡，避免因不同晶面的功函数差异而影响正面导通性能；
47.步骤s3：通过选择注入的位置，在所述倒梯形沟槽的底部注入al离子形成注入区3，其中，在所述倒梯形沟槽的底部形成导电类型为p型的注入区3后在沟槽的底部形成pin结势垒，其目的是保留平面型sic jbs的反向耐压特性，pin结势垒在sic jbs反向工作时，其结势垒能屏蔽整个倒梯形沟槽区域，保护后续形成的肖特基势垒区不受反向电压影响；
48.步骤s4：在碳膜保护下进行退火工艺，修复al离子注入损伤及激活注入的al离子，并在退火后利用干法刻蚀或湿法刻蚀工艺去除碳膜；
49.步骤s5：在步骤s4形成的结构上表面形成第一牺牲氧化层41，其中，第一牺牲氧化层41的厚度为10-20纳米厚；
50.步骤s6：通过100:1的hf对所述第一牺牲氧化层41进行rca清洗，消除注入损伤对器件性能的影响；
51.步骤s7：采用高温氧化工艺在步骤s4形成的结构上表面形成第二牺牲氧化层42，其中，第二牺牲氧化层42的厚度为10-20纳米厚；
52.步骤s8：采用lpcvd工艺在所述多个倒梯形沟槽两侧的两侧位置处的第二牺牲氧化层42上表面生长一层场氧化层5，其中，场氧化层5的厚度为0.5-1.5μm厚；
53.步骤s9：采用pecvd或lpcvd工艺在所述场氧化层5上沉积sin层6，其中，所述sin层6用于保护场氧化层5；
54.步骤s10：通过100:1的hf对所述多个倒梯形沟槽的底部、侧壁以及顶面进行rca清洗，去除该区域的第二牺牲氧化层42；
55.步骤s11：在所述倒梯形沟槽的底部、侧壁以及顶面溅射肖特基接触金属层7，并在所述n+型sic 衬底1的底部溅射欧姆接触金属层8，其中，通过所述倒梯形沟槽的底部、侧壁以及顶面溅射肖特基接触金属层7，经过退火后形成肖特基接触，通过倒梯形沟槽结构可增加肖特基的接触面积，进而增大正面的导通电流并降低比接触电阻；通过在所述n+型sic 衬底1的底部溅射欧姆接触金属层8，形成欧姆接触。
56.应该指出，上述详细说明都是示例性的，旨在对本技术提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本技术所属技术领域的普通技术人员的通常理解所相同的含义。
57.需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本技术的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
58.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本技术的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
59.此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
60.为了便于描述，在这里可以使用空间相对术语，如“在
……
之上”、“在
……
上方”、“在
……
上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在
……
上方”可以包括“在
……
上方”和“在
……
下方”两种方位。该器件也可以其他不同方式定位，如旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
61.在上面详细的说明中，参考了附图，附图形成本文的一部分。在附图中，类似的符号典型地确定类似的部件，除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下，其他实施方案可以被使用，并且可以作其他改变。
62.以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

技术特征：
1.一种肖特基接触的沟槽型sic jbs结构，其特征在于，所述结构包括：n+型sic 衬底（1）；设置在所述n+型sic 衬底（1）上方的n-型外延层（2）；设置在所述n-型外延层（2）中的相互间隔的多个倒梯形沟槽；设置在所述倒梯形沟槽底部的注入区（3）；设置在所述多个倒梯形沟槽两侧的牺牲氧化层（4）及场氧化层（5）；设置在所述场氧化层（5）上方的sin层（6）；设置在所述倒梯形沟槽的底部、侧壁以及顶面的肖特基接触金属层（7）；以及设置在所述n+型sic 衬底（1）底部的欧姆接触金属层（8）。2.根据权利要求1所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述多个倒梯形沟槽的间隔为1-2μm。3.根据权利要求2所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述多个倒梯形沟槽中各个倒梯形沟槽的宽度为1-2μm。4.根据权利要求3所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述多个倒梯形沟槽中各个倒梯形沟槽的深度为1.5-2.5μm。5.根据权利要求4所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述多个倒梯形沟槽中各个倒梯形沟槽的角度为45-80度。6.根据权利要求1所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述场氧化层（5）的厚度为0.5-1.5μm。7.根据权利要求1所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述注入区（3）的导电类型为p型。8.根据权利要求1所述的肖特基接触的沟槽型sic jbs结构，其特征在于，所述肖特基接触金属层（7）和所述欧姆接触金属层（8）的金属材料为ti、w、ni、pt、al、mo中的一种。

技术总结
本实用新型涉及一种肖特基接触的沟槽型SiC JBS结构，属于半导体器件技术领域，该结构包括：N+型SiC衬底、N-型外延层、设置在N-型外延层中的相互间隔的多个倒梯形沟槽、设置在倒梯形沟槽底部的注入区、设置在多个倒梯形沟槽两侧的牺牲氧化层及场氧化层、设置在场氧化层上方的SiN层、设置在倒梯形沟槽的底部、侧壁以及顶面的肖特基接触金属层以及设置在N+型SiC衬底底部的欧姆接触金属层。本实用新型实施例提供的结构，能够在SiC JBS反向工作时，屏蔽倒梯形沟槽区域，保护后续形成的肖特基势垒区不受反向电压影响；并能够大幅度增加肖特基接触面积，产生更多的正面导通电流，降低SiC JBS的比导通电阻。比导通电阻。比导通电阻。


技术研发人员：薄洪生 王哲 冯东明 徐永斌 单双 黄新颖 张治岗
受保护的技术使用者：江苏昕感科技有限责任公司
技术研发日：2023.06.15
技术公布日：2023/7/21