一种具有高dv/dt抗性的MOS栅控晶闸管

一种具有高dv/dt抗性的mos栅控晶闸管
技术领域
1.本发明属于功率半导体技术领域，特别涉及一种具有高dv/dt抗性的mos栅控晶闸管(mct)，mos controlled thyristor,简称mct。


背景技术：

2.mos栅控晶闸管是一种通过mos结构控制的晶闸管器件，其具备极低的导通压降，同时通过电压驱动，降低了栅极驱动电路的设计难度，广泛应用于脉冲功率系统中。mos栅控晶闸管在实际应用中，常常会由于阳极和阴极之间瞬间的大电压波动(dv/dt)导致误触发，影响系统的可靠性，甚至可能导致整个系统的损毁。


技术实现要素：

3.本发明的目的，就是针对上述问题，提出一种具有高dv/dt抗性的mos栅控晶闸管器件，可以显著提升在实际应用过程中的dv/dt抗性，有效增加系统的可靠性。
4.本发明的技术方案：一种具有高dv/dt抗性的mos栅控晶闸管，其半元胞包括阳极结构、电场截止层结构、耐压层结构、基区结构和栅极结构，其中电场截止层结构位于耐压层结构与阳极结构之间，包含高浓度的电场截止层以及低浓度的电势截止层，基区结构包含n型阴极结构和p型阴极短路结构，栅极结构包含栅氧化层以及多晶硅栅结构；
5.所述阳极结构包括阳极金属1，p+阳极区2以及n+阳极短路区12；所述n+阳极短路区12和p+阳极区2并列位于阳极金属1的上表面，所述阳极金属1引出端为阳极；
6.所述电场截止层结构包括高浓度的n型电场截止区4以及低浓度的n型电势截止层3；所述n型电势截止层3位于所述p+阳极区2和n+阳极短路区12的上表面，n型电场截止区4位于n型电势截止层3上表面；
7.所述耐压层结构包括n型漂移区5，所述n型漂移区5位于所述n型电场截止区4的上表面；
8.所述基区结构包括p型基区11、n+阴极结构8、p+阴极短路结构10和阴极金属9；所述的n+阴极结构8与p+阴极短路结构10并列位于所述p型基区11的上层，所述阴极金属9处于所述的n+阴极结构8与p+阴极短路结构10的上表面；所述的阴极金属9引出端为阴极；所述n+阴极结构8位于靠近栅极结构的一侧，并且p+阴极短路结构10位于n+阳极短路区12的上方；
9.所述栅极结构包括栅氧化层6以及多晶硅栅极7；所述多晶硅栅极7位于栅氧化层6上表面，所述栅氧化层6的下表面与n型漂移区5的上表面、n+阴极结构8与n型漂移区5之间的p型基区11上表面和部分n+阴极结构8的上表面接触；所述多晶硅栅极7引出端为栅极；
10.本发明的方案与传统技术相比，采用了复合电场截止层结构，复合电场截止层结构高浓度的n型电场截止区4以及低浓度的n型电势截止层3构成；此外，阳极结构包含n+阳极短路区12，其位于阳极金属1的上表面，和p+阳极区2位于同一层。
11.本发明的有益效果为，本发明的mos栅控晶闸管器件，具备极高的dv/dt抗性，可以
保障器件在系统中的可靠使用。
附图说明
12.图1是本发明的mos栅控晶闸管示意图；
13.图2是常规mos栅控晶闸管示意图；
14.图3是常规mos栅控晶闸管在经受dv/dt时的载流子及电流分布示意图；
15.图4是本发明的mos栅控晶闸管在经受dv/dt时的载流子及电流分布示意图；
具体实施方式
16.下面结合附图对本发明进行详细的描述
17.如图1所示，为本发明的具有高dv/dt抗性的mos栅控晶闸管器件。图2为常规的mos栅控晶闸管。常规mos栅控晶闸管和本发明的mos栅控晶闸管具有相同的基区结构和mos栅结构，常规mos栅控晶闸管的耐压层为n型漂移区4及n型电场截止层3，本发明的mos栅控晶闸管为n型漂移区5，n型电场截止层4以及n型电势截止层3，其中n型电场截止层4的掺杂浓度远高于n型漂移区5以及n型电势截止层3。本发明的mos栅控晶闸管在阳极结构中增加了n型阳极短路区12，而常规mos栅控晶闸管不具备。
18.其工作原理如下：
19.耐压状态时，器件阳极接高电位，阴极和栅极接低电位。当阳极和阴极经历一段瞬间的电压波动(dv/dt)时，常规mos栅控晶闸管内部空间电荷区的电容效应将产生位移空穴电流，由p型基区10从p型阴极短路区9流向阴极金属8，此外，向下扫出的电子还会在p+阳极区2形成电子积累，引发p+阳极区2产生空穴注入，构成另一股阳极空穴电流，当两股电流密度达到器件的触发电流密度后，mos栅控晶闸管将会误触发，严重影响器件和系统的安全及可靠性。而本发明的具有阳极短路及隔离介质层结构的mos栅控晶闸管，由于存在n+阳极短路区12，空间电荷区扫出的电子不会在p+阳极区2形成积累，从而不会引发空穴电流从p+阳极区2注入，减少了电流成分，大大增加了dv/dt抗性，从而提高了系统的可靠性。此外，n型电势截止层3的引入还可以使得本发明的mos栅控晶闸管在正向开启时迅速导通，不会因为n+阳极短路区12的引入而牺牲正向特性。
20.图3为常规mos栅控晶闸管在经受dv/dt时的载流子及电流分布示意图，可以看出常规mos栅控晶闸管空间电荷区向下扫出的电子会在p+阳极区2形成电子积累，引发p+阳极区2产生空穴注入，构成另一股阳极空穴电流，导致常规mos栅控晶闸管的dv/dt抗性降低。
21.图4为本发明的mos栅控晶闸管在经受dv/dt时的载流子及电流分布示意图，可以发现相比于常规mos栅控晶闸管，本发明的mos栅控晶闸管，空间电荷区扫出的电子可以通过n+阳极短路区12流向阳极金属1，不会再p+阳极区2形成电子积累，从而不会引发空穴电流注入，大大增加了dv/dt抗性，保障了系统的整体可靠性。


技术特征：
1.一种具有高dv/dt抗性的mos栅控晶闸管，其半元胞包括阳极结构、电场截止层结构、耐压层结构、基区结构和栅极结构，其特征在于；所述阳极结构包括阳极金属(1)、p+阳极区(2)和n+阳极短路区(12)；所述n+阳极短路区(12)和p+阳极区(2)并列位于阳极金属(1)的上表面，所述阳极金属(1)引出端为阳极；所述电场截止层结构包括高浓度的n型电场截止区(4)以及低浓度的n型电势截止层(3)；所述n型电势截止层(3)位于所述p+阳极区(2)和n+阳极短路区(12)的上表面，n型电场截止区(4)位于n型电势截止层(3)上表面；所述耐压层结构包括n型漂移区(5)，所述n型漂移区(5)位于所述n型电场截止区(4)的上表面；所述基区结构包括p型基区(11)、n+阴极结构(8)、p+阴极短路结构(10)和阴极金属(9)；所述的n+阴极结构(8)与p+阴极短路结构(10)并列位于所述p型基区(11)的上层，所述阴极金属(9)处于所述的n+阴极结构(8)与p+阴极短路结构(10)的上表面；所述的阴极金属(9)引出端为阴极；所述n+阴极结构(8)位于靠近栅极结构的一侧，并且p+阴极短路结构(10)位于n+阳极短路区(12)的上方；所述栅极结构包括栅氧化层(6)以及多晶硅栅极(7)；所述多晶硅栅极(7)位于栅氧化层(6)上表面，所述栅氧化层(6)的下表面与n型漂移区(5)的上表面、n+阴极结构(8)与n型漂移区(5)之间的p型基区(11)上表面和部分n+阴极结构(8)的上表面接触；所述多晶硅栅极(7)引出端为栅极。

技术总结
本发明涉及功率半导体技术，特别涉及一种具有高dv/dt抗性的MOS栅控晶闸管。相对于传统的MOS栅控晶闸管，本发明在器件的阳极一侧引入N+阳极短路区，并且在N型电场截止层和阳极结构之间加入N型电势截止层。在耐压状态下承受dv/dt时，空间电荷区向下扫出的电子可以通过N+阳极短路区直接流向阳极金属，不会在P+阳极区形成电子积累，从而不会导致P+阳极区产生空穴电流注入，减少了触发电流，从而大大提高了器件的dv/dt抗性，保障了器件和系统的整体可靠性。可靠性。可靠性。


技术研发人员：陈万军 周彭炜 夏云 刘超 郑崇芝 孙瑞泽 张波
受保护的技术使用者：电子科技大学
技术研发日：2023.04.17
技术公布日：2023/7/21