一种噪声干扰信号高精度延时装置及延时方法与流程

1.本文件涉及信号延时技术领域，尤其涉及一种噪声干扰信号高精度延时装置及延时方法。


背景技术：

2.雷达目标模拟器在雷达系统的研制、调试和使用维护中发挥着重要的作用。对于基于时差法测量的被动雷达系统而言，目标模拟器需要模拟到达主站和各个副站不同站点的互有延迟的多路目标回波，这就涉及到对目标信号的高精度相对延迟，特别是涉及对威胁目标干扰源辐射的噪声干扰信号的回波模拟。
3.现有技术的射频信号延时方法包括电缆延时、声表面波类延时、光纤延时、脉冲包络延时等。各类延时方法各有特点：电缆延时的频带宽，延时精度高，但当频率升高后，插损明显增加，实现长延时需要长的电缆；声表面波类延时的体积小，延时范围大，但其存在三次渡越信号干扰延时信号；光纤延时的优点是信号带宽可以很宽、信号质量较好，缺点是设备量大、成本高、多级级联产生的带内平坦度差、无法实现太长的延时等；脉冲包络延时是雷达回波模拟器中通常采用的方式，该方法实现起来较为简便，体积小，延时精度高，对大延迟而言成本也较低。由于被动雷达目标模拟器要求提供的是多路相对延时范围为几百μs、延时精度为ns量级的可变延时，若采用电缆和光纤延时相结合，体积相当庞大(n路噪声目标需n套延时线)，且控制复杂。同时，由于噪声干扰信号是连续波信号，无法采用常规雷达脉冲延时的方式来实现延时。
4.因此，需要提供一种更加可靠的噪声干扰信号的高精度延时装置及延时方法，以实现多通道被动雷达目标模拟器的噪声干扰信号的高精度延时。


技术实现要素：

5.本说明书提供了一种噪声干扰信号高精度延时装置，用以解决现有技术针对多通道被动雷达目标模拟器无法高精度地实现信号延时的问题。
6.本发明的第一方面，提出了一种噪声干扰信号高精度延时装置，所述延时装置包括：
7.主控单元，用于生成控制参数和可调带宽的基带噪声数据，并将所述控制参数和所述可调带宽的基带噪声数据发送给fpga时序控制器；
8.fpga时序控制器，用于装载所述主控单元发送的控制参数，并在信号辐射启动后，对所述可调带宽的基带噪声数据进行信号的粗延时和精延时；
9.高速da模块，用于对所述fpga时序控制器输出的精延时信号进行数模转换后，输出延时噪声干扰信号；
10.滤波/功率调整模块，用于对所述高速da模块输出的延时噪声干扰信号进行滤波和功率调整，获得所需功率电平的噪声干扰信号；
11.输出校准模块，用于对开机后四路噪声基带信号输出的初始相位差进行闭环校
准。
12.在一些优选的实施例中，所述延时装置还包括时钟单元；
13.所述时钟单元，用于为所述高速da模块提供时钟信号。
14.在一些优选的实施例中，所述输出校准模块，还用于对装置开机运行的四路噪声基带输出的初始相位差进行闭环校准。
15.在一些优选的实施例中，所述fpga时序控制器包括存储器、粗延时模块和精延时模块；
16.所述存储器，用于存储主控单元发送的可调带宽的基带噪声数据；
17.所述粗延时模块，用于在信号辐射启动后，进行信号的粗延时，获得粗延时信号；
18.所述精延时模块，用于对所述粗延时信号进行精延时，获得精延时信号。
19.在一些优选的实施例中，所述粗延时，其方法为：
20.根据所述控制参数中的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据，对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号。
21.在一些优选的实施例中，所述精延时，其方法为：
22.控制两路间送至所述高速da模块的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号。
23.在一些优选的实施例中，所述功率调整，包括对滤波后的信号进行放大或衰减。
24.在一些优选的实施例中，所述控制参数，其单路采样频率根据噪声干扰信号的瞬时带宽选取。
25.在一些优选的实施例中，所述单路采样频率为75mhz。
26.本发明的第二方面，提出了一种噪声干扰信号高精度延时方法，基于上述的噪声干扰信号高精度延时装置，所述延时方法包括：
27.步骤s1，对噪声干扰信号高精度延时装置上电初始化，输出校准模块对四路噪声基带输出相位差进行闭环校准；
28.步骤s2，主控单元生成控制参数和可调带宽的基带噪声数据，并发送给fpga时序控制器；fpga时序控制器装载控制参数，并将可调带宽的基带噪声数据分别存入内部的四组blockram存储器；
29.步骤s3，启动信号辐射，fpga时序控制器启动粗延时模块，根据所述控制参数中的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据，对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号；
30.步骤s4，粗延时信号进入精延时模块，fpga时序控制器控制两路间送至所述高速da模块的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号；
31.步骤s5，高速da模块进行精延时信号的数模转换，输出延时的噪声干扰信号；
32.步骤s6，滤波/功率调整模块进行延时的噪声干扰信号的滤波和放大/衰减的功率调整，输出所需功率电平的噪声干扰信号。
33.本说明书实施例采用的上述至少一个技术方案能够达到以下有益效果：
34.(1)本发明一种噪声干扰信号高精度延时装置，对噪声样本进行采样存储，通过控
制不同的读取时刻，采用粗延时与内插精延时相结合的方法，实现对噪声干扰信号的高精度延时，通道间延时精度可达到0.42ns。
35.(2)本发明一种噪声干扰信号高精度延时装置，采用了通用化的硬件平台，噪声信号类型可由软件控制，控制灵活，生成方便，可以在线编程。
36.(3)本发明一种噪声干扰信号高精度延时装置，采用了时钟频率为2.4ghz的高速da模块，输出基带噪声信号频率最高为1ghz，可以直接覆盖输出带宽，简化了变频和滤波环节，保证了通道群时延特性。
附图说明
37.此处所说明的附图用来提供对本技术的进一步理解，构成本技术的一部分，本技术的示意性实施例及其说明用于解释本技术，并不构成对本技术的不当限定。在附图中：
38.图1为本说明书一实施例提供的一种噪声干扰信号高精度延时装置的组成示意图；
39.图2为本说明书一实施例提供的fpga时序控制器的组成示意图；
40.图3为本说明书一实施例提供的精延时模块的原理示意图；
41.图4为本说明书一实施例提供的一种噪声干扰信号高精度延时方法的流程示意图。
具体实施方式
42.为使本技术的目的、技术方案和优点更加清楚，下面将结合本技术具体实施例及相应的附图对本技术技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。
43.以下结合附图，详细说明本技术各实施例提供的技术方案。
44.本发明采用对噪声样本进行采样存储，通过控制不同的读取时刻，采用粗延时与内插精延时相结合的方法，实现对噪声干扰信号的高精度延时。
45.使用本发明方法，通过控制噪声样本的读取时刻来实现各通道间的高精度延时，粗延时和内插精延时相结合，可以实现通道间延时范围几百us、延时精度0.42ns的噪声干扰信号高精度延时。
46.本发明具体包括：由fpga控制从存储器中读取噪声数据的读取时刻完成四路信号间的粗延时，通过控制内插后数据样点的读取时刻实现精延时。粗延时靠主控模块控制读取存储器的时间来决定，延时方式是计数。fpga的时钟为150mhz，可实现粗延时分辨为6.67ns。数据内插后速率达到2.4ghz，对应精延时分辨为0.42ns。精延时模块的输入数据是经过数字上变频、内插、滤波之后的数据，其数据率是2.4ghz。通过fpga控制两路间送至da的数据相差1个内插后的数据点，可以实现两通道间的精密延时，延时步进可达0.42ns。
47.图1为本说明书一实施例提供的一种噪声干扰信号高精度延时装置的组成示意图，延时装置包括：
48.主控单元5，用于生成控制参数和可调带宽的基带噪声数据，并将所述控制参数和所述可调带宽的基带噪声数据发送给fpga时序控制器1。
49.其中，控制参数，其单路采样频率根据噪声干扰信号的瞬时带宽选取。
50.本发明一个实施例中，根据噪声干扰信号的瞬时带宽不大于50mhz，单路采样频率选择为75mhz。
51.fpga时序控制器1，用于装载所述主控单元5发送的控制参数，并在信号辐射启动后，对所述可调带宽的基带噪声数据进行信号的粗延时和精延时。
52.高速da模块2，用于对所述fpga时序控制器1输出的精延时信号进行数模转换后，输出延时噪声干扰信号。
53.滤波/功率调整模块3，用于对所述高速da模块2输出的延时噪声干扰信号进行滤波和功率调整，获得所需功率电平的噪声干扰信号。
54.其中，功率调整，包括对滤波后的信号进行放大或衰减。
55.时钟单元4，用于为所述高速da模块2提供时钟信号。
56.电源模块6，用于为所述噪声干扰信号高精度延时装置的各模块进行供电。
57.输出校准模块7，用于对装置上电运行的四路噪声基带输出的初始相位差进行闭环校准。
58.图2为本说明书一实施例提供的fpga时序控制器的组成示意图，fpga时序控制器包括：
59.存储器，用于存储主控单元发送的可调带宽的基带噪声数据。
60.粗延时模块，用于在信号辐射启动后，进行信号的粗延时，获得粗延时信号。
61.其中，粗延时方法为：
62.根据所述控制参数中的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据，对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号。
63.精延时模块，用于对所述粗延时信号进行精延时，获得精延时信号。
64.其中，精延时方法为：
65.控制两路间送至所述高速da模块的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号。
66.图3为本说明书一实施例提供的精延时模块的原理示意图，数字上变频后的数据接着进入精延时模块，fpga时序控制器1通过控制内插后数据样点的读取时刻实现精延时，即通过控制两路间送至高速da模块2的数据相差n个内插后的数据点，实现对应的延时量。
67.数据内插后速率达到2.4ghz，对应精延时分辨为0.42ns；
68.图4为本说明书一实施例提供的一种噪声干扰信号高精度延时方法的流程示意图，所述延时方法包括：
69.步骤s1，对噪声干扰信号高精度延时装置上电初始化，输出校准模块7对四路噪声基带输出相位差进行闭环校准；
70.步骤s2，主控单元5生成控制参数和可调带宽的基带噪声数据，并发送给fpga时序控制器1；fpga时序控制器1装载控制参数，并将可调带宽的基带噪声数据分别存入内部的四组blockram存储器；根据噪声干扰信号的瞬时带宽不大于50mhz，单路采样频率选择为75mhz
71.步骤s3，启动信号辐射，fpga时序控制器1启动粗延时模块，根据所述控制参数中
的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据；粗延时模块的时钟频率为75mhz，对应粗延时分辨为13.3ns；
72.对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号；此时，数据率变成2.4ghz；
73.步骤s4，粗延时信号进入精延时模块，fpga时序控制器1控制两路间送至所述高速da模块2的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号；数据内插后速率达到2.4ghz，对应精延时分辨为0.42ns；
74.步骤s5，fpga时序控制器1的精延时模块输出的高速数据流，送到时钟频率为2.4ghz的高速da模块2进行精延时信号的数模转换，输出延时的噪声干扰信号；
75.步骤s6，滤波/功率调整模块3进行延时的噪声干扰信号的滤波和放大/衰减的功率调整，输出所需功率电平的噪声干扰信号。
76.由上述实施例可知，使用本发明延时装置和延时方法，通过fpga内部粗延时和内插精延时相结合，可以实现通道间延时精度0.42ns的噪声干扰信号高精度延时。同时，由于采用了通用化的硬件平台，噪声信号类型可由软件控制，所以控制灵活，生成方便，可以在线编程。本装置采用了时钟频率为2.4ghz的高速da器件，输出基带噪声信号频率最高为1ghz，可以直接覆盖输出带宽，简化了变频和滤波环节，保证了通道群时延特性。
77.以上所述仅为本技术的实施例而已，并不用于限制本技术。对于本领域技术人员来说，本技术可以有各种更改和变化。凡在本技术的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本技术的权利要求范围之内。

技术特征：
1.一种噪声干扰信号高精度延时装置，其特征在于，所述延时装置包括：主控单元，用于生成控制参数和可调带宽的基带噪声数据，并将所述控制参数和所述可调带宽的基带噪声数据发送给fpga时序控制器；fpga时序控制器，用于装载所述主控单元发送的控制参数，并在信号辐射启动后，对所述可调带宽的基带噪声数据进行信号的粗延时和精延时；高速da模块，用于对所述fpga时序控制器输出的精延时信号进行数模转换后，输出延时噪声干扰信号；滤波/功率调整模块，用于对所述高速da模块输出的延时噪声干扰信号进行滤波和功率调整，获得所需功率电平的噪声干扰信号；输出校准模块，用于对开机后四路噪声基带信号输出的初始相位差进行闭环校准。2.根据权利要求1所述的噪声干扰信号高精度延时装置，其特征在于，所述延时装置还包括时钟单元；所述时钟单元，用于为所述高速da模块提供时钟信号。3.根据权利要求1所述的噪声干扰信号高精度延时装置，其特征在于，所述输出校准模块，还用于对装置开机运行的四路噪声基带输出的初始相位差进行闭环校准。4.根据权利要求1所述的噪声干扰信号高精度延时装置，其特征在于，所述fpga时序控制器包括存储器、粗延时模块和精延时模块；所述存储器，用于存储主控单元发送的可调带宽的基带噪声数据；所述粗延时模块，用于在信号辐射启动后，进行信号的粗延时，获得粗延时信号；所述精延时模块，用于对所述粗延时信号进行精延时，获得精延时信号。5.根据权利要求4所述的噪声干扰信号高精度延时装置，其特征在于，所述粗延时，其方法为：根据所述控制参数中的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据，对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号。6.根据权利要求5所述的噪声干扰信号高精度延时装置，其特征在于，所述精延时，其方法为：控制两路间送至所述高速da模块的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号。7.根据权利要求1所述的噪声干扰信号高精度延时装置，其特征在于，所述功率调整，包括对滤波后的信号进行放大或衰减。8.根据权利要求1所述的噪声干扰信号高精度延时装置，其特征在于，所述控制参数，其单路采样频率根据噪声干扰信号的瞬时带宽选取。9.根据权利要求8所述的噪声干扰信号高精度延时装置，其特征在于，所述单路采样频率为75mhz。10.一种噪声干扰信号高精度延时方法，其特征在于，基于权利要求1-9任一项所述的噪声干扰信号高精度延时装置，所述延时方法包括：步骤s1，对噪声干扰信号高精度延时装置上电初始化，输出校准模块对四路噪声基带输出初始相位差进行闭环校准；
步骤s2，主控单元生成控制参数和可调带宽的基带噪声数据，并发送给fpga时序控制器；fpga时序控制器装载控制参数，并将可调带宽的基带噪声数据分别存入内部的四组blockram存储器；步骤s3，启动信号辐射，fpga时序控制器启动粗延时模块，根据所述控制参数中的延迟量，在不同时刻从所述存储器中获取所述可调带宽的基带噪声数据的i数据和q数据，对数据进行数字上变频、内插和滤波处理，将信号调制到数字载频，获得粗延时信号；步骤s4，粗延时信号进入精延时模块，fpga时序控制器控制两路间送至所述高速da模块的数字载频的信号数据相差n个内插后的数据点，实现所述控制参数中的延迟量，获得精延时信号；步骤s5，高速da模块进行精延时信号的数模转换，输出延时的噪声干扰信号；步骤s6，滤波/功率调整模块进行延时的噪声干扰信号的滤波和放大/衰减的功率调整，输出所需功率电平的噪声干扰信号。

技术总结
本说明书公开了一种噪声干扰信号高精度延时装置及延时方法，用以解决现有技术针对多通道被动雷达目标模拟器无法实现噪声干扰信号高精度延时的问题。本发明包括：主控单元，用于生成控制参数和可调带宽的基带噪声数据，并发送给FPGA时序控制器；FPGA时序控制器，用于装载控制参数，并对可调带宽的基带噪声数据进行信号粗延时和精延时；高速DA模块，用于对精延时后的信号进行数模转换后，输出延时噪声干扰信号；滤波/功率调整模块，用于对延时噪声干扰信号进行滤波和功率调整，获得所需功率电平的噪声干扰信号；输出校准模块，用于对开机后四路噪声基带信号输出的初始相位差进行闭环校准。本发明粗延时和精延时结合，实现通道间延时范围几百μs、延时精度0.42ns的噪声干扰信号的高精度延时。信号的高精度延时。信号的高精度延时。


技术研发人员：王尤翠 胡斌 楚学胜 贾冒华 童琼
受保护的技术使用者：北京无线电计量测试研究所
技术研发日：2023.04.07
技术公布日：2023/7/21