芯片信号连接智能检测系统和检测方法与流程

1.本发明涉及集成电路技术。


背景技术：

2.集成电路产业高速发展，数字集成电路的规模与复杂度呈指数增长，业内芯片设计达千万门级，高端复杂芯片可达数亿门级，芯片的开发难度与开发周期与日俱增。有报告指出，在芯片开发周期中，芯片验证周期占六成以上，如何在芯片验证的各个环节减少投入时间，提升质量与效率，对于整个芯片的问世以及质量起到至关重要的作用。在芯片的验证环节中，接口的连接性检查，因涉及到与芯片中所有模块的交互，数量庞杂，牵一发而动全身。目前的验证场景中，或是只有简单的连接性检查的方法，或是仍停留在使用verilog依次进行部分信号的仿真检查，并没有规范的流程或是工具能够十分便捷地完成芯片全局信号的全自动检查，并输出各阶段文件可供不同阶段参考使用，总体效率比较低。


技术实现要素：

3.本发明所要解决的技术问题是，针对目前芯片开发过程中，存在的项目组成员在信号信息难以对齐、芯片信号连接检查周期长、易出错、人力成本高的问题，提供一种芯片信号连接智能检测系统和检测方法，以减少芯片开发时间。
4.本发明解决所述技术问题采用的技术方案是，芯片信号连接智能检测系统，其特征在于，包括下述部分：
5.信号全局功能数据库，用于存储芯片所有管脚对应信息；
6.信号基本信息数据库，用于存储待检查目标信号的信息；
7.信号系统级全局层次提取组件，用于抽取芯片中全部信号的所有层次路径，
8.再对每一条路径信息进行字符串处理，转换成后续连接性检查所需格式的路径，输出完整信号路径文件；
9.多模块同名信号层次提取组件，用于对同名信号与完整信号路径文件进行匹配；
10.名称唯一信号层次提取组件，用于在完整信号路径文件中提取名称唯一的信号层次路径，生成名称唯一信号路径文件；
11.信号路径反标全局功能表单组件，用于将对应路径在全局功能表单对应路径信息栏进行反标；
12.信号连接关系与条件约束自动生成组件，用于根据全局功能数据库和信号基本信息数据库，生成目标信号的连接关系；
13.断言自动生成组件，用于根据信号连接关系和条件约束逗号文件，自动生成在仿真时使用的连接关系检查断言语句；
14.检测结果自动输出与发送组件，用于输出检查结果报告。
15.信号全局功能数据库所存储的数据由信号全局功能表单规范所定义，所述信号全局功能表单规范用于定义芯片所有管脚对应信息的内容与格式，包括管脚名、管脚类型、复
用功能对应名称、复用功能方向、复用功能芯片层次路径。
16.信号基本信息数据库所存储的数据由信号基本信息表单规范所定义，所述号基本信息表单规范用于定义待检查目标信号的信息内容与格式，包括目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求和信号负责人信息。
17.信号系统级全局层次提取组件用于将自动抽取芯片中全部信号的所有层次路径，再对每一条路径信息进行字符串处理，转换成后续连接性检查所需格式的路径，输出一个经过处理的完整的信号路径文件。
18.多模块同名信号层次提取组件用于通过信号基本信息数据库中的目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求作为输入，组件处理以上数据，与完整信号路径文件进行匹配，自动抽取匹配的路径，同时保留对应复用功能对应名称信息，生成多模块同名信号路径文件。
19.名称唯一信号层次提取组件用于在完整信号路径文件中提取名称唯一的信号层次路径，同时保留对应复用功能对应名称信息，生成名称唯一信号路径文件。
20.若复用功能的方向为双向，信号路径反标全局功能表单组件在路径栏中填入信号输入方向路径、信号输出方向路径与信号对应输出使能信号的路径，路径之间用分号隔开，并更新全局数据库。
21.本发明还提供采用上述芯片信号连接智能检测系统的检测方法。
22.本发明通过制定表单标准规范，芯片信号核心信息源统一，可读性高，便于理解参考使用，极大减少维护的时间与人力成本，后续芯片开发可统一使用，继承性强，快捷准确，同时，根据表单信息可智能化提取任何深度的信号层次，自动完成连接性比对，比对结果的输出与提示组件可减少沟通成本，使项目成员迅速对齐项目进度，方便进度跟踪，本发明经过多款芯片开发的实际应用，取得良好应用效果。
附图说明
23.图1是本发明的系统框图。
具体实施方式
24.针对目前芯片开发过程中，存在的项目组成员在信号信息难以对齐问题，芯片信号连接检查周期长、易出错、人力成本高问题，发明了芯片信号连接智能检测系统，在多个芯片开发中实际应用，具有良好的通用性，减少芯片开发时间。
25.本发明的芯片信号连接智能检测系统，包括下述部分：
26.(1)信号全局功能表单规范与信号全局功能数据库；
27.(2)信号基本信息表单规范与信号基本信息数据库；
28.(3)信号系统级全局层次提取组件；
29.(4)多模块同名信号层次提取组件；
30.(5)名称唯一信号层次提取组件；
31.(6)信号路径反标全局功能表单组件；
32.(7)信号连接关系与条件约束自动生成组件；
33.(8)断言自动生成组件；
34.(9)检测结果自动输出与发送组件。
35.分别说明如下：
36.(1)信号全局功能表单规范规定了芯片所有管脚对应信息的内容与格式，包括管脚名、管脚类型、复用功能对应名称、复用功能方向、复用功能芯片层次路径，本发明支持自动提取上述信息并进行处理，形成信号全局功能数据库待后续使用。通过此规范表单，仅需一名工程师进行信息维护，确保信号全局功能信息的一致性，降低人力成本。同时，标准化的表单，可读性强，便于项目组所有成员对于全局信号功能信息的掌握和统一，减少沟通成本，该表单规范可应用于后续所有芯片项目中，具有高度通用性、继承性，表单中的复用功能芯片层次路径将由本发明中的目标信号层次反标全局功能表单组件完成层次路径反标回表单中。
37.(2)信号基本信息表单规范规定了待检查目标信号的信息内容与格式，包括目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求、信号负责人，目标信号在全局功能表单中对应的功能名称由信号全局功能数据库中的复用功能对应名称列表自动生成，若复用功能方向为双向信号，需添加输出方向使能控制信号，本发明系统将自动提取信号基本信息表单中信息并进行处理，形成信号基本信息数据库待后续使用。通过此规范的表单，项目组成员可清楚了解到目标检测信号的信息，通过负责人信息可在信号连接检查报告生成后第一时间发送给负责人，迅速定位问题，同时，表单提供信号是否有层次深度要求的信息，系统提取该信息后可自动完成相应匹配层次深度的目标信号连接性检查，若无此要求，将会进行默认的目标信号最深路径层次的连接性检查。
38.(3)信号系统级全局层次提取组件。该组件将自动抽取芯片中全部信号的所有层次路径，再对每一条路径信息进行字符串处理，转换成后续连接性检查所需格式的路径，输出一个经过处理的完整的信号路径文件，该文件将作为后续组件的输入信息。
39.(4)多模块同名信号层次提取组件。芯片设计中，会出现在多个模块中有信号同名，如uart1、uart2模块中都对sin输入信号进行了例化，检查目标sin信号的连接性时，需要检查两个模块的sin信号路径才不会遗漏，针对此种在多个模块中同名信号的类型，本发明系统中的多模块同名信号层次提取组件会进行自动化处理，通过信号基本信息数据库中的目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求作为输入，组件处理以上数据，与完整信号路径文件进行匹配，自动抽取匹配的路径，同时保留对应复用功能对应名称信息，生成多模块同名信号路径文件，供后续组件使用。
40.(5)名称唯一信号层次提取组件，与多模块同名信号层次提取组件的区别，将在完整信号路径文件中提取名称唯一的信号层次路径，同时保留对应复用功能对应名称信息，生成名称唯一信号路径文件，供后续组件使用。
41.(6)信号路径反标全局功能表单组件，在多模块同名信号路径文件与名称唯一信号路径文件中已获得所有目标检测信号在芯片中的全部路径，在信号全局功能表单中有管脚对应的多个复用功能芯片层次路径信息栏，信号路径反标全局功能表单组件将根据信号全局功能表单中复用功能对应名称与路径信息的匹配性，将对应路径在全局功能表单对应路径信息栏进行反标，若该复用功能的方向为双向，路径栏中会填入信号输入方向路径、信号输出方向路径与信号对应输出使能信号的路径，路径之间用分号隔开，更新全局数据库。
42.(7)信号连接关系与条件约束自动生成组件，根据全局功能数据库和信号基本信
息数据库，生成目标信号的连接关系与连接关系在芯片中进行连接性检查时需要约束的通用条件的逗号分隔文件，该输出文件可清晰展示芯片信号连接中的源头和目标，源头和目标的层次路径，信号对应复用功能选中条件，若复用功能为双向，检查输出方向时约束条件中增加信号输出使能控制条件。
43.(8)断言自动生成组件，根据信号连接关系和条件约束逗号文件，自动生成在仿真时使用的连接关系检查断言语句，通过形式化方法在系统级验证时通过断言逻辑完成信号连接性关系的检查。
44.(9)检测结果自动输出与发送组件，当完成信号连接关系逗号文件中所有目标信号的连接关系检查后，输出检查结果报告，报告包含每条连接关系的检查结果、连接关系使用的断言语句条件、负责人，并将结果报告自动发送给信号管理负责人。
45.实施例1
46.图1示出了本发明芯片信号连接智能检测系统各组件与数据流程的整体情况，本实施例将按照各组件与流程顺序结合实际项目中使用的情况进行介绍。
47.表1
[0048][0049]
本实施例的的信号全局功能表单规范如表1所示，包含芯片各管脚名称、管脚类型、复用功能对应名称、复用功能方向、复用功能芯片层次路径等信息，以上信息除复用功能芯片层次路径由后续组件自动反标外，其余信息由一人进行填写与维护，一人维护可更大程度保证信号原始信息的准确性和一致性，避免多人维护造成信息混乱，全局表单信息作为系统初始输入信息，一定要保证信息的准确性，需经过多次校验。信号全局功能表单中的信息对于信号连接性检查都是必要的，表单信息的清晰展示，有利于项目组成员理解芯片信号连接关系。本发明系统将自动读取此表单中的所有信息，进行数据化处理，包括字符串大小写的一致性、特殊符号处理等，将处理好的数据存放至信号全局功能数据库，待后续使用。以表1中举例说明，芯片中的pe3管脚类型为io，有3种复用功能可选择，可选功能1为uart4_tx，方向为dio双向信号，预留反标路径栏af0_path。
[0050]
表2
[0051][0052]
信号基本信息表单规范与信号基本信息数据库，本发明中规定的信号基本信息表单规范如表2所示，包含目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求、信号负责人。目标信号在全局功能表单中对应的功能名称由全局功能数据库提供排序后自动生成，生成的功能名称结合了功能的方向，如uart_rx_in，uart_rx_out，表明该功能信号需进行两个方向路径的连接性检查，若该功能信号为双向信号，需额外生成uart_rx_oe输出使能控制信号。目标信号名与是否有信号层次深度要求由信号负责人进行填写，目标信号名为对应功能在芯片模块内部使用时接口上定义的信号，如uart4功能模块内接口定义的名称为rx_sin，若层次深度要求在custom_hier中填写uart4模块在芯
片中使用的例化名u_uart4，则检查时将智能选取到芯片内该深度的目标信号进行检查，否则默认路径深度为目标信号在芯片中的最深路径进行检查。
[0053]
信号系统级全局层次提取组件，抽取芯片中所有的信号路径，组件处理路径格式输出信号全局路径文件，待后续组件使用。
[0054]
多模块同名信号层次提取组件，对于不同功能信号在多个模块中定义了同名信号的场景，如在uart4、uart5模块中均定义rx_sin信号，组件会进行采取结合模块加信号名结合匹配的方式抽取多个模块中的同名信号，同时保留对应复用功能对应名称信息，将提取出的路径输出多模块同名信号路径文件，以保障信号的连接性检查不会遗漏。
[0055]
名称唯一信号层次提取组件，该组件将会提取在芯片中只在一个模块中进行定义的信号的层次路径，同时保留对应复用功能对应名称信息，将提取出的路径输出名称唯一信号路径文件。
[0056]
表3
[0057][0058]
信号路径反标全局功能表单组件：该组件会依次将多模块同名信号路径文件和名称唯一信号路径文件中保留的复用功能对应名称信息与全局功能表单中的复用功能对应名称进行匹配检查，若匹配，则将其在芯片中待检查的路径在信号全局功能表单中进行反标，特别的，如表3所示，复用功能为uart4_rx，其方向为dio双向，既可由模块向外输出，也可作为模块的输入信号，但在一种场景中只能存在一种方向，故在信号被选择为输出方向时，增加该信号的输出控制使能信号的路径匹配反标，在断言检测中时，增加约束条件，控制其输出使能信号保持高电平，表3中路径反标栏中有3个路径信息，分别为输入方向时的信号路径，输出方向时的信号路径以及输出控制信号的路径，3个路径有封号隔开表示。
[0059]
信号连接关系与条件约束自动生成组件，根据全局功能数据库中的数据，自动生成目标检查信号连接关系与检查时通用条件约束的逗号分割文件，检测uart4模块中rx_sout信号到pi9_pad方向的连接性关系，包含待测连接关系的起始端路径层次、起始端信号名称、目标端路径层次、目标端信号名称、通用复用功能选择控制条件，以及若为双向信号时输出方向连接检查增加的输出使能控制条件。
[0060]
断言自动生成组件，根据信号连接关系与条件约束逗号文件，自动生成每根信号在系统级进行连接检查时的断言语句，根据此断言进行形式化验证，检查其断言在新统计童真过程中的一致性，即目标信号对应信息的连接性。
[0061]
检测结果自动输出与发送组件，待所有待测信号完成连接检查后，该组件自动生成检查结果报告，体现检测的连接性关系的方向与两端信号，检测时的仿真约束条件，检测结果是否通过，并将根据负责人信息将检测结果报告发送至负责人，待负责人进行结果确认。至此，本发明的芯片信号连接智能检测系统运行一次结束。
[0062]
实施例2
[0063]
目前主流验证芯片信号连接性的方法，一般为芯片设计集成完成后，使用verilog、systemverilog、uvm搭建验证环境，整理出所有需验证的连接关系后，进行编码，对每根待测连接关系信号的源信号给以激励，并编码连接关系的必要条件，运行测试用例后，检查目标信号是与源信号的一致性。传统验证方法中，需要大量的人力与时间搭建验证平台，梳理信号连接关系与必要条件，编码测试用例，编码连接关系检查代码，若此过程无自动化优化，因人为参与过多，十分费事，且准确度极低，出现错误后需要花费大量定位问题的时间，陷入修改不全产生更多问题的尴尬境地。
[0064]
本发明不再使用传统搭建验证环境与编写激励的方式验证芯片信号连接关系，而是通过本发明规定的表单规范，提取数据库信息，一键自动生成待测连接性关系与所需条件断言，通过断言工具检查连接关系，检查完毕后生成检查报告自动发送项目组。完成待测信号的规范信息表单填写并由项目组检视后，仅需1名验证工程师快速按照如下步骤完成芯片信号连接性关系的检查：
[0065]
步骤一：完成信号全局功能表单与基本信息表单填写与检视；
[0066]
步骤二：验证工程师进入本发明芯片信号连接智能检测系统，一键自动生成待测连接性关系与所需条件断言，包含全部检查信息，完成原始表单信息到连接检查代码的转化。
[0067]
步骤三：芯片信号连接关系断言通过断言检查工具进行检查。
[0068]
步骤四：检查完成后生成检查报告自动发送项目组成员。
[0069]
说明书已经充分说明了本发明的必要技术内容，本领域的普通技术人员完全能够依据说明书实施本发明，故不再赘述更细节的内容。

技术特征：
1.芯片信号连接智能检测系统，其特征在于，包括下述部分：信号全局功能数据库，用于存储芯片所有管脚对应信息；信号基本信息数据库，用于存储待检查目标信号的信息；信号系统级全局层次提取组件，用于抽取芯片中全部信号的所有层次路径，再对每一条路径信息进行字符串处理，转换成后续连接性检查所需格式的路径，输出完整信号路径文件；多模块同名信号层次提取组件，用于对同名信号与完整信号路径文件进行匹配；名称唯一信号层次提取组件，用于在完整信号路径文件中提取名称唯一的信号层次路径，生成名称唯一信号路径文件；信号路径反标全局功能表单组件，用于将对应路径在全局功能表单对应路径信息栏进行反标；信号连接关系与条件约束自动生成组件，用于根据全局功能数据库和信号基本信息数据库，生成目标信号的连接关系；断言自动生成组件，用于根据信号连接关系和条件约束逗号文件，自动生成在仿真时使用的连接关系检查断言语句；检测结果自动输出与发送组件，用于输出检查结果报告。2.如权利要求1所述的芯片信号连接智能检测系统，其特征在于，信号全局功能数据库所存储的数据由信号全局功能表单规范所定义，所述信号全局功能表单规范用于定义芯片所有管脚对应信息的内容与格式，包括管脚名、管脚类型、复用功能对应名称、复用功能方向、复用功能芯片层次路径。3.如权利要求1所述的芯片信号连接智能检测系统，其特征在于，信号基本信息数据库所存储的数据由信号基本信息表单规范所定义，所述号基本信息表单规范用于定义待检查目标信号的信息内容与格式，包括目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求和信号负责人信息。4.如权利要求1所述的芯片信号连接智能检测系统，其特征在于，信号系统级全局层次提取组件用于将自动抽取芯片中全部信号的所有层次路径，再对每一条路径信息进行字符串处理，转换成后续连接性检查所需格式的路径，输出一个经过处理的完整的信号路径文件。5.权利要求1所述的芯片信号连接智能检测系统，其特征在于，多模块同名信号层次提取组件用于通过信号基本信息数据库中的目标信号在全局功能表单中对应的功能名称、目标信号名、是否有信号层次深度要求作为输入，组件处理以上数据，与完整信号路径文件进行匹配，自动抽取匹配的路径，同时保留对应复用功能对应名称信息，生成多模块同名信号路径文件。6.权利要求1所述的芯片信号连接智能检测系统，其特征在于，名称唯一信号层次提取组件用于在完整信号路径文件中提取名称唯一的信号层次路径，同时保留对应复用功能对应名称信息，生成名称唯一信号路径文件。7.权利要求1所述的芯片信号连接智能检测系统，其特征在于，若复用功能的方向为双向，信号路径反标全局功能表单组件在路径栏中填入信号输入方向路径、信号输出方向路径与信号对应输出使能信号的路径，路径之间用分号隔开，并更新全局数据库。
8.采用权利要求1所述芯片信号连接智能检测系统的芯片信号连接智能检测方法，其特征在于，包括下述步骤：步骤一：完成信号全局功能表单与基本信息表单填写与检视；步骤二：采用芯片信号连接智能检测系统，自动生成待测连接性关系与所需条件断言，包含全部检查信息，完成原始表单信息到连接检查代码的转化；步骤三：芯片信号连接关系断言通过断言检查工具进行检查；步骤四：生成检查报告。

技术总结
芯片信号连接智能检测系统和检测方法，涉及集成电路技术。本发明的检测系统包括：信号全局功能数据库、信号基本信息数据库、信号系统级全局层次提取组件、多模块同名信号层次提取组件、名称唯一信号层次提取组件、信号路径反标全局功能表单组件、信号连接关系与条件约束自动生成组件、断言自动生成组件、检测结果自动输出与发送组件，用于输出检查结果报告。本发明极大减少维护的时间与人力成本，后续芯片开发可统一使用，继承性强，快捷准确。快捷准确。快捷准确。


技术研发人员：蒋心祝 杨红军 李国 丛伟林 阙旻 况野
受保护的技术使用者：成都华微电子科技股份有限公司
技术研发日：2023.03.28
技术公布日：2023/7/21