制造半导体器件的方法和半导体器件与流程

1.本公开总体涉及制造半导体器件的方法和半导体器件。


背景技术：

2.随着半导体行业为了追求更高的器件密度、更高的性能和更低的成本而进入纳米技术工艺节点，来自制造和设计问题两者的挑战导致了三维设计的发展，例如，多栅极场效应晶体管(fet)，包括鳍式fet(finfet)和栅极全环绕(gaa)fet。随着晶体管尺寸不断按比例缩小到10-15nm以下技术节点，需要进一步改进finfet，例如，精确的临界尺寸(cd)控制和无缺陷或无损伤的鳍形成工艺。


技术实现要素：

3.根据本公开的一个实施例，提供了一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺形成栅极电介质层；在形成所述栅极电介质层之后，将氮引入到所述栅极电介质层中；以及在所述栅极电介质层之上形成栅极电极层，其中，所形成的栅极电介质层是氧化硅。
4.根据本公开的另一实施例，提供了一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺在所述鳍结构之上形成栅极电介质层；对所述栅极电介质层执行氮化操作；以及在所述栅极电介质层之上形成栅极电极层，其中：所形成的栅极电介质层包括氧化硅，所述氮化操作包括使用n2气体和nh3气体中的一者或多者的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.4至1.0的范围内。
5.根据本公开的另一实施例，提供了一种半导体器件，包括：半导体鳍结构，设置在衬底之上并包括沟道区域；隔离绝缘层，所述沟道区域从所述隔离绝缘层突出；栅极电介质层，设置在所述沟道区域之上；以及栅极电极，设置在所述栅极电介质层之上，其中：所述栅极电介质层包括仅部分地氮化的氧化硅。
附图说明
6.当结合附图阅读时，从以下具体实施方式可以最好地理解本公开。需要强调的是，根据工业中的标准实践，各种特征未按比例绘制，并且仅用于说明的目的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或缩小了。
7.图1a、图1b、图1c和图1d示出了根据本公开的实施例的用于制造finfet器件的顺序工艺的各个阶段的截面图。
8.图2a、图2b、图2c和图2d示出了根据本公开的实施例的用于制造finfet器件的顺序工艺的各个阶段的截面图。
9.图3a、图3b、图3c和图3d示出了根据本公开的实施例的用于制造finfet器件的顺
序工艺的各个阶段的截面图。
10.图4a、图4b、图4c、图4d、图4e和图4f示出了根据本公开的实施例的用于制造finfet器件的顺序工艺的各个阶段的截面图。
11.图5示出了根据本公开的实施例的finfet器件的顺序制造操作的流程图。
12.图6a是根据本公开的实施例的在形成了栅极电极层之后的透视图，图6b示出了根据本公开的实施例的栅极电介质层和鳍结构的截面图。
13.图7a、图7b和图7c示出了根据本公开的各种实施例的栅极电介质层和鳍结构的截面图。
14.图8示出了根据本公开的各种实施例的沿着氮化栅极电介质层的竖直方向的氮浓度。
15.图9a示出了根据本公开的实施例的等离子体处理装置，图9b示出了根据本公开的实施例的脉冲偏置等离子体处理。
16.图10a示出了根据本公开的实施例的定向等离子体处理装置的示意图。图10b、图10c和图10d示出了根据本公开的实施例的定向等离子体处理的示意图。
具体实施方式
17.应理解，下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示例。以下描述组件和布置的特定实施例或示例以简化本公开。当然，这些仅是示例，而不旨在进行限制。例如，元件的尺寸不限于所公开的范围或值，而是可以取决于器件的工艺条件和/或所需特性。此外，在以下描述中，在第二特征之上或上形成第一特征可以包括其中第一和第二特征以直接接触的方式形成的实施例，并且还可以包括在第一和第二特征之间可以形成附加的特征，使得第一和第二特征可能不直接接触的实施例。为了简单和清楚起见，各种特征可能是以不同的比例任意绘制的。
18.此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以便于描述附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用中或工作中处于除了附图中所示朝向之外的不同朝向。装置可以以其他方式定向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可以类似地进行相应解释。此外，术语“由...构成”可以表示“包括”或“由...组成”。在本公开中，短语“a、b和c中的一个”是指“a、b和/或c”(a、b、c、a和b、a和c、b和c、或者a、b和c)，并且除非另有说明，否则不是指来自a的一个元素，来自b的一个元素和来自c的一个元素。在整个公开中，源极和漏极可以互换使用，并且源极/漏极是指源极和漏极之一或两者。在以下实施例中，如关于一个实施例(例如，一幅或多幅附图)所描述的材料、配置、尺寸、工艺和/或操作可以在其他实施例中采用，并且可以省略其详细描述。
19.在包括finfet的半导体器件的制造操作中，栅极电介质层的质量是关键问题之一。特别地，当使用氧化硅作为栅极电介质层时，要求栅极电介质层表现出高可靠性的电性能(例如，高时间相关电介质击穿(tddb)性能)和高物理性能(例如，高蚀刻耐久性)。在本公开中，提供了一种通过在氧化硅层中引入氮来提高氧化硅栅极电介质层的质量的新工艺。
20.图1a至图4f示出了根据本公开的实施例的finfet器件的顺序制造操作的各个阶段的视图，图5示出了根据本公开的实施例的finfet器件的顺序制造操作的流程图。可以理
解的是，对于该方法的附加实施例，可以在图1a至图4f和图5所示的工艺之前、期间和之后提供附加的操作，并且可以替换或消除下面描述的操作中的一些操作。这些操作/工艺的顺序可以是可互换的。
21.在图5的s101，形成用于形成鳍结构的硬掩模图案。在一些实施例中，如图1a所示，硬掩模层15形成在衬底10之上。在一个实施例中，衬底10至少在其表面部分上包括单晶半导体层。衬底10可以包括单晶半导体材料，例如但不限于si、ge、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb和inp。在一个实施例中，衬底10由si制成。衬底10可以包括已经适当地掺杂有(例如，p型或n型导电性)杂质的各种区域。掺杂剂例如是用于n型finfet的硼(bf2)，以及用于p型finfet的磷、砷。
22.在一些实施例中，掩模层15包括第一掩模层15a和第二掩模层15b。在一些实施例中，第一掩模层15a包括氮化硅层，并且第二掩模层15b包括氧化硅层。第一掩模层15a和第二掩模层15b通过化学气相沉积(cvd)、包括溅射的物理气相沉积(pvd)、原子层沉积(ald)或其他合适的膜形成工艺来形成。在一些实施例中，在形成第一掩模层15a之前形成衬垫氧化层12，该衬垫氧化层12由可以通过热氧化形成的氧化硅制成。
23.在一些实施例中，鳍结构通过使用一种或多种光刻工艺来形成，包括双图案化工艺或多图案化工艺。通常，双图案化工艺或多图案化工艺将光刻工艺和自对准工艺相结合，从而允许创建例如间距小于以其他方式使用单个直接光刻工艺能够获得的间距的图案。例如，如图1b所示，牺牲层形成在衬底之上并使用一种或多种光刻和蚀刻工艺进行图案化，以形成心轴图案(牺牲图案)16。然后，如图1c所示形成毯式层18，并执行各向异性蚀刻以使用自对准工艺在心轴图案旁边形成侧壁间隔件18，如图1d所示。然后，去除心轴图案16，并将剩余的间隔件18用作掩模图案18，如图2a所示。在一些实施例中，执行一个或多个附加侧壁形成工艺以形成具有进一步减小的间距的掩模图案。
24.如图2a所示，掩模图案18包括与p型区域中的一个或多个鳍结构和n型区域中的一个或多个鳍结构对应的多个线图案。在一些实施例中，p型区域中的掩模图案18的间距大于n型区域中的掩模图案18的间距。
25.此外，在一些实施例中，如图2b所示，帽盖层19进一步形成在掩模图案18之上。在一些实施例中，帽盖层19由氧化硅、氮化硅、氮氧化硅(sion)、siocn、sicn、掺杂氟的硅酸盐玻璃(fsg)或低k电介质材料中的一种或多种制成。在一些实施例中，帽盖层19通过ald形成。在一些实施例中，帽盖层19的厚度在约0.5nm至约5nm的范围内。
26.然后，通过使用一种或多种蚀刻操作来对掩模层15和衬垫氧化层12进行图案化，如图2c所示。在一些实施例中，在对掩模层15和衬垫氧化层12进行图案化之前，通过使用一种或多种光刻和蚀刻操作将掩模图案18切割成短的片段以形成与各个鳍结构相对应的图案。在一些实施例中，一个或多个不必要的图案(例如，虚设结构)也通过蚀刻来去除。
27.此外，在图5的s102，通过使用图案化的掩模层作为蚀刻掩模来对衬底10进行图案化，从而形成沿y方向延伸的鳍结构20n和20p(统称为鳍结构20)。在一些实施例中，鳍结构20n用于n型fet，并且鳍结构20p用于p型fet。在图2d中，在p型区域中沿x方向布置了两个鳍结构20p，在n型区域中沿x方向布置了四个鳍结构20n。然而，鳍结构的数量不限于两个或四个，并且可以是少至一个、以及三个或更多。在一些实施例中，在鳍结构20的两侧形成一个或多个虚设鳍结构以提高图案化操作中的图案保真度。
28.在形成鳍结构20之后，在图5的s103，执行一个或多个清洁操作。在一些实施例中，使用加热的异丙醇的弯月面重配置清洁(meniscus re-configuration cleaning)被用作清洁操作。
29.在一些实施例中，在湿法清洁操作之后，在图5的s104，执行第一退火操作以去除对鳍结构的侧壁造成的损坏。在一些实施例中，退火操作包括在约900℃至约1100℃范围内的温度下进行快速热退火达约1秒至20秒。在其他实施例中，温度在约950℃至1050℃的范围内。在其他实施例中，持续时间在约5秒至15秒的范围内。在一些实施例中，退火操作在惰性气体(ar、he和/或n2)环境中执行。在其他实施例中，退火操作在1
×
10-7
托至5
×
10-6
托的范围内的压力下执行。退火操作使得氢和氟原子从鳍结构扩散出来并使受损区域重新结晶。当温度低于上述范围时，氢和氟可能无法有效地从鳍结构的受损区域中去除，而当温度高于上述范围时，鳍结构可能会弯曲和受损。当工艺时间短于上述范围时，氢和氟可能无法有效地从鳍结构的受损区域中去除，而当工艺时间长于上述范围时，先前形成的扩散区域可能会受损。
30.接下来，在图5的s105，用于隔离绝缘层的一个或多个绝缘材料层30l形成在鳍结构之上，如图3a所示。在一些实施例中，绝缘材料层30l形成在衬底之上，使得鳍结构20完全嵌入在绝缘层30l中。绝缘层的绝缘材料可以包括通过lpcvd(低压化学气相沉积)、等离子体cvd或可流动cvd形成的氧化硅、氮化硅、氮氧化硅(sion)、siocn、sicn、掺杂氟的硅酸盐玻璃(fsg)或低k电介质材料。可以在形成绝缘层之后执行退火操作。
31.然后，如图3b所示，执行第一平坦化操作(例如，化学机械抛光(cmp)方法和/或回蚀刻方法)，使得第二掩模层15b的上表面从绝缘材料层30l中暴露出来。然后，进一步执行第二平坦化操作以去除第二掩模层15b和第一掩模层15a并暴露鳍结构20的上表面，如图3c所示。在一些实施例中，对第一和第二平坦化操作进行组合。
32.然后，如图3d所示，使得绝缘材料层30l凹陷以形成隔离绝缘层30，从而暴露鳍结构20的上部(沟道区域22)。通过该操作，鳍结构20通过隔离绝缘层30彼此电分离，这也称为浅沟槽隔离(sti)。
33.在一些实施例中，在形成隔离绝缘层30之前，在鳍结构20之上形成一个或多个绝缘衬里层。绝缘衬里层包括氧化硅、氮化硅、氮氧化硅(sion)、siocn、sicn或任何其他合适的材料。当隔离绝缘层30被凹陷时，形成在鳍结构的沟道区域22上的绝缘衬里层被去除，并且鳍结构的下部被位于隔离绝缘层30中的绝缘衬里层覆盖。
34.在一些实施例中，在形成隔离绝缘层30和形成衬里层之前，在鳍结构之上形成一个或多个衬里半导体层。在一些实施例中，衬里半导体层包括第一衬里半导体层，该第一衬里半导体层包括硅、sige或ge。在某些实施例中，使用硅。第一衬里半导体层形成在鳍结构之上以防止鳍弯曲。在一些实施例中，第一衬里半导体层的厚度在约0.2nm至约4nm的范围内并且在约0.5nm至约2nm的范围内，这取决于器件和/或工艺要求。在一些实施例中，第一衬里半导体层通过lpcvd工艺、分子束外延、原子层沉积或任何其他合适的方法来外延生长。lpcvd工艺在低于退火温度的约400℃至850℃的温度和约1托至200托的压力下、使用诸如sih4、si2h6或si3h8之类的硅源气体来执行。如果形成了sige或ge，则源气体包括geh4或ge2h6中的一者或多者。在一些实施例中，第一衬里半导体层是未掺杂的，而在其他实施例中，第一衬里半导体层被适当地掺杂以用于n型鳍结构20n和p型鳍结构20p。
35.在一些实施例中，在形成第一衬里半导体层之后，执行一个或多个湿法清洁操作。在一些实施例中，湿法清洁溶液包括氨(nh3)和过氧化氢(h2o2)的水溶液和/或盐酸(hcl)和过氧化氢(h2o2)的水溶液。在湿法清洁操作期间，第一衬里半导体层(以及在一些实施例中的鳍结构20)被轻微蚀刻。
36.然后，在一些实施例中，在鳍结构之上形成第二衬里半导体层。在一些实施例中，第二衬里半导体层包括硅、sige或ge。在某些实施例中，使用硅。第二衬里半导体层形成在鳍结构之上以调整鳍结构的尺寸(宽度)。在一些实施例中，第二衬里半导体层的厚度在约0.2nm至约4nm的范围内并且在约0.5nm至约2nm的范围内，这取决于器件和/或工艺要求。在一些实施例中，第二衬里半导体层与第一衬里半导体层类似地外延生长。在一些实施例中，第二衬里半导体层是未掺杂的，而在其他实施例中，第二衬里半导体层被适当地掺杂以用于n型鳍结构20n和p型鳍结构20p。
37.接下来，在形成隔离绝缘层30之后，在图5的s106，如图4a所示，在鳍结构20的沟道区域22和隔离绝缘层30的上表面之上形成栅极电介质层120。在一些实施例中，栅极电介质层120是通过包括低压cvd和等离子体增强cvd的cvd、包括等离子体增强ald的ald或其他合适的膜形成工艺形成的氧化硅。在一些实施例中，栅极电介质层120的厚度在约0.5nm至约10nm的范围内并且在其他实施例中在约1nm至约6nm的范围内，这取决于设计和/或工艺要求。
38.然后，在图5的s107，如图4b所示，对栅极电介质层120执行氮化操作100以氮化栅极电介质层120的表面部分。
39.在一些实施例中，通过使用具有源气体n2和nh3的等离子体来执行氮化工艺。在一些实施例中，nh3/(n2+nh3)的流量比在约0.4至1.0的范围内。在一些实施例中，nh3的流量大于n2的流量。在一些实施例中，流量比在约0.4至0.6的范围内。在其他实施例中，流量比在约0.8至0.95的范围内。在某些实施例中，流量比在约0.6至0.8的范围内。当nh3的量增加时，氮化的均匀性增加。
40.在一些实施例中，在约50℃至约450℃范围内的衬底温度和约10毫托至约150毫托范围内的压力下执行氮化工艺。在一些实施例中，等离子体的输入rf功率在约300w至约2000w的范围内。在一些实施例中，rf功率以具有约5％至约70％的占空比的脉冲施加。氮化时间段在约20秒至约150秒的范围内，这取决于设计和/或工艺要求。
41.在氮化工艺之后，栅极电介质层120n具有成分sio
2-xnx
，其中，在一些实施例中x为约0.01至约0.2，而在其他实施例中x为约0.05至0.1。在一些实施例中，栅极电介质层120n具有较低氮浓度区域和较高氮浓度区域，在较低氮浓度区域中，x为约0.01至约0.05，在较高氮浓度区域中，x为约0.1至约0.2。
42.在氮化工艺之后，在图5的s108，如图4c和图4d所示，在鳍结构的沟道区域22之上形成栅极电极层40。在一些实施例中，栅极电极层40包括硅，例如，多晶硅或非晶硅。在一些实施例中，栅极电极层40的厚度在约100nm至约200nm的范围内。栅极电极层40使用cvd(包括lpcvd和pecvd、pvd、ald)或其他合适的工艺来沉积，并通过使用例如包括一层或多层氮化硅和硅的硬掩模层来图案化。
43.在图4c至图4d的实施例中，一个栅极电极层40设置在p型区域中的两个鳍结构20p之上，一个栅极电极层40设置在n型区域中的四个鳍结构20n之上。然而，每个栅极电极层的
鳍结构的数量不受限制，可以是1个、2个、3个或多于4个。在其他实施例中，一个栅极电极层40形成在一个或多个n型鳍结构20n和一个或多个p型鳍结构20p之上。
44.在形成栅极电极层40之后，在图5的s109，形成栅极侧壁间隔件45，如图4e所示。通过使用cvd或其他合适的方法来共形地形成用于侧壁间隔件的绝缘材料的毯式层。毯式层以共形方式沉积，使得它在牺牲栅极结构的竖直表面(例如，侧壁)、水平表面和顶部具有基本上相等的厚度。在一些实施例中，毯式层被沉积为具有约2nm至约10nm范围内的厚度。在一个实施例中，毯式层的绝缘材料是基于氮化硅的材料，例如sin、sion、siocn或sicn及其组合。侧壁间隔件形成在栅极电极层40的相反侧壁上。
45.随后，在图5的s110，形成源极/漏极外延层。在一些实施例中，通过使用干法蚀刻和/或湿法蚀刻，使源极/漏极区域的鳍结构向下凹陷得低于隔离绝缘层30的上表面，然后在凹陷的鳍结构之上外延形成一个或多个半导体层。在其他实施例中，一个或多个半导体层外延形成在未凹陷的鳍结构的源极/漏极区域之上。n型fet的源极/漏极外延层包括一层或多层sic、sip和sicp，并且p型fet的源极/漏极外延层包括一层或多层sige、sigesn，其可以掺杂有b。在至少一个实施例中，外延层通过lpcvd工艺、分子束外延、原子层沉积或任何其他合适的方法来外延生长。lpcvd工艺在约400℃至约850℃的温度和约1托至约200托的压力下、使用如下气体来执行：诸如sih4、si2h6或si3h8之类的硅源气体；诸如geh4或ge2h6之类的锗源气体；诸如ch4或sih3ch3之类的碳源气体；诸如ph3之类的磷源气体；和/或诸如b2h6之类的硼源气体。在一些实施例中，具有不同成分(例如，不同的p、c、ge和/或b浓度)的两层或更多层被形成为源极/漏极外延层。
46.随后，在图5的s111，在源极/漏极外延层和栅极电极层40之上形成第一层间电介质(ild)层50，如图4f所示。用于第一ild层50的材料包括包含si、o、c和/或h的化合物，例如，氧化硅、sicoh和sioc。诸如聚合物之类的有机材料可以用于第一ild层50。
47.图6a是在形成了栅极电极层40之后的透视图，图6b示出了栅极电介质层120n和鳍结构20沿x方向的截面图。
48.在一些实施例中，鳍结构20的沟道区域22高于隔离绝缘层30的上表面的高度h1在约15nm到约85nm的范围内，这取决于设计和/或工艺要求。在一些实施例中，沟道区域22在其底部的宽度w1在约4nm至约30nm的范围内，并且相邻的沟道区域22之间的间距s1在约6nm至约30nm的范围内，这取决于设计和/或工艺要求。
49.在一些实施例中，栅极电介质层在沟道区域22的顶端处的厚度t1在约0.5nm至约6nm的范围内，这取决于设计和/或工艺要求。在一些实施例中，氮化部分t2(sion)的厚度为t1的约20％至约80％、或t1的约30％至50％。在一些实施例中，氮化部分(sion)和非氮化部分(氧化硅)之间的界面位于以下位置：在该位置处，氮浓度为氮化部分的表面的氮化浓度的1/e(e：欧拉数(euler’s number))、或者氮浓度低于二次离子质谱(sims)的检测极限。在一些实施例中，栅极电介质层在沟道区域22的侧壁上的厚度t3在约0.5nm至约6nm的范围内，这取决于设计和/或工艺要求。在一些实施例中，t1》t3。
50.在一些实施例中，如图7a所示，氮原子被基本上均匀地引入到氧化硅栅极电介质层中。在一些实施例中，在栅极电介质层的氮化部分中(例如，在栅极电介质层的表面处)的氮浓度的均匀性相对于氮化部分中的平均氮浓度在约5％至50％的范围内，并且在其他实施例中在约10％至25％的范围内。
51.在一些实施例中，氮化的栅极电介质层120n具有高度为hb＝5％h1的底部区域和高度为ht＝5％h1的顶部区域，并且底部区域的氮浓度cb和顶部区域的氮浓度ct满足cb/ct为约0.8至约1.0。在一些实施例中，cb/ct为约0.85至约0.95。在一些实施例中，底部区域的底端位于距离隔离绝缘层的上表面5nm处，并且顶部区域的顶端对应于沟道区域22的顶端。在一些实施例中，栅极电介质层120n形成在沟道区域22的侧壁上的氮化部分的深度t4为栅极电介质层120n形成在沟道区域22的侧壁上的总厚度t3的约20％至约80％、或t3的约30％至约50％。
52.此外，沿栅极电介质层120n的深度方向，氮浓度从表面到栅极电介质层120n和沟道区域22之间的界面逐渐(例如，单调)降低。在一些实施例中，在栅极电介质层120n和沟道区域22之间的界面处的氮浓度小于约3原子％并且大于0原子％。氮化的栅极电介质层120n整体上是氮浓度逐渐变化的单层氮氧化硅(sion)，因此不同于其中氮浓度以阶梯方式变化的双层sin/sio2、sin/sion或sion/sio2。
53.在一些实施例中，如图7b所示，氮化的栅极电介质层120n中的氮浓度在上部区域大于底部区域。在一些实施例中，形成在沟道区域22的侧壁上的栅极电介质层仅被部分地氮化。在一些实施例中，从沟道区域22的顶端起，形成在沟道区域22的侧壁上的栅极电介质层的氮化部分的高度h2为沟道高度h1的约15％至约70％、或沟道高度h1的约20％至约50％。在一些实施例中，在栅极电介质层120n和沟道区域22之间的界面处的氮浓度小于约3原子％并且大于0原子％。
54.在一些实施例中，氮化的栅极电介质层120n具有高度为hb＝5％h1的底部区域、高度为hm＝5％h1的中间区域、以及高度为ht＝5％h1的顶部区域，并且中间区域的氮浓度cm和顶部区域的氮浓度ct满足cm/ct为约0.2至约0.4。在一些实施例中，cb/ct为约0.01至约0.05。中间区域为关于高度0.5h1的
±
0.025h1的区域。在一些实施例中，栅极电介质层120n的中间区域和/或底部区域处的氮浓度小于约3原子％(并且大于0原子％)。
55.在一些实施例中，角度θ1(由形成在沟道区域22的侧壁上的栅极电介质层的侧壁平面和栅极氧化硅层的氮化部分与剩余(未氮化)部分之间的界面平面形成)等于或低于5度。在一些实施例中，该角度等于或大于1度。
56.当氧化硅栅极电介质层的顶部被进行更多的氮化时，可以减少对覆盖鳍结构的上部(源极/漏极区域)的栅极电介质层的损坏，鳍结构的上部暴露于栅极电极蚀刻操作。
57.在一些实施例中，如图7c所示，氮化的栅极电介质层120n的形成在沟道区域22的侧壁上的氮浓度与图7a基本上类似，并且氮化的栅极电介质层120n的形成在上部区域上的氮浓度高于侧部和底部区域。
58.底部区域的氮浓度cb和中间区域的氮浓度cm满足cb/cm为约0.8至约1.0。在一些实施例中，cb/cm为约0.85至约0.95。在一些实施例中，中间区域的氮浓度cm和顶部区域的氮浓度ct满足cm/ct为约0.4至约0.8。在一些实施例中，cm/ct为约0.5至约0.6。
59.如图7a至图7c所示，形成在隔离绝缘层30上的栅极电介质层也被氮化。在一些实施例中，形成在隔离绝缘层30上的栅极电介质层的氮浓度ci不同于中间区域氮浓度cm和/或底部区域的氮浓度cb。在一些实施例中，氮浓度ci为氮浓度cm和/或cb的约70％至95％，并且在其他实施例中，氮浓度ci为氮浓度cm和/或cb的约105％至130％。在一些实施例中，氮浓度ci小于顶部区域的氮浓度ct。在一些实施例中，氮浓度ci是氮浓度ct的约0.7至
0.95。在一些实施例中，形成在隔离绝缘层30上的栅极电介质层的氮浓度ci随着距鳍结构的距离的增加而增加。
60.如上所述，氮化的栅极电介质层120n(特别是形成在沟道区域22的侧壁上的侧部)中的氮浓度的均匀性，至少可以通过控制n2和nh3的气体流量比来控制。在一些实施例中，由nh3等离子体引起的自由基是各向异性的，并且由n2等离子体引起的自由基是各向同性的。当n2的流量增加时，栅极电介质层的顶部区域比底部区域被更多地氮化。图8示出了在nh3/(n2+nh3)的各种流量比下氮化栅极电介质层沿竖直方向(沿沟道区域22的侧壁)的氮浓度。在图8中，实施例1对应于nh3/(n2+nh3)的流量比为0.8-1.0的情况，实施例2对应于nh3/(n2+nh3)的流量比为0.4-0.6的情况，以及实施例3对应于nh3/(n2+nh3)的流量比为约0.3的情况。
61.在一些实施例中，nh3/(n2+nh3)的流量比在对栅极电介质层的氮化操作期间发生变化。在一些实施例中，以类似于实施例1或2的高流量比的nh3/(n2+nh3)来执行第一次氮化操作，然后以类似于实施例2或3的低流量比来执行第二次氮化操作，反之亦然。在一些实施例中，nh3/(n2+nh3)的流量比在氮化操作过程中逐渐变化。
62.在一些实施例中，对栅极电介质层的氮化工艺包括使用图9a所示的等离子体处理装置1000的等离子体处理。图9b示出了根据本公开的实施例的脉冲偏置等离子体操作。在一些实施例中，将其上形成有鳍结构、隔离绝缘层和栅极电介质层的衬底10放置在真空腔室的晶圆台1100上，并且衬底10和/或晶圆台1100被例如dc电压进行偏置。rf功率(变压器耦合等离子体(tcp)功率)被施加到反电极(counter electrode)1200，在一些实施例中，反电极1200是设置在真空腔室上方或周围的线圈。
63.在等离子体氮化操作期间，将dc偏置电压施加到晶圆台1100并且将rf功率施加到tcp电极。在tcp等离子体方式中，将线圈电极1200放置在等离子体氮化腔室上方或周围，并且将rf功率施加到线圈电极1200。在脉冲偏置方法中，偏置电压作为脉冲施加，如图9b所示，而rf电压的功率是恒定的。
64.在一些实施例中，dc脉冲偏置电压(v1)的高(或开启)值在约100v至约900v的范围内，并且在其他实施例中在约200v至约400v的范围内。在一些实施例中，dc脉冲偏置的低值为零(关断)。在一些实施例中，rf电压的功率在约400w至约1200w的范围内，并且在其他实施例中在约600w至1000w的范围内。
65.在一些实施例中，脉冲偏置电压的频率(1/(一个周期))在约200hz至约8000hz的范围内，并且在其他实施例中在约1000hz至约4000hz的范围内。
66.脉冲的占空比(开启-关断周期比)在一些实施例中在约10％至约80％的范围内，并且在其他实施例中在约20％至60％的范围内。占空比可以是10％、20％、30％、40％、50％、60％、70％和80％中的任意两个值的范围。
67.如上所述，从气体源引入工艺气体nh3和/或n2，并相应地执行氮化工艺。
68.图10a示出了根据本公开的实施例的定向等离子体处理装置的示意图。图10b、图10c和图10d示出了根据本公开的实施例的定向等离子体处理的示意图。
69.如图10a所示，定向等离子体处理装置(例如，定向氮化装置2000)包括主腔室2010和用于产生等离子体的等离子体产生腔室2020，在主腔室2010中设置有用于待被处理的晶圆的晶圆台2030。在一些实施例中，等离子体是使用13.56mhz和/或2.45ghz的高频电源的
rf(射频)生成的等离子体。可以使用其他频率范围。分隔板2026被设置在主腔室2010与等离子体腔室2020之间。分隔板2026包括狭缝2022，等离子体束2100从狭缝2022引入到主腔室中。在一些实施例中，可调节弯月面2024在等离子体腔室侧设置狭缝2022之上。包括例如涡轮分子泵的一个或多个真空系统2040被耦合到主腔室和等离子体腔室(未示出)以维持腔室内的减压状态。在一些实施例中，在氮化工艺期间，主腔室中的压力低于等离子体腔室中的压力。
70.在一些实施例中，分隔板2026和晶圆台2030分别被dc电压偏置以提取和控制等离子体束2100。此外，晶圆台2030可以通过移动机械装置2035而移动以相对于等离子体束2100扫描晶圆。
71.在一些实施例中，rf和dc偏置电压中的至少一者被调整以实现以下电场：该电场使得自由基(n个自由基)沿着相对于衬底表面的平面内方向(例如，x方向)大致水平地流动，或者提供大的入射角。在一些实施例中，自由基被调整为具有高能物质的动量分布，使得自由基或高能物质沿着前线的动量不相同，即，顶部路径上的自由基的动量不同于底部路径上的自由基的动量。在一些实施例中，顶部路径上的自由基的动量不同于底部路径上方的中间路径中的自由基的动量，并且顶部路径上的自由基的动量与底部路径上的自由基的动量相同或不同。任何组合都可以通过调整电磁控制以调整自由基的能量来实现。
72.在一些实施例中，如图10b和图10c所示，弯月面2024的位置被调节以改变等离子体束2100的入射角θi。如图10d所示，通过沿着x方向扫描晶圆，可以形成凹槽图案而基本上不在y方向上扩展该凹槽。
73.在一些实施例中，沿x方向的氮化量与沿y方向的氮化量的比率为约2或更大，并且在其他实施例中为约5或更大。在某些实施例中，该比率为约10或更大。理想地，该比率尽可能高，但是在一些实施例中该比率可以高达约100，并且在其他实施例中该比率高达约50。此外，沿z方向(竖直方向)的氮化量小于沿x方向的氮化量。在一些实施例中，沿x方向的氮化量与沿z方向的氮化量的比率为约2或更大，并且在其他实施例中该比率为约5或更大。在某些实施例中，该比率为约10或更大。理想地，该比率尽可能高，而在一些实施例中该比率可以高达约100，并且在其他实施例中该比率高达约50。
74.如上所述，从气体源引入工艺气体nh3和/或n2，并相应地执行氮化工艺。在一些实施例中，定向等离子体束2100被施加到鳍结构的沟道区域的顶部和侧壁(例如，沿着图4b的x方向施加)。通过在氮化工艺期间调整或动态改变等离子体束2100的角度θi，可以获得如图7a至图7c所示的各种氮化分布。例如，高角度θi形成类似于图7b的氮化分布，而低角度θi形成类似于图7a的氮化分布。
75.本文描述的各种实施例或示例提供了优于现有技术的若干优点。在本公开的实施例中，可以通过调节n2和nh3的气体流量比来控制经氮化的氧化硅栅极电介质层中的氮分布。与热氮化相比，本实施例的等离子体处理可以产生相对较浅的氮化部分，并且可以抑制在栅极电介质层和沟道区域之间的界面处的氮堆积问题，否则会导致阈值电压变化。此外，通过向栅极电介质层的顶部引入氮，可以提高栅极电极蚀刻操作中的耐蚀刻性，进而可以抑制鳍顶部损坏问题。
76.应当理解，本文不一定已讨论了所有优点，没有特定优点是所有实施例或示例都需要的，并且其他实施例或示例可以提供不同的优点。
77.根据本公开的一个方面，在一种制造半导体器件的方法中，通过对半导体层进行图案化来形成鳍结构，形成隔离绝缘层以使得鳍结构的上部从隔离绝缘层突出，通过沉积工艺来形成栅极电介质层，对栅极电介质层执行氮化操作，以及在栅极电介质层之上形成栅极电极层。所形成的栅极电介质层包括氧化硅，并且氮化操作包括使用n2气体和nh3气体的等离子体氮化操作。在一个或多个前述和以下实施例中，流量比nh3/(n2+nh3)在0.1至0.3的范围内。在一个或多个前述和以下实施例中，栅极电介质层的形成在鳍结构的上部的侧壁上的部分不包括氮、或包括小于3原子％的量的氮。在一个或多个前述和以下实施例中，栅极电介质层的顶部和栅极电介质层的上侧部包括20至40原子％的量的氮，栅极电介质层的顶部形成在鳍结构的上部的顶端上，栅极电介质层的上侧部从该顶部到鳍结构的上部延续到顶端之下一定距离，该距离为鳍结构的上部距隔绝缘层的上表面的高度的15％。在一个或多个前述和以下实施例中，栅极电介质层的氮化部分和栅极电介质层的非氮化部分之间的界面与栅极电介质层的侧壁之间的角度为1度至5度。在一个或多个前述和以下实施例中，在氮化操作之后，在栅极电介质层和鳍结构的上部之间的界面处的氮浓度小于3原子％。在一个或多个前述和以下实施例中，栅极电介质层的形成在隔离绝缘层上的部分也被氮化。在一个或多个前述和以下实施例中，氮化操作的工艺温度在50℃至450℃的范围内。在一个或多个前述和以下实施例中，氮化操作的工艺持续时间在从20秒至150秒的范围内。
78.根据本公开的另一方面，在一种用于制造半导体器件的方法中，通过对半导体层进行图案化来形成鳍结构，形成隔离绝缘层以使得鳍结构的上部从隔离绝缘层突出，通过沉积工艺来形成栅极电介质层，对栅极电介质层执行氮化操作，以及在栅极电介质层之上形成栅极电极层。所形成的栅极电介质层包括氧化硅，氮化操作包括使用n2气体和nh3气体中的一者或多者的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.4至1.0的范围内。在一个或多个前述和以下实施例中，流量比在0.8至0.95的范围内。在一个或多个前述和以下实施例中，栅极电介质层的整个表面被氮化。在一个或多个前述和以下实施例中，在氮化操作之后，栅极电介质层在栅极电介质层的顶部区域处的氮浓度大于在栅极电介质层的底部区域处的氮浓度。在一个或多个前述和以下实施例中，在氮化操作之后，在栅极电介质层和鳍结构的上部之间的界面处的氮浓度小于3原子％。在一个或多个前述和以下实施例中，栅极电介质层的形成在鳍结构的上部的侧壁上的氮化部分的深度为栅极电介质层形成在鳍结构的上部的侧壁上的厚度的20％至80％。在一个或多个前述和以下实施例中，在氮化操作之后，栅极电介质层为氮浓度沿厚度方向变化的单层。
79.根据本公开的另一方面，在一种用于制造半导体器件的方法中，通过对半导体层进行图案化来形成鳍结构，形成隔离绝缘层以使得鳍结构的上部从隔离绝缘层突出，通过沉积工艺来形成栅极电介质层，对栅极电介质层执行氮化操作，以及在栅极电介质层之上形成栅极电极层。氮化操作包括使用n2气体和nh3气体中的一者或多者的等离子体氮化操作，并且在氮化操作期间流量比nh3/(n2+nh3)变化。在一个或多个前述和以下实施例中，流量比逐渐变化。在一个或多个前述和以下实施例中，流量比以阶梯方式变化两次或更多次。在一个或多个前述和以下实施例中，氮化操作包括定向等离子体氮化。
80.根据本公开的另一方面，一种半导体器件包括：设置在衬底之上并包括沟道区域的半导体鳍结构、沟道区域从其突出的隔离绝缘层、设置在沟道区域之上的栅极电介质层，
以及设置在栅极电介质层之上的栅极电极。栅极电介质层包括仅部分地氮化的氧化硅。在一个或多个前述和以下实施例中，栅极电介质层的形成在沟道区域的侧壁上的部分不包括氮或包括小于3原子％的量的氮。在一个或多个前述和以下实施例中，栅极电介质层的顶部和栅极电介质层的上侧部包括20至40原子％的量的氮，栅极电介质层的顶部形成在鳍结构的上部的顶端上，栅极电介质层的上侧部从该顶部延续到鳍结构的上部的顶端之下一定距离，该距离为沟道区域距隔离绝缘层的上表面的高度的15％。在一个或多个前述和以下实施例中，栅极电介质层的氮化部分与栅极电介质层的非氮化部分之间的界面与栅极电介质层的侧壁之间的角度为1度至5度。在一个或多个前述和以下实施例中，位于栅极电介质层的设置在沟道区域的侧壁上的上侧部下方的中间侧部处的氮浓度包括比上侧部更少的氮量。在一个或多个前述和以下实施例中，中间侧部的氮浓度小于3原子％。在一个或多个前述和以下实施例中，栅极电介质层和沟道区域之间的界面处的氮浓度小于3原子％。在一个或多个前述和以下实施例中，栅极电介质层的形成在隔离绝缘层上的水平部包括氮。在一个或多个前述和以下实施例中，水平部中的氮的量小于栅极电介质层的形成在沟道区域的顶端上的顶部中的氮的量。
81.根据本公开的另一方面，一种半导体器件包括：设置在衬底之上并包括沟道区域的半导体鳍结构、沟道区域从其突出的隔离绝缘层、设置在沟道区域之上的栅极电介质层，以及设置在栅极电介质层之上的栅极电极。栅极电介质层包括经氮化的氧化硅部分和设置在经氮化的氧化硅部分与沟道区域之间的氧化硅部分，并且经氮化的氧化硅部分中的氮浓度的均匀性相对于经氮化的氧化硅部分中的平均氮浓度为10％至25％。在一个或多个前述和以下实施例中，栅极电介质层在栅极电介质层的顶部区域处的氮浓度大于在栅极电介质层的底部区域处的氮浓度。在一个或多个前述和以下实施例中，经氮化的氧化硅部分的设置在沟道区域的侧壁上的深度为栅极电介质层形成在沟道区域的侧壁上的厚度的20％至80％。在一个或多个前述和以下实施例中，经氮化的氧化硅部分中的氮浓度从表面到氧化硅部分逐渐降低。在一个或多个前述和以下实施例中，栅极电介质层的设置在沟道区域的侧壁上的经氮化的氧化硅部分中的氮浓度从栅极电介质层的顶部到栅极电介质层的底部逐渐减小。
82.根据本公开的另一方面，一种半导体器件包括：设置在衬底之上并包括沟道区域的半导体鳍结构、沟道区域从其突出的隔离绝缘层、设置在沟道区域之上的栅极电介质层、设置在栅极电介质层之上的栅极电极、以及设置在栅极电极的侧壁上的栅极侧壁间隔件。栅极电介质层具有成分sio
2-xnx
，其中，x为0.01至0.2。在一个或多个前述和以下实施例中，栅极电介质层包括设置在沟道区域的顶端的顶部和设置在沟道区域的侧壁的侧部，并且顶部的氮浓度不同于侧部。在一个或多个前述和以下实施例中，侧部包括顶侧部、位于顶侧部下方的中间侧部和位于中间侧部下方的底侧部，并且顶侧部的氮浓度不同于中间侧部和底侧部中的至少一者的氮浓度。在一个或多个前述和以下实施例中，中间侧部的氮浓度不同于底侧部的氮浓度。在一个或多个前述和以下实施例中，底侧部的氮浓度是顶侧部的氮浓度的0.85至0.95倍。在一个或多个前述和以下实施例中，栅极电介质层和沟道区域之间的界面处的氮浓度小于3原子％。
83.前述内容概述了若干实施例或示例的特征，使得本领域技术人员可以更好地理解本公开的各方面。本领域技术人员应当理解，他们可以容易地使用本公开作为设计或修改
其他工艺和结构的基础，以实现与本文引入的实施例或示例相同的目的和/或达到相同的优点。本领域技术人员还应当认识到，这些等同构造并不脱离本公开的精神和范围，并且他们可以在不脱离本公开的精神和范围的情况下进行各种改变、替代和变更。
84.示例1是一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺形成栅极电介质层；在形成所述栅极电介质层之后，将氮引入到所述栅极电介质层中；以及在所述栅极电介质层之上形成栅极电极层，其中，所形成的栅极电介质层是氧化硅。
85.示例2是根据示例1所述的方法，其中：引入氮包括使用n2气体和nh3气体的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.1至0.3的范围内。
86.示例3是根据示例2所述的方法，其中，所述栅极电介质层的形成在所述鳍结构的上部的侧壁上的部分不包括氮、或包括小于3原子％的量的氮。
87.示例4是根据示例3所述的方法，其中，所述栅极电介质层的顶部和所述栅极电介质层的侧部包括20至40原子％的量的氮，所述栅极电介质层的顶部形成在所述鳍结构的上部的顶端上，所述栅极电介质层的侧部从所述顶部延续到所述鳍结构的上部的顶端之下一定距离，所述距离为所述鳍结构的上部距所述隔离绝缘层的上表面的高度的15％。
88.示例5是根据示例4所述的方法，其中，所述栅极电介质层的氮化部分和所述栅极电介质层的非氮化部分之间的界面与所述栅极电介质层的侧壁之间的角度为1度至5度。
89.示例6是根据示例2所述的方法，其中，在氮化操作之后，在所述栅极电介质层和所述鳍结构的上部之间的界面处的氮浓度小于3原子％。
90.示例7是根据示例2所述的方法，其中，所述栅极电介质层的形成在所述隔离绝缘层上的部分也被氮化。
91.示例8是根据示例2所述的方法，其中，氮化操作的工艺温度在50℃至450℃的范围内。
92.示例9是根据示例8所述的方法，其中，氮化操作的工艺持续时间在20秒至150秒的范围内。
93.示例10是一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺在所述鳍结构之上形成栅极电介质层；对所述栅极电介质层执行氮化操作；以及在所述栅极电介质层之上形成栅极电极层，其中：所形成的栅极电介质层包括氧化硅，所述氮化操作包括使用n2气体和nh3气体中的一者或多者的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.4至1.0的范围内。
94.示例11是根据示例10所述的方法，其中，所述流量比在0.8至0.95的范围内。
95.示例12是根据示例10所述的方法，其中，所述栅极电介质层的整个外表面被氮化。
96.示例13是根据示例10所述的方法，其中，在所述氮化操作之后，所述栅极电介质层在所述栅极电介质层的顶部区域处的氮浓度大于在所述栅极电介质层的底部区域处的氮浓度。
97.示例14是根据示例10所述的方法，其中，在所述氮化操作之后，在所述栅极电介质层和所述鳍结构的上部之间的界面处的氮浓度小于3原子％。
98.示例15是根据示例10所述的方法，其中，所述栅极电介质层的形成在所述鳍结构的上部的侧壁上的氮化部分的深度为所述栅极电介质层形成在所述鳍结构的上部的侧壁上的厚度的20％至80％。
99.示例16是根据示例10所述的方法，其中，在所述氮化操作之后，所述栅极电介质层为氮浓度沿厚度方向变化的单层。
100.示例17是一种半导体器件，包括：半导体鳍结构，设置在衬底之上并包括沟道区域；隔离绝缘层，所述沟道区域从所述隔离绝缘层突出；栅极电介质层，设置在所述沟道区域之上；以及栅极电极，设置在所述栅极电介质层之上，其中：所述栅极电介质层包括仅部分地氮化的氧化硅。
101.示例18是根据示例17所述的半导体器件，其中，所述栅极电介质层的形成在所述沟道区域的侧壁上的部分不包括氮、或包括小于3原子％的量的氮。
102.示例19是根据示例18所述的半导体器件，其中，所述栅极电介质层的顶部和所述栅极电介质层的上侧部包括20至40原子％的量的氮，所述栅极电介质层的顶部形成在所述沟道区域的顶端上，所述栅极电介质层的上侧部从所述顶部延续到所述沟道区域的顶端之下一定距离，所述距离为所述沟道区域距所述隔离绝缘层的上表面的高度的15％。
103.示例20是根据示例19所述的半导体器件，其中，所述栅极电介质层的氮化部分与所述栅极电介质层的非氮化部分之间的界面与所述栅极电介质层的侧壁之间的角度为1度至5度。

技术特征：
1.一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺形成栅极电介质层；在形成所述栅极电介质层之后，将氮引入到所述栅极电介质层中；以及在所述栅极电介质层之上形成栅极电极层，其中，所形成的栅极电介质层是氧化硅。2.根据权利要求1所述的方法，其中：引入氮包括使用n2气体和nh3气体的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.1至0.3的范围内。3.根据权利要求2所述的方法，其中，所述栅极电介质层的形成在所述鳍结构的上部的侧壁上的部分不包括氮、或包括小于3原子％的量的氮。4.根据权利要求3所述的方法，其中，所述栅极电介质层的顶部和所述栅极电介质层的侧部包括20至40原子％的量的氮，所述栅极电介质层的顶部形成在所述鳍结构的上部的顶端上，所述栅极电介质层的侧部从所述顶部延续到所述鳍结构的上部的顶端之下一定距离，所述距离为所述鳍结构的上部距所述隔离绝缘层的上表面的高度的15％。5.根据权利要求4所述的方法，其中，所述栅极电介质层的氮化部分和所述栅极电介质层的非氮化部分之间的界面与所述栅极电介质层的侧壁之间的角度为1度至5度。6.根据权利要求2所述的方法，其中，在氮化操作之后，在所述栅极电介质层和所述鳍结构的上部之间的界面处的氮浓度小于3原子％。7.根据权利要求2所述的方法，其中，所述栅极电介质层的形成在所述隔离绝缘层上的部分也被氮化。8.根据权利要求2所述的方法，其中，氮化操作的工艺温度在50℃至450℃的范围内。9.一种用于制造半导体器件的方法，所述方法包括：通过对半导体层进行图案化来形成鳍结构；形成隔离绝缘层，以使得所述鳍结构的上部从所述隔离绝缘层突出；通过沉积工艺在所述鳍结构之上形成栅极电介质层；对所述栅极电介质层执行氮化操作；以及在所述栅极电介质层之上形成栅极电极层，其中：所形成的栅极电介质层包括氧化硅，所述氮化操作包括使用n2气体和nh3气体中的一者或多者的等离子体氮化操作，并且流量比nh3/(n2+nh3)在0.4至1.0的范围内。10.一种半导体器件，包括：半导体鳍结构，设置在衬底之上并包括沟道区域；隔离绝缘层，所述沟道区域从所述隔离绝缘层突出；栅极电介质层，设置在所述沟道区域之上；以及栅极电极，设置在所述栅极电介质层之上，其中：所述栅极电介质层包括仅部分地氮化的氧化硅。

技术总结
本公开涉及用于制造半导体器件的方法和半导体器件。在一种制造半导体器件的方法中，通过对半导体层进行图案化来形成鳍结构，形成隔离绝缘层以使得鳍结构的上部从隔离绝缘层突出，通过沉积工艺形成栅极电介质层，对栅极电介质层执行氮化操作，以及在栅极电介质层之上形成栅极电极层。所形成的栅极电介质层包括氧化硅，并且氮化操作包括使用N2气体和NH3气体的等离子体氮化操作。体的等离子体氮化操作。体的等离子体氮化操作。


技术研发人员：唐浩明 陈书涵 简筠珊 李达元 徐志安 陈宗儒 丁一心 王涵圣
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：2022.08.17
技术公布日：2023/7/21