逐次逼近寄存器模数转换器定时校准的制作方法

1.本公开涉及模数转换器(adc)。值得注意的是，本公开涉及一种以相关联时间延迟或转换时间的迭代自校准执行异步逐次逼近寄存器(sar)模数转换的adc。


背景技术：

2.许多现有系统使用adc将模拟信号转换到数字域。一种类型的adc执行sar模数转换。例如，图1呈现了图示执行n位sar模数转换的现有adc 100的框图。值得注意的是，在这个现有adc中，跟踪/保持电路110可以采样并保持模拟输入信号作为vin。然后，比较器112将vin与由n位数模转换器(dac)114提供的量化输出vdac进行比较，该n位dac 114基于n位寄存器116的初始设置执行数模转换。而且，基于比较，sar控制逻辑118可以更新n位寄存器116的设置，使得vdac更好地表示vin。当达到收敛准则时(诸如当vin与vdac之间的均方误差被最小化时)，n位寄存器116的设置可以作为vin的量化表示被输出。
3.而且，在二元搜索技术中，n位寄存器116可以被设置为中量程(例如，n位寄存器116的初始设置可以是100
…
00，其中最高有效位(msb)被设置为“1”)。这可能导致提供给现有的adc 100的vdac等于参考电压vref的一半。比较器112然后可以确定vin是小于还是大于vdac。如果vin大于vdac，那么比较器112的输出可以是逻辑高(例如，“1”)并且n位寄存器116的msb可以保持在1。可替代地，如果vin小于vdac，那么比较器112的输出可以是逻辑低(例如，“0”)并且n位寄存器116的msb可以被清除为逻辑0。接下来，sar控制逻辑118可以通过例如强制该位为高并执行另一个比较来继续到后续位。这个序列可以一直持续到最低有效位(lsb)。一旦处理了lsb，模数转换就完成了并且n位量化(数字)表示或字在n位寄存器116中可用。
4.更一般地，许多sar adc使用提供固有跟踪/保持功能的电容性dac。电容性dac使用电荷再分配来生成模拟输出电压。通常，即使lsb电容器的微小变化也可能导致高分辨率量化表示中的误差。因此，阵列中的电容器常常经过生产微调以减少误差。但是，仅靠微调通常不会产生期望的性能或补偿与温度、供电电压和其它参数的改变相关联的性能改变。
5.例如，工艺、电压和温度(pvt)变化通常会造成异步sar adc中的包括比较器的反馈回路和电容器dac反馈回路的响应时间发生大变化。如果反馈回路中的时间延迟或转换时间太短，那么比较器可能没有足够的稳定时间，这可能降低sar adc的准确性。可替代地，如果反馈回路中的时间延迟或转换时间太长，那么一些位可能被截断，因为sar adc的转换周期可能在所有位的值被成功解析之前到期。
6.因此，当供电电压、温度、参考电压和/或时钟特性发生显著改变时，通常会重新校准高分辨率sar adc。但是，这种重新校准常常增加整体系统成本和复杂性。


技术实现要素：

7.描述了adc的实施例。这个adc包括转换电路，该转换电路使用位转换电路异步地执行输入信号的sar模数转换，其中位转换电路提供输入信号的量化表示。而且，adc可以选
择性地执行位转换电路的全局延迟的自校准。
8.注意的是，定时自校准可以是迭代的并且受到最大转换时间小于目标转换时间的约束。例如，目标转换时间可以与由采样时钟指定的转换周期对应。在一些实施例中，目标转换时间可以相对于转换周期具有裕量。
9.而且，adc可以包括至少部分地基于采样时钟对输入信号进行采样的跟踪和保持电路。
10.此外，位转换电路可以异步且顺序地执行sar模数转换以确定输入信号的量化表示中的不同位。位转换电路可以至少部分地基于指定位转换电路的全局延迟和目标转换时间的目标参考来执行sar模数转换。此外，adc可以包括将量化表示与输入信号进行比较并提供反馈信号的反馈电路。
11.在一些实施例中，adc可以包括控制逻辑，该控制逻辑至少部分地基于反馈信号调整目标参考的全局延迟直到当位转换电路完成量化表示的确定时的转换时间近似等于目标转换时间。注意的是，近似等于可以意味着转换时间小于或等于目标转换时间并且目标转换时间与转换时间之间的差被最小化。
12.而且，控制逻辑可以至少部分地基于在先前sar模数转换期间确定的历史或先前目标参考来调整全局延迟。例如，控制逻辑可以至少部分地基于历史或先前目标参考的平均来确定目标参考。可替代地或附加地，控制逻辑可以使用历史或先前目标参考的系统欠松弛来确定目标参考。
13.此外，控制逻辑可以至少部分地基于搜索技术来调整全局延迟。例如，搜索技术可以包括：线性搜索或二分搜索。
14.此外，控制逻辑可以至少部分地基于与历史或先前目标参考对应的函数或包括历史或先前目标参考的查找表来调整全局延迟。
15.在一些实施例中，控制逻辑可以至少部分地基于环境特性的改变来选择性地调整全局延迟。例如，环境特性可以包括噪声、温度或adc的电源电压。
16.另一个实施例提供了一种包括adc的系统(诸如，电子装置)。
17.另一个实施例提供了一种包括adc的集成电路。
18.另一个实施例提供了一种用于执行模数转换的方法。这种方法包括由adc执行的操作中的至少一些。
19.提供本发明内容是为了说明一些示例性实施例，以提供对本文描述的主题的一些方面的基本理解。因而，将认识到的是，上述特征是示例并且不应当被解释为以任何方式缩小本文描述的主题的范围或精神。从以下具体实施方式，附图和权利要求中，本文描述的主题的其它特征、方面和优点将变得清楚。
附图说明
20.图1是图示现有模数转换器(adc)的框图。
21.图2是图示根据本公开的一些实施例的逐次逼近寄存器(sar)adc的示例的框图。
22.图3是图示根据本公开的一些实施例的sar adc中的位转换电路和反馈电路的示例的框图。
23.图4是图示根据本公开的一些实施例的在执行定时自校准的sar adc的操作期间
的波形的示例的时序图。
24.图5是图示根据本公开的一些实施例的sar adc中的控制逻辑的示例的框图。
25.图6是图示根据本公开的一些实施例的交错式主adc和从adc的示例的框图。
26.图7是图示根据本公开的一些实施例的用于执行模数转换的方法的示例的流程图。
27.注意的是，相同的附图标记贯穿所有附图指代对应的部分。而且，同一部分的多个实例由通过破折号与实例编号分开的共用前缀指定。
具体实施方式
28.描述了模数转换器(adc)。这个adc包括具有多个位转换电路的转换电路。在操作期间，adc可以接收输入信号。然后，转换电路可以使用位转换电路异步地执行输入信号的逐次逼近寄存器(sar)模数转换，其中位转换电路提供输入信号的量化表示。例如，位转换电路可以异步且顺序地执行sar模数转换以确定输入信号的量化表示中的不同位。而且，adc可以选择性地执行位转换电路的全局延迟的自校准。注意的是，定时自校准可以是迭代的并且受到最大转换时间小于目标转换时间的约束。
29.在一些实施例中，adc可以包括至少部分地基于采样时钟来跟踪和保持输入信号的跟踪和保持电路以及使用位转换电路异步地执行输入信号的sar模数转换的转换电路。值得注意的是，位转换电路可以至少部分地基于目标参考来提供与输入信号对应的量化输出，其中目标参考具有与由采样时钟指定的转换周期对应并小于该转换周期的目标转换时间并且具有位转换电路的全局延迟时间。然后，反馈电路可以将输入信号与量化输出进行比较并且可以选择性地适配量化输出直到实现位转换电路的收敛准则。而且，adc中的控制逻辑可以迭代地修改目标参考以调整全局延迟时间并且可以重复sar模数转换的一个或多个实例，直到当收敛准则在sar模数转换的实例中实现时的时间延迟或转换时间近似等于目标转换时间。
30.通过执行定时自校准，这些电路技术可以降低工艺、电压和温度(pvt)变化对adc的实施例的影响。值得注意的是，电路技术可以确保转换时间不会太短，使得adc的实施例具有足够的稳定时间，这可以提高adc的准确性。此外，电路技术可以确保转换时间不会太短，使得量化表示中的一些位不会因为adc的转换周期在所有位的值被成功解析之前到期而被截断。因此，adc的实施例可能不需要被重新校准，除非供电电压、温度、参考电压和/或时钟特性显著改变。因此，电路技术可以降低adc的实施例的成本和复杂性。这些能力中的一个或多个可以允许adc的实施例用在各种各样的系统、电子装置和应用中。
31.我们现在描述adc的实施例。在一些实施例中，异步sar adc可以包括定时自校准反馈回路。在由sar adc执行的模数转换的给定实例中，当模数转换的给定实例完成时(例如，当位转换电路的收敛准则被实现时，有时称为sar adc的“时间延迟”或“转换时间”)，可以提供“完成”信号。而且，在自校准反馈回路中，sar adc可以以位转换电路的最小全局延迟开始(例如，数字计数器可以被设置为零)。然后，在模数转换的一个或多个后续实例中，自校准反馈回路中的全局延迟可以增加(并且，更一般地，改变)直到在模数转换的实例中转换时间近似等于目标转换时间(例如，当在小于或等于目标转换时间并且与目标转换时间具有最小时间差的转换时间处提供完成信号时)。
32.在一些实施例中，包括位转换电路的全局延迟和目标转换时间的用于sar adc的目标参考可以是可编程的。这个目标参考可以由控制逻辑至少部分地基于较高速的时钟(有时称为“采样时钟”或“sar时钟”)或可以在采样时钟的周期(有时称为“转换周期”)内生成多个间隔开相位或脉冲的延迟锁定回路来提供。例如，对于10位sar adc，延迟锁定回路可以在转换周期内生成10个或16个相位或脉冲。注意的是，较高速的时钟或延迟锁定回路可以包括在sar adc中或者可以在sar adc外部。
33.而且，在一些实施例中，主/从方法被用于跨交错式阵列中的多个sar adc复制定时自校准信息(例如，(一个或多个)目标参考)。这些实施例可以允许将较高速的时钟分频以产生两个较慢速的时钟，用于第一主sar adc和从sar adc的第一集合以及用于第二主sar adc和从sar adc的第二集合。例如，第一主sar adc可以确定第一目标参考并向处理偶数位的从sar adc的第一集合提供第一目标参考，并且第二主sar adc可以确定第二目标参考并向处理奇数位的从sar adc的第二集合提供第二目标参考。值得注意的是，给定的主sar adc的自校准反馈回路中的数字代码可以加载到给定的匹配的从sar adc中。此外，因为给定的目标参考被共享，所以可以减少需要为交错式sar adc生成的唯一目标参考的数量。此外，由于定时自校准的变化，从sar adc之间可以存在较小的变化。
34.图2呈现了图示根据本公开的一些实施例的sar adc 200的示例的框图。这个异步sar adc可以包括：跟踪和保持(tah)电路210、具有位转换电路214的转换电路212、反馈电路216以及控制逻辑218。在操作期间，tah电路210可以至少部分地基于采样时钟(sar clk)来跟踪和保持输入信号。而且，位转换电路214可以异步地执行输入信号的sar模数转换。
35.值得注意的是，位转换电路214可以至少部分地基于由sar adc 200中的控制逻辑218提供的目标参考来提供与输入信号对应的量化输出。注意的是，目标参考可以具有与由采样时钟指定的转换周期对应并小于该转换周期(例如，目标转换周期可以是转换周期的一小部分，因此在sar模数转换中存在裕量(headroom))的目标转换时间并且具有位转换电路214的全局延迟时间(小于转换周期)。例如，采样时钟可以是100mhz，相关联的收敛周期可能是10ns，并且目标转换时间可以比收敛周期小10-20％(例如，8-9ns或1-2ns的裕量)。
36.而且，反馈电路216可以将输入信号与量化输出进行比较(例如，使用比较器220)并且可以选择性地适配量化输出直到实现位转换电路214的收敛准则。例如，给定的位转换电路可以适配其量化输出直到实现给定的收敛准则，诸如输入信号与量化输出之间的mse的均方误差被最小化。(因此，给定的位转换电路的延迟可以大于全局延迟，并且可以与其余位转换电路中的一个或多个的延迟不同。)然后，后续位转换电路可以适配其量化输出。以这种方式，位转换电路214可以顺序地(从msb到lsb)并选择性地适配它们的量化输出。
37.此外，控制逻辑218可以迭代地修改目标参考以调整全局延迟时间并且重复sar模数转换的一个或多个实例直到当收敛准则在sar模数转换的实例中实现时的时间延迟或转换时间近似等于目标转换时间。例如，转换时间可以小于或等于目标转换时间，并且可以与目标转换时间具有最小或最低时间差。
38.在一些实施例中，sar adc 200可以使用线性搜索技术来确定全局延迟并因此确定目标参考。例如，全局延迟最初可以在sar模数转换的第一个实例中具有最小值，并且在sar模数转换的后续实例中可以递增且单调地增加，直到转换周期近似等于目标转换期。这种方法可以确定最小全局延迟，因此sar adc 200可以解决与工艺、电压和/或温度变化相
关联的问题。但是，在其它实施例中，可以使用各种各样的搜索技术，诸如二元搜索技术(在这种情况下，sar模数转换的实例中的全局延迟的变化可以不是单调的)或统计搜索技术(该技术基于目标参考中的全局延迟的历史值)。
39.以这些方式，sar adc 200可以执行定时自校准以调整目标参考，使得位转换电路214有足够的时间来实现转换准则。但是，与同步(固定速率)sar adc相比，所公开的sar adc 200中的位转换电路214可能需要不同的时间量来实现它们的收敛准则。此外，可以选择目标参考，使得转换时间近似等于目标转换时间。这可以确保位转换电路214具有它们执行sar模数转换所需的时间，同时还确保转换时间小于或等于目标转换周期并且因此在转换周期内。
40.(注意的是，在一些实施例中，一个或多个位转换电路214可能无法实现它们的收敛准则。例如，因为每个位转换电路可以自行调整，所以如果给定的位转换电路达到亚稳定点，那么实现给定的收敛准则所需的时间诸如可能更长。在不常见的情况下，这可能对序列中的(一个或多个)lsb位转换电路(诸如12位中的1-2位)产生不利影响，因此它们没有足够的时间在目标转换时间之前实现收敛准则。但是，因为msb在序列中首先被执行，所以结果所得的误差是有界的并且不显著。)
41.在sar adc 200的一些实施例中，tah电路210、反馈电路216中的dac和/或控制逻辑218可以组合成单个组件。例如，tah电路210可以使用电容性阵列来实现，并且电容性阵列中的开关可以执行数模转换。
42.这在图3中图示，图3呈现了图示根据本公开的一些实施例的sar adc中的位转换电路和反馈电路的示例的框图。值得注意的是，sar adc中的位转换电路可以包括sar 310，其包括电容性dac和控制逻辑。而且，反馈电路可以包括比较器312和延迟电路314(诸如在异步时钟生成器316中)。这个延迟电路可以包括延迟线，该延迟线至少部分地基于诸如目标参考之类的n位控制信号可调整地延迟来自比较器312的反馈信号。注意的是，为清楚起见，图3呈现了单端图。但是，在其它实施例中，电路可以是差分的。
43.图4呈现了图示根据本公开的一些实施例的执行定时自校准的sar adc的操作期间的波形的示例的时序图。在操作期间，sar时钟410可以定义或指定sar adc的主转换速率。值得注意的是，sar adc可以在sar时钟410为逻辑高时跟踪输入信号并且可以在sar时钟410为逻辑低时执行sar模数转换。在一些实施例中，注意sar时钟410可能不具有50％的占空比。
44.而且，可以至少部分地基于sar时钟410(例如，至少部分地基于sar时钟410的周期或转换周期，诸如当sar时钟410为逻辑低时的时间)来定义目标参考412。值得注意的是，目标参考412可以具有预定义或预定的目标转换时间414。目标参考412还可以具有用于位转换电路的初始全局延迟。例如，初始全局延迟可以是全局延迟的最小值。在后续的初始sar模数转换期间，位转换电路可以顺序地确定输入信号的量化或数字表示中的位值(msb到lsb)。位转换电路进行的初始sar模数转换可以在完成信号416从逻辑低变为逻辑高时完成。
45.因为初始sar模数转换在目标转换时间之前完成，所以sar adc可以使用定时自校准处理修改目标参考412并且可以将sar模数转换迭代一次或多个附加次。值得注意的是，位转换电路的全局延迟可以被改变(例如，在线性搜索技术中，全局延迟可以在sar模数转
换的每个实例中递增地增加)并且可以重复sar模数转换。这个处理可以继续直到转换时间近似等于目标转换时间414(例如，转换时间小于或等于目标转换时间414并且目标转换时间414与sar模数转换的不同实例中的转换时间之间的差被减小或最小化)。注意的是，这种方法可以允许选择最小的最优全局延迟，这可以为位转换电路要确定的输入信号的量化表示提供足够的时间(受到目标转换时间约束)。这个能力可以允许sar adc解决工艺、电压和/或温度变化对输入信号的sar模数转换的影响。
46.图5呈现了图示根据本公开的一些实施例的sar adc中的控制逻辑500的示例的框图。这个控制电路可以以目标参考中的初始全局延迟的最小值开始，然后可以在sar模数转换的每个后续实例中递增目标参考的全局延迟(经由图3中的n位延迟控制)，直到在目标转换时间之后最大延迟出现或直到完成信号出现(由d触发器或dff检测)。
47.如前所述，在一些实施例中，sar adc可以是交错的。值得注意的是，可以有sar adc的两个集合，它们可以对相同或不同的输入信号执行sar模数转换。例如，sar adc的一个集合可以确定输入信号的量化表示中的偶数位，并且sar adc的另一个集合可以确定输入信号的量化表示中的奇数位。这种方法可以允许sar adc使用减少的sar时钟(其可以得自更高速的时钟)进行操作，并且可以允许位转换电路有更多时间来确定输入信号的量化表示。例如，偶数或奇数主/从sar adc可以乒乓输入信号的确定的量化表示以获得改善的准确性或足够的转换时间。可替代地，偶数或奇数主/从sar adc可以并行或并发地确定输入信号的量化表示。
48.此外，在一些实施例中，可以有主sar adc和从sar adc。这种方法可以消除所有sar adc确定目标参考的需要。代替地，主sar adc可以确定目标参考，然后将其提供给从sar adc。
49.上面提到的两个实施例的组合在图6中示出，图6呈现了图示根据本公开的一些实施例的交错的主adc和从adc的示例的框图。值得注意的是，tah电路610可以跟踪并保持在sar模数转换期间提供给主sar adc 0 612-1和主sar adc 1 612-2的输入信号。主sar adc 0 612-1和主sar adc 1 612-2可以各自确定目标参考，这些目标参考被提供(经由n位延迟控制)给从sar adc 614。例如，主sar adc 0 612-1可以向从sar adc 2 614-1、sar adc 4 614-2和sar adc 6 614-3提供第一目标参考，并且主sar adc 1 612-2可以向从sar adc 3 614-4、sar adc 5 614-5和sar adc 7 614-6提供第一目标参考。
50.在一些实施例中，sar adc的目标参考可以至少部分地基于在先前的sar模数转换中获得的历史或先前目标参考来选择。这可以允许在sar模数转换期间更快地确定目标参考，诸如当存在动态电压和/或温度变化(诸如，随时间变化的噪声或电源变化)时。例如，来自历史或先前目标参考的平均目标参考可以用在连续适配处理中。可替代地，可以使用历史或先前目标参考来概率地确定当前目标参考。在一些实施例中，历史或先前目标参考以及一个或多个环境特性(诸如温度、供电电压、噪声等)可以存储在查找表中或被用于确定使用一个或多个环境特性的当前值作为输入并提供当前目标参考的函数。
51.在本讨论中，sar模数转换可以应用于各种输入信号。例如，输入信号可以包括帧。这个帧可以包括图像，其中不同的sar adc接收与不同空间位置或区域对应的模拟输入。可替代地，在一些实施例中，诸如在扫描系统中，可以在时间间隔(诸如数毫秒)内逐渐捕获帧。因此，在这些实施例中，sar adc可以接收与在不同时间捕获的不同空间位置或区域对
应的模拟输入。
52.我们现在描述方法的实施例。图7呈现了图示用于使用诸如sar adc 200(图2)或sar adc 600(图6)之类的adc执行模数转换的方法700的示例的流程图。在操作期间，adc可以接收输入信号(操作710)。然后，adc可以使用adc中的位转换电路异步地执行输入信号的sar模数转换(操作712)，其中位转换电路提供输入信号的量化表示。而且，adc可以选择性地执行位转换电路的全局延迟的自校准(操作714)。
53.在方法700的一些实施例中，可以有附加的或更少的操作。而且，操作的次序可以改变，和/或两个或更多个操作可以组合成一个操作。
54.所公开的adc和电路技术可以是任何电子装置(或者可以包括在其中)。例如，电子装置可以包括：蜂窝电话或智能电话、平板计算机、膝上型计算机、笔记本计算机、个人或台式计算机、上网本、媒体播放器装置、电子图书装置、装置、智能手表、可穿戴计算装置、便携式计算装置、消费者电子装置、接入点、路由器、交换机、通信装备、测试装备、车辆、船、飞机、汽车、卡车、公共汽车、摩托车、制造装备、农具、建筑装备或另一种类型的电子装置。
55.虽然使用特定组件来描述adc的实施例，但在替代实施例中，不同的组件和/或子系统可以存在于adc中。因此，adc的实施例可以包括更少的组件、附加的组件、不同的组件，可以将两个或更多个组件组合成单个组件，可以将单个组件分成两个或更多个组件，可以改变一个或多个组件的一个或多个位置，和/或者可以有不同类型的组件。
56.而且，adc的实施例中的电路和组件可以使用模拟和/或数字电路系统的任何组合来实现，包括：双极、pmos和/或nmos门或晶体管。此外，这些实施例中的信号可以包括具有大致离散值的数字信号和/或具有连续值的模拟信号。此外，组件和电路可以是单端或差分的，并且电源可以是单极或双极的。注意的是，前面实施例中的电耦合或连接可以是直接的或间接的。在前面的实施例中，与路由对应的单线可以指示一条或多条单线或路由。
57.集成电路可以实现电路技术的功能中的一些或全部。这个集成电路可以包括用于实现与电路技术相关联的功能的硬件和/或软件机制。
58.在一些实施例中，用于设计集成电路或集成电路的一部分(包括本文描述的电路中的一个或多个)的过程的输出可以是计算机可读介质，诸如例如磁带或者光盘或磁盘。可以用数据结构或其它描述电路系统的信息对计算机可读介质进行编码，这些数据结构或信息可以在物理上被实例化为集成电路或集成电路的部分。虽然可以使用各种格式进行此类编码，但这些数据结构通常以以下格式编写：caltech中间格式(cif)、calma gds ii流格式(gdsii)、电子设计互换格式(edif)、openaccess(oa)或open artwork系统互换标准(oasis)。集成电路设计领域的技术人员可以从上面详述的类型的示意图以及对应的描述中开发出此类数据结构，并在计算机可读介质上编码数据结构。集成电路制造领域的技术人员可以使用此类编码的数据来制造包括本文所述的电路中的一个或多个的集成电路。
59.虽然前面的实施例中的操作中的一些是在硬件或软件中实现的，但通常可以用各种配置和体系架构实现前面的实施例中的操作。因此，可以在硬件、软件或两者中执行前面实施例中的操作中的一些或全部。例如，可以使用由处理器或集成电路中的固件执行的程序指令来实现电路技术中的操作中的至少一些。
60.而且，虽然在前述讨论中提供了数值的示例，但在其它实施例中使用不同的数值。
因此，所提供的数值并不是要限制。
61.在前述描述中，我们提及“一些实施例”。注意的是，“一些实施例”描述所有可能的实施例的子集，但并不总是指定实施例的相同子集。
62.前述描述旨在使本领域任何技术人员都能够做出并使用本公开，并且是在特定应用及其要求的上下文中提供的。而且，仅出于说明和描述的目的呈现了本公开的实施例的前述描述。它们不是详尽的或将本公开限制到所公开的形式。因而，对于本领域技术人员来说，在不偏离本公开的精神和范围的情况下，许多修改和变化将是清楚的，并且本文定义的一般原则可以应用于其它实施例和应用。此外，对前面的实施例的讨论并非旨在限制本公开。因此，本公开并不限于所示的实施例，而是应当符合与本文公开的原理和特征一致的最宽广的范围。

技术特征：
1.一种模数转换器adc，包括转换电路，所述转换电路被配置为使用位转换电路异步地执行输入信号的逐次逼近寄存器sar模数转换，其中所述位转换电路被配置为提供所述输入信号的量化表示，以及其中，所述adc被配置为选择性地执行所述位转换电路的全局延迟的自校准。2.根据权利要求1所述的adc，其中，定时自校准是迭代的并且受到最大转换时间小于目标转换时间的约束。3.根据权利要求2所述的adc，其中，所述目标转换时间与由采样时钟指定的转换周期对应。4.根据权利要求3所述的adc，其中，所述目标转换时间相对于所述转换周期具有裕量。5.根据权利要求1所述的adc，其中，所述adc包括跟踪和保持电路，所述跟踪和保持电路被配置为至少部分地基于采样时钟对所述输入信号进行采样。6.根据权利要求1所述的adc，其中，所述位转换电路被配置为异步且顺序地执行sar模数转换以确定所述输入信号的量化表示中的不同位。7.根据权利要求6所述的adc，其中，所述位转换电路被配置为至少部分地基于指定所述位转换电路的全局延迟和目标转换时间的目标参考来执行所述sar模数转换。8.根据权利要求7所述的adc，其中，所述adc包括反馈电路，所述反馈电路被配置为将所述量化表示与所述输入信号进行比较并被配置为提供反馈信号。9.根据权利要求8所述的adc，其中，所述adc包括控制逻辑，所述控制逻辑被配置为至少部分地基于所述反馈信号调整所述目标参考的全局延迟直到当所述位转换电路完成所述量化表示的确定时的转换时间近似等于所述目标转换时间。10.根据权利要求9所述的adc，其中，近似等于意味着所述转换时间小于或等于所述目标转换时间并且所述目标转换时间与所述转换时间之间的差被最小化。11.根据权利要求9所述的adc，其中，所述控制逻辑被配置为至少部分地基于在先前sar模数转换期间确定的历史或先前目标参考来调整所述全局延迟。12.根据权利要求11所述的adc，其中，所述控制逻辑被配置为至少部分地基于历史或先前目标参考的平均来确定所述目标参考。13.根据权利要求11所述的adc，其中，所述控制逻辑被配置为使用历史或先前目标参考的系统欠松弛来确定所述目标参考。14.根据权利要求9所述的adc，其中，所述控制逻辑被配置为至少部分地基于搜索技术来调整所述全局延迟。15.根据权利要求14所述的adc，其中，所述搜索技术包括：线性搜索或二分搜索。16.根据权利要求9所述的adc，其中，所述控制逻辑被配置为至少部分地基于与历史或先前目标参考对应的函数或包括历史或先前目标参考的查找表来调整所述全局延迟。17.根据权利要求9所述的adc，其中，所述控制逻辑被配置为至少部分地基于环境特性的改变来选择性地调整所述全局延迟。18.根据权利要求17所述的adc，其中，所述环境特性包括噪声、温度或所述adc的电源电压。19.一种系统，包括：模数转换器adc，包括转换电路，所述转换电路被配置为使用位转换电路异步地执行输
入信号的逐次逼近寄存器sar模数转换，其中所述位转换电路被配置为提供所述输入信号的量化表示，以及其中，所述adc被配置为选择性地执行所述位转换电路的全局延迟的自校准。20.一种用于执行模数转换的方法，包括：由模数转换器adc：接收输入信号；使用所述adc中的位转换电路异步地执行所述输入信号的逐次逼近寄存器sar模数转换，其中所述位转换电路提供所述输入信号的量化表示；以及选择性地执行所述位转换电路的全局延迟的自校准。

技术总结
描述了一种模数转换器(ADC)。这种ADC包括具有多个位转换电路的转换电路。在操作期间，ADC可以接收输入信号。然后，转换电路可以使用位转换电路异步地执行输入信号的逐次逼近寄存器(SAR)模数转换，其中位转换电路提供输入信号的量化表示。例如，位转换电路可以异步且顺序地执行SAR模数转换以确定输入信号的量化表示中的不同位。而且，ADC可以选择性地执行位转换电路的全局延迟的自校准。注意的是，定时自校准可以是迭代的并且受到最大转换时间小于目标转换时间的约束。于目标转换时间的约束。于目标转换时间的约束。


技术研发人员：C
受保护的技术使用者：艾迪凯有限责任公司贸易用名因迪半导体
技术研发日：2021.11.04
技术公布日：2023/7/22