DTOF驱动电路的延迟时间控制电路的制作方法

dtof驱动电路的延迟时间控制电路
技术领域
1.本发明涉及驱动电路领域，尤其涉及一种dtof驱动电路的延迟时间控制电路。


背景技术：

2.dtof系统根据发送光信号到接收到光信号间的延迟时间来测量距离。对于dtof驱动系统，要求从输入控制信号到输出光信号的延迟时间是稳定的，能够不随电源电压、温度、工艺的变化而变化，因此需要在dtof驱动系统实现延时控制。
3.目前，为了实现对于该延迟时间的高精度控制，一般会引入反馈控制，将实际工作中检测到的延迟时间与时间基准相比较，根据两者的差值对驱动电路的延迟时间进行调整，从而使得实际的延迟时间与时间基准相等。其中，时间基准一般采用外部的高精度时钟信号；但采用外部的高精度时钟信号作为时间基准的方案，在时域上，外部时钟信号和dtof驱动信号很难保持同步，且复杂的时间基准转换一般需要引入锁相环回路进行调整。


技术实现要素：

4.本发明提供一种dtof驱动电路的延迟时间控制电路，以解决时钟信号和驱动信号的难以同步以及延迟时间可调等问题的问题。
5.根据本发明的第一方面，提供了一种dtof驱动电路的延迟时间控制电路，包括：延时调节模块、驱动电路、延时探测模块以及延时控制模块；所述延时控制模块包括：时间电压转换单元以及误差放大器；
6.所述延时调节模块的第一输入端连接一输入信号端，所述延时调节模块的输出端连接至所述延时探测模块的第一输入端以及所述驱动电路的输入端，所述驱动电路的输出端连接至所述延时探测模块的第二输入端，所述延时探测模块的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述误差放大器的反相输入端，所述误差放大器的同相输入端连接一基准参考电压端，所述误差放大器的输出端连接所述延时调节模块的第二输入端；
7.其中，所述延时调节模块用于接收一探测输入信号，产生以及调节第一延时输出信号；
8.所述驱动电路用于产生第二延时输出信号；
9.所述延时探测模块用于将所述第一输出延时信号与所述第二延时输出信号进行比较，以向所述延时控制模块输出表征所述延时差值的差值时间信号；
10.所述延时控制模块用于将所述第一差值时间信号转换成第一差值电压信号，并通过将所述第一差值电压信号与基准参考电压信号比较，并向所述延时调节模块输出第一延时控制信号，以调节延时输出信号的延迟时间。
11.可选的，所述延时控制模块还被配置为：通过控制所述基准参考电压信号的大小，并将所述第一差值电压信号与所述基准参考电压信号作差，以得到差值信号，并向所述延时调节模块输出表征为差值信号的第一延时控制信号，以调节延时输出信号的延迟时间。
12.可选的，所述延时调节模块包括：差分信号检测单元以及延时控制器；所述延时控制器的第一端连接所述差分信号检测单元以及所述延时探测模块，所述延时控制器的第二端连接所述驱动模块。
13.可选的，所述差分信号检测单元被配置为：产生第一延时输出信号；
14.所述延时控制器被配置为：控制所述第一延时输出信号通过所述延时控制器到达所述驱动模块的延迟时间。
15.可选的，所述延时控制模块还包括：电压时间转换单元以及相位频率探测单元；
16.其中，所述电压时间转换单元的第一输入端连接所述基准参考电压端，所述电压时间转换单元的第二输入端连接所述延时调节模块，所述电压时间转换单元的输出端连接所述相位频率探测单元的第一输入端，所述相位频率探测单元的第二输入端连接所述延时探测模块，所述相位频率探测单元的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述延时调节模块。
17.可选的，所述电压时间转换单元被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元；
18.所述相位频率探测单元被配置为：将所述第一差值时间信号与所述参考脉冲信号比较，并向所述时间电压转换单元输出第二差值时间信号；
19.所述时间电压转换单元被配置为：将所述第二差值时间信号转换成第二差值电压信号，并向所述延时调节模块输出第二延时控制信号，以调节延时输出信号的延迟时间。
20.可选的，所述延时控制模块还包括：升降计数器；
21.其中，所述电压时间转换单元的第一端连接所述基准参考电压端，所述电压时间转换单元的第二端连接所述延时调节模块，所述电压时间转换单元的输出端连接所述相位频率探测单元的第一输入端，所述相位频率探测单元的第二输入端连接所述延时探测模块，所述相位频率探测单元的输出端连接所述升降计数器的输入端，所述升降计数器的输出端连接所述延时调节模块。
22.可选的，所述电压时间转换单元还被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元；
23.所述相位频率探测单元还被配置为：将所述第一差值时间信号与所述参考脉冲信号比较，并向所述升降计数器输出第三差值时间信号；
24.所述升降计数器被配置为：受控于所述第三差值时间信号，输出表征为当前数字编码状态的第三延时控制信号，以调节延时输出信号的延迟时间。
25.可选的，所述延时调节模块包括：数字编码控制单元；所述数字编码控制单元的第一端连接所述差分信号检测单元、所述电压时间转换单元以及所述延时探测模块，所述数字编码控制单元的第二端连接所述驱动模块。
26.可选的，所述数字编码控制单元被配置为：受控于所述第三延时控制信号，调节延时输出信号的延迟时间。
27.可选的，所述驱动模块包括：激光二极管与驱动开关管；所述激光二极管的正极连接一电源输入端，所述激光二极管的负极连接所述驱动开关管的第一端，所述开关管的第二端连接所述延时调节模块，所述驱动开关管的第三端接地。
28.可选的，所述时间电压转换单元包括电荷泵。
29.可选的，所述开关管为mosfet。
30.根据本发明的第二方面，提供了一种带闭环延时控制的dtof驱动电路，包括第一方面及其可选的所述的dtof驱动电路的延迟时间控制电路。
31.本发明提供的dtof驱动电路的延迟时间控制电路，通过时间电压转换单元以及误差放大器，将差值时间信号转化为电压信号后再与基准电压信号进行比较，得到表征为电压信号的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，进而避免了引入锁相环回路和复杂的时间基准转换，进一步简化了时间基准转换电路的设计；且以基准参考电压为比较的基准，进而实现了延迟电压信号与驱动信号的同步，避免了在时域上，外部时钟信号和dtof驱动信号难以保持同步的问题。
32.且在优选的实施方式中，本发明采用电压时间转换单元以及相位频率探测单元，将基准参考电压信号转换成时间信号，并通过相位频率探测单元与第一差值时间信号比较，得到表征为时间信号的第二差值时间信号，最后将第一差值时间信号通过时间电压转换单元的转换，得到表征为电压信号的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，实现了简化时间基准转换电路的设计。
33.此外，本发明还根据基准参考电压信号转换成的时间信号与第一差值时间信号的比较结果，输出不同的第三差值时间信号，进而升降计数器通过检测第三差值时间信号，输出表征为当前数字编码状态的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，实现了简化时间基准转换电路的设计。
附图说明
34.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
35.图1是本发明现有技术中dtof驱动电路的延迟时间控制电路的结构示意图；
36.图2是本发明一实施例中dtof驱动电路的延迟时间控制电路的结构示意图一；
37.图3是本发明一实施例中dtof驱动电路的延迟时间控制电路的结构示意图二；
38.图4是本发明一实施例中dtof驱动电路的延迟时间控制电路的结构示意图三；
39.图5是本发明一实施例中dtof驱动电路的延迟时间控制电路的结构示意图。
40.附图标记说明：
41.1-延时调节模块；
42.101-差分信号检测单元；
43.102-延时控制器；
44.103-数字编码控制单元；
45.2-驱动电路；
46.201-驱动单元；
47.202-激光二极管；
48.203-驱动开关管；
49.3-延时探测模块；
50.4-延时控制模块；
51.401-时间电压转换单元；
52.402-误差放大器；
53.403-电压时间转换单元；
54.404-相位频率探测单元；
55.405-升降计数器。
具体实施方式
56.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
57.本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
58.下面以具体地实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
59.在提出本技术前，申请人对dtof驱动电路的延迟时间控制电路进行了充分的研究，并基于研究提出了图1所示的dtof驱动电路的延迟时间控制电路，对于图1所示的dtof驱动电路的延迟时间控制电路，采用外部的高精度时钟信号为时间基准，将实际工作中检测到的延迟时间与时间基准相比较，根据两者的差值对驱动电路的延迟时间进行调整，从而使得实际的延迟时间与时间基准相等。
60.具体的，请参考图1，本发明包括：低压差分信号接口(lvds)、电压控制延迟时间控制器、驱动电路、延迟信号探测电路、频率调整电路、时钟同步电路、相位频率探测单元以及电荷泵；其中，所述低压差分信号接口(lvds)的输入端连接一差分信号端，所述低压差分信号接口(lvds)的输出端连接所述电压控制延迟时间控制器的第一输入端，所述电压控制延迟时间控制器的输出端连接所述驱动电路的输入端，所述驱动电路的输出端连接所述延迟信号探测电路的第一端，所述延迟信号探测电路的第二端连接所述相位频率探测单元的第一输入端，所述相位频率探测单元的第二输入端连接所述时钟同步电路的输出端，所述时钟同步电路的输入端连接所述频率调整电路的输出端，所述频率调整电路的输入端连接一时钟信号输入端，所述相位频率探测单元的输出端连接所述电荷泵的输入端，所述电荷泵的输出端连接所述电压控制延迟时间控制器的第二输入端。
61.具体的实施例中，所述低压差分信号接口将差分信号输入转化为单端信号x1输出，所述驱动电路输出单端信号x2，所述延迟信号探测电路通过比较信号x1和x2的延时，生成延时信号t
delay
。
62.所述频率调整电路接收一时钟基准信号并进行频率调整，将调频之后的时钟信号与x1信号进行同步产生同步的时钟clk_sync信号；在时域上比较t
delay
信号和clk_sync信号的时间长度，将两者的差值输出到电荷泵，通过电荷泵实现时间信号到电压信号的转换，输出的电压信号用于控制电压控制延迟时间控制器的信号通过时间，进而控制信号延迟时间。
63.以上方案中，采用外部的高精度时钟信号作为时间基准会面临到时钟信号和驱动信号的同步，延迟时间可调等问题。
64.具体的，由于在时域上，外部时钟信号和dtof驱动信号很难保持同步，所以两者很难在时域上直接进行比较，需要把两者从时域转化为其他参数，比如电压电流等参数进行比较，在该转化过程中也会引入一定的误差。且对于采用外部时钟信号作为基准的情况，简单的倍频等操作很难满足实际应用的需求；复杂的时间基准转换一般需要引入锁相环回路进行调整，相对比较复杂。
65.有鉴于此，本发明提出了一种新的dtof驱动电路的延迟时间控制电路，无需采用外部的高精度时钟信号作为时间基准就能解决上述问题。
66.关于本发明的方案，具体说明如下：
67.请参考图2以及图3，本发明提供了一种dtof驱动电路2的延迟时间控制电路，包括：延时调节模块1、驱动电路2、延时探测模块3以及延时控制模块4；所述延时控制模块4包括：时间电压转换单元401以及误差放大器402；
68.所述延时调节模块1的第一输入端连接一输入信号端，所述延时调节模块1的输出端连接至所述延时探测模块3的第一输入端以及所述驱动电路2的输入端，所述驱动电路2的输出端连接至所述延时探测模块3的第二输入端，所述延时探测模块3的输出端连接所述时间电压转换单元401的输入端，所述时间电压转换单元401的输出端连接所述误差放大器402的反相输入端，所述误差放大器402的同相输入端连接一基准参考电压端，所述误差放大器402的输出端连接所述延时调节模块1的第二输入端；
69.其中，所述延时调节模块1用于接收一探测输入信号，产生以及调节第一延时输出信号；
70.所述驱动电路2用于产生第二延时输出信号；
71.所述延时探测模块3用于将所述第一输出延时信号与所述第二延时输出信号进行比较，以向所述延时控制模块4输出表征所述延时差值的差值时间信号；
72.所述延时控制模块4用于将所述第一差值时间信号转换成第一差值电压信号，并通过将所述第一差值电压信号与基准参考电压信号比较，并向所述延时调节模块1输出第一延时控制信号，以调节延时输出信号的延迟时间。
73.一种实施例中，所述时间电压转换单元401包括电荷泵。
74.当然，本发明并不以此为限，其他能够实现时间信号与电压信号转换的器件均在本发明的保护范围之内。
75.其他实施例中，所述基准参考电压信号由数模转换器dac产生，具体的，通过调整数模转换器dac的输入数字编码，进而调整基准参考电压信号的数值，即可以灵活调整dtof驱动电路2的延迟时间。
76.当然，本发明并不以此为限，其他能够产生基准参考电压信号的器件均在本发明
的保护范围之内。
77.一种优选的实施例中，所述延时控制模块4还被配置为：通过控制所述基准参考电压信号的大小，并将所述第一差值电压信号与所述基准参考电压信号作差，以得到差值信号，并向所述延时调节模块1输出表征为差值信号的第一延时控制信号，以调节延时输出信号的延迟时间。
78.具体的实施例中，请继续参考图3，将第一输出延时信号x1与第二输出延时信号x2之间的第一差值时间信号转换为对应的第一差值电压信号v
t2v
，将第一差值电压信号v
t2v
信号与基准参考电压信号vref相比较，得到的差值信号，基于差值信号输出第一延时控制信号来控制延时调节模块1输出信号的延迟时间，以使得第一输出延时信号x1到第二输出延时信号x2的延迟时间等于基准参考电压信号vref所唯一确定的时间，进而形成对x1到第二输出延时信号x2的闭环控制。
79.关于延迟调节模块，一种优选的实施例中，所述延时调节模块1包括：差分信号检测单元101以及延时控制器102；所述延时控制器102的第一端连接所述差分信号检测单元101以及所述延时探测模块3，所述延时控制器102的第二端连接所述驱动模块。
80.具体的实施例中，所述差分信号检测单元101被配置为：产生第一延时输出信号；所述延时控制器102被配置为：控制所述第一延时输出信号通过所述延时控制器102到达所述驱动模块的延迟时间。
81.具体的，请继续参考图3，所述输入信号端为一组差分的信号data/xdata；所述差分信号检测单元101包括低压差分信号检测电路lvds，用于将一组差分输入信号data/xdata转化为单端的数字信号，即第一延时输出信号x1。
82.以上方案中，通过时间电压转换单元401以及误差放大器402，将差值时间信号转化为电压信号后再与基准电压信号进行比较，得到表征为电压信号的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，进而避免了引入锁相环回路对复杂的时间基准转换，进一步简化了时间基准转换电路的设计；且以基准参考电压为比较的基准，进而实现了延迟电压信号与驱动信号的同步，避免了在时域上，外部时钟信号和dtof驱动信号难以保持同步。
83.关于延迟控制模块，一种优选的实施例中，请参考图4，所述延时控制模块4还包括：电压时间转换单元403以及相位频率探测单元404；
84.其中，所述电压时间转换单元403的第一输入端连接所述基准参考电压端，所述电压时间转换单元403的第二输入端连接所述延时调节模块1，所述电压时间转换单元403的输出端连接所述相位频率探测单元404的第一输入端，所述相位频率探测单元404的第二输入端连接所述延时探测模块3，所述相位频率探测单元404的输出端连接所述时间电压转换单元401的输入端，所述时间电压转换单元401的输出端连接所述延时调节模块1。
85.具体的实施例中，所述电压时间转换单元403被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元404；
86.所述相位频率探测单元404被配置为：将所述第一差值时间信号与所述参考脉冲信号比较，并向所述时间电压转换单元401输出第二差值时间信号；
87.所述时间电压转换单元401被配置为：将所述第二差值时间信号转换成第二差值电压信号，并向所述延时调节模块1输出第二延时控制信号，以调节延时输出信号的延迟时
间。
88.具体的，请继续参考图4，本发明采用芯片内部的高精度电压基准(即基准参考电压信号)来产生一个与第一输出延时信号x1信号同步的脉冲信号(即参考脉冲信号tv2t)，该脉冲信号的宽度由基准参考电压信号vref决定。经相位频率探测单元404比较第一差值时间信号tdelay和参考脉冲信号tv2t产生的第二差值时间信号，通过电荷泵cp将第二差值时间信号转换为第二差值电压信号，并输出第二延时控制信号用于控制延时调节模块1的延迟时间，从而实现对驱动电路2延时的闭环调节，使实际延时始终等于基准参考电压信号vref产生的延时。
89.关于相位频率探测单元404的工作原理，一种实施例中，相位频率探测单元404用于对信号相位进行检测，存在两个输入信号端，和两个输出信号端。一种举例中，若两个数字脉冲信号s1和s2输入时，可以通过相位频率探测单元404比较两个脉冲的宽度进行比较，如果脉冲s1宽度较大，那么输出端up输出一个脉冲，宽度等于s1-s2的脉冲宽度；如果脉冲s2宽度较大，那么输出端dn输出一个脉冲，宽度等于s2-s1的脉冲宽度。
90.up和dn反应了两个输入信号的脉冲长短关系。如果脉冲s1为检测脉冲，脉冲s2为基准脉冲，那么通过相位频率探测单元404的输出信号就可以知道s1脉冲相对于基准脉冲的长短，通过反馈回路就可以控制s1脉冲的宽度，从而使得s1脉冲宽度等于基准的s2脉冲宽度，进而使得实际延时始终等于基准参考电压信号vref产生的延时。
91.具体的实施例中，请继续参考图4，将相位频率探测单元404输出的up和dn信号连接到电荷泵(即时间电压转换单元401)的对应输入端，在电荷泵(即时间电压转换单元401)的输出端得到一个与相位频率探测单元404输出结果相对应的电压(第二差值电压信号)，然后通过这个电压来控制s1信号的延迟时间(即第一差值时间信号tdelay)，从而使得s1信号的脉宽(即第一差值时间信号tdelay)等于s2信号的脉宽(即参考脉冲信号tv2t)。
92.当然，应该意识到，相位频率探测单元404仅为本发明的一种举例，本发明并不限于相位频率探测单元404，还可以采用任何对两个信号进行时域比较的电路，例如rs触发器等。
93.以上方案中，将基准参考电压信号转换成时间信号，并通过相位频率探测单元404与第一差值时间信号比较，得到表征为时间信号的第二差值时间信号，最后将第一差值时间信号通过时间电压转换单元401的转换，得到表征为电压信号的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，实现了简化时间基准转换电路的设计。
94.关于所述延时控制模块4，其他优选的实施例中，请参考图5，所述延时控制模块4还包括：升降计数器405；
95.其中，所述电压时间转换单元403的第一端连接所述基准参考电压端，所述电压时间转换单元403的第二端连接所述延时调节模块1，所述电压时间转换单元403的输出端连接所述相位频率探测单元404的第一输入端，所述相位频率探测单元404的第二输入端连接所述延时探测模块3，所述相位频率探测单元404的输出端连接所述升降计数器405的输入端，所述升降计数器405的输出端连接所述延时调节模块1。
96.具体的实施例中，所述电压时间转换单元403还被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元404；
97.所述相位频率探测单元404还被配置为：将所述第一差值时间信号与所述参考脉
冲信号比较，并向所述升降计数器405输出第三差值时间信号；
98.所述升降计数器405被配置为：受控于所述第三差值时间信号，输出表征为当前数字编码状态的第三延时控制信号，以调节延时输出信号的延迟时间。
99.其他优选的实施例中，请继续参考图5，所述延时调节模块1包括：数字编码控制单元103；所述数字编码控制单元103的第一端连接所述差分信号检测单元101、所述电压时间转换单元403以及所述延时探测模块3，所述数字编码控制单元的第二端连接所述驱动模块。
100.其中，所述数字编码控制单元103被配置为：受控于所述第三延时控制信号，调节延时输出信号的延迟时间。
101.具体的实施例中，基于所述相位频率探测单元404输出的信号为up或dn输出脉冲。若为up输出脉冲，则所述升降计数器405加1；若为dn输出脉冲，则所述升降计数器405减1，最后基于该升降计数器405输出的编码信号控制数字编码控制单元103，进而调整s1信号(即第一差值时间信号)的脉冲宽度，使其与s2信号(即参考脉冲信号)脉冲相等。
102.其中，编码信号在每个驱动信号周期内基于pfd的输出信号状态调节一次。
103.以上方案中，根据基准参考电压信号转换成的时间信号与第一差值时间信号的比较结果，输出不同的第三差值时间信号，进而升降计数器405通过检测第三差值时间信号，输出表征为当前数字编码状态的延时控制信号，无需采用外部时钟基准的dtof驱动延时控制，实现了简化时间基准转换电路的设计。
104.关于驱动模块，一种优选的实施例中，请参考图2，所述驱动模块包括：驱动单元201、激光二极管202与驱动开关管203；所述激光二极管202的正极连接一电源输入端，所述激光二极管202的负极连接所述驱动开关管203的第一端，所述开关管的第二端连接所述驱动单元201的第一端，所述驱动开关管203的第三端接地，所述驱动单元201的第二端连接所述延时调节模块1。
105.一种举例中，所述开关管为mosfet。
106.当然，应当意识到，本发明并不以此为限，所述开关管的其他形式均在本发明的保护范围之内。
107.本发明还提供了一种带闭环延时控制的dtof驱动电路2，包括以上任所述的dtof驱动电路2的延迟时间控制电路。
108.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种dtof驱动电路的延迟时间控制电路，其特征在于，包括：延时调节模块、驱动电路、延时探测模块以及延时控制模块；所述延时控制模块包括：时间电压转换单元以及误差放大器；所述延时调节模块的第一输入端连接一输入信号端，所述延时调节模块的输出端连接至所述延时探测模块的第一输入端以及所述驱动电路的输入端，所述驱动电路的输出端连接至所述延时探测模块的第二输入端，所述延时探测模块的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述误差放大器的反相输入端，所述误差放大器的同相输入端连接一基准参考电压端，所述误差放大器的输出端连接所述延时调节模块的第二输入端；其中，所述延时调节模块用于接收一探测输入信号，产生以及调节第一延时输出信号；所述驱动电路用于产生第二延时输出信号；所述延时探测模块用于将所述第一输出延时信号与所述第二延时输出信号进行比较，以向所述延时控制模块输出表征所述延时差值的差值时间信号；所述延时控制模块用于将所述第一差值时间信号转换成第一差值电压信号，并通过将所述第一差值电压信号与基准参考电压信号比较，并向所述延时调节模块输出第一延时控制信号，以调节延时输出信号的延迟时间。2.根据权利要求1所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述延时控制模块还被配置为：通过控制所述基准参考电压信号的大小，并将所述第一差值电压信号与所述基准参考电压信号作差，以得到差值信号，并向所述延时调节模块输出表征为差值信号的第一延时控制信号，以调节延时输出信号的延迟时间。3.根据权利要求1所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述延时调节模块包括：差分信号检测单元以及延时控制器；所述延时控制器的第一端连接所述差分信号检测单元以及所述延时探测模块，所述延时控制器的第二端连接所述驱动模块。4.根据权利要求3所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述差分信号检测单元被配置为：产生第一延时输出信号；所述延时控制器被配置为：控制所述第一延时输出信号通过所述延时控制器到达所述驱动模块的延迟时间。5.根据权利要求2所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述延时控制模块还包括：电压时间转换单元以及相位频率探测单元；其中，所述电压时间转换单元的第一输入端连接所述基准参考电压端，所述电压时间转换单元的第二输入端连接所述延时调节模块，所述电压时间转换单元的输出端连接所述相位频率探测单元的第一输入端，所述相位频率探测单元的第二输入端连接所述延时探测模块，所述相位频率探测单元的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述延时调节模块。6.根据权利要求5所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述电压时间转换单元被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元；所述相位频率探测单元被配置为：将所述第一差值时间信号与所述参考脉冲信号比较，并向所述时间电压转换单元输出第二差值时间信号；
所述时间电压转换单元被配置为：将所述第二差值时间信号转换成第二差值电压信号，并向所述延时调节模块输出第二延时控制信号，以调节延时输出信号的延迟时间。7.根据权利要求5所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述延时控制模块还包括：升降计数器；其中，所述电压时间转换单元的第一端连接所述基准参考电压端，所述电压时间转换单元的第二端连接所述延时调节模块，所述电压时间转换单元的输出端连接所述相位频率探测单元的第一输入端，所述相位频率探测单元的第二输入端连接所述延时探测模块，所述相位频率探测单元的输出端连接所述升降计数器的输入端，所述升降计数器的输出端连接所述延时调节模块。8.根据权利要求7所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述电压时间转换单元还被配置为：将所述基准参考电压信号转换成参考脉冲信号，并输出至所述相位频率探测单元；所述相位频率探测单元还被配置为：将所述第一差值时间信号与所述参考脉冲信号比较，并向所述升降计数器输出第三差值时间信号；所述升降计数器被配置为：受控于所述第三差值时间信号，输出表征为当前数字编码状态的第三延时控制信号，以调节延时输出信号的延迟时间。9.根据权利要求7所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述延时调节模块包括：数字编码控制单元；所述数字编码控制单元的第一端连接所述差分信号检测单元、所述电压时间转换单元以及所述延时探测模块，所述数字编码控制单元的第二端连接所述驱动模块。10.根据权利要求9所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述数字编码控制单元被配置为：受控于所述第三延时控制信号，调节延时输出信号的延迟时间。11.根据权利要求1所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述驱动模块包括：驱动单元、激光二极管与驱动开关管；所述激光二极管的正极连接一电源输入端，所述激光二极管的负极连接所述驱动开关管的第一端，所述开关管的第二端连接所述驱动单元的第一端，所述驱动开关管的第三端接地，所述驱动单元的第二端连接所述延时调节模块。12.根据权利要求1所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述时间电压转换单元包括电荷泵。13.根据权利要求11所述的dtof驱动电路的延迟时间控制电路，其特征在于，所述开关管为mosfet。14.一种带闭环延时控制的dtof驱动电路，其特征在于，包括权利要求1-13任一项所述的dtof驱动电路的延迟时间控制电路。

技术总结
本发明提供的DTOF驱动电路的延迟时间控制电路，包括：延时调节模块、驱动电路、延时探测模块以及延时控制模块；所述延时控制模块包括：时间电压转换单元以及误差放大器；所述延时调节模块的第一输入端连接一输入信号端，所述延时调节模块的输出端连接至所述延时探测模块的第一输入端以及所述驱动电路的输入端，所述驱动电路的输出端连接至所述延时探测模块的第二输入端，所述延时探测模块的输出端连接所述时间电压转换单元的输入端，所述时间电压转换单元的输出端连接所述误差放大器的反相输入端，所述误差放大器的同相输入端连接一基准参考电压端，所述误差放大器的输出端连接所述延时调节模块的第二输入端。所述延时调节模块的第二输入端。所述延时调节模块的第二输入端。


技术研发人员：周鑫 邵滨 刘涛
受保护的技术使用者：上海数明半导体有限公司
技术研发日：2023.04.17
技术公布日：2023/7/25