一种用于滤除数字信号毛刺的电路和方法与流程

1.本发明涉及信号处理领域，尤其是一种用于滤除数字信号毛刺的电路和方法。


背景技术：

2.在芯片的使用过程中，由外界环境或者芯片本身内部带来的噪声可能会对某些数字信号形成干扰，使这些数字信号产生一些毛刺(glitch)。这些毛刺如果出现在一些关键的控制信号上，可能会对芯片的工作产生极大的影响甚至可能造成失效。所以有必要对关键信号做一些特殊处理来滤除这些毛刺，提高芯片的稳定性。
3.一般传统的滤除毛刺的方法有两种。其一是在信号末端上加一个rc低通滤波器，通过滤波器的特性降低毛刺的大小；其二是采用寄存器的方式，等信号稳定时利用时钟采样得到一个稳定的、无毛刺的信号。但两种方法都有自己的局限性。第一种方法需要在信号通路上增加rc滤波器，一般需要里面的电阻和电容值不能太小，因为越小的电阻和电容造成越大的带宽，那么滤除毛刺效果就会大打折扣。这就需要增加很多的芯片面积，带来成本的增加。第二种方法基本需要引入时钟，这会增加系统的功耗，而且同步采样后的信号与原信号有一定的时延，这在某些系统应用中会带来其它的问题。


技术实现要素：

4.有鉴于此，本发明的主要目的在于提供一种用于滤除数字信号毛刺的电路和方法，通过简单的逻辑电路滤除数字信号毛刺，占用的面积小，且延迟小、功耗低。
5.为达到上述目的，一方面，本技术提供了一种用于滤除数字信号毛刺的电路，包括：延迟模块、逻辑门一、逻辑门二和输出模块；其中，
6.待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；
7.逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二，且信号一和信号二在对应的电平信号上仅其一有毛刺；
8.输出模块依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；
9.td≥t_glitch，其中，td为延迟模块的延迟，t_glitch为数字信号的毛刺的宽度。
10.这里，信号一和信号二对应的电平信号指：与待滤除毛刺的数字信号的一个高电平\或低电平信号对应的逻辑门一和逻辑门二的输出信号；或者，与延迟模块的输出信号的一个高电平\或低电平信号对应的逻辑门一和逻辑门二的输出电平信号。
11.在一个可能的实现中，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或非门实现。
12.在另一个可能的实现中，所述输出模块包括：mux和反相器；其中，
13.信号一、信号二作为mux的输入信号，mux的输出端与反相器的输入端连接；反相器的输出信号作为mux的片选信号，选择信号一、信号二中没有毛刺的电平信号；反相器的输出信号即为滤除了毛刺的数字信号。
14.在另一个可能的实现中，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或门实现。
15.在另一个可能的实现中，所述输出模块包括：锁存器和反相器；其中，
16.锁存器由与非门b1和与非门b2组成，信号一作为与非门b1第一输入端的输入信号，信号二作为与非门b2第一输入端的输出信号；
17.与非门b2的输出信号作为反相器的输入信号；反相器的输出信号即为滤除了毛刺的数字信号。
18.另一方面，本技术还提供了一种用于滤除数字信号毛刺的方法，包括：
19.将待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；将延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；
20.逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二，且信号一和信号二在对应的电平信号上仅其一有毛刺；
21.依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；其中，
22.td≥t_glitch，其中，td为延迟模块的延迟，t_glitch为数字信号的毛刺的宽度。
23.在一个可能的实现中，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或非门实现。
24.在另一个可能的实现中，所述依据没有毛刺的电平信号输出滤除了毛刺的数字信号具体为：
25.将信号一、信号二作为mux的输入信号；
26.将mux输出的信号反相后作为mux的片选信号，控制mux选择输出信号一、信号二中没有毛刺的电平信号；将mux输出的信号反相后即为滤除毛刺后的数控信号。
27.在另一个可能的实现中，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或门实现。
28.在另一个可能的实现中，采用与非门b1与非门b2组成锁存器，所述依据没有毛刺的电平信号输出滤除了毛刺的数字信号具体为：
29.将信号一作为与非门b1第一输入端的输入信号，信号二作为与非门b2第一输入端的输出信号；
30.对与非门b2的输出信号反相操作得到滤除了毛刺的数字信号。
附图说明
31.图1为本发明实施例一用于滤除数字信号毛刺的电路的结构示意图；
32.图2为本发明实施例一电路的信号变化关系图；
33.图3为本发明实施例二用于滤除数字信号毛刺的电路的结构示意图；
34.图4为本发明实施例二电路的信号变化关系图。
具体实施方式
35.如图1，一种用于滤除数字信号毛刺的电路由延迟模块、与非门、或非门、二输入数据选择器(mux，multiplexer)和反相器各一个构成。
36.待滤除毛刺的数字信号作为与非门、或非门第一输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为与非门、或非门第二输入端的输入信号；与非门、或非门的输出信号作为二输入mux的输入信号，二输入mux的输出信号作为反相器的输入信号，反相器的输出信号作为二输入mux的片选信号，且反相器的输出信号即为去除毛刺的数字信号。
37.td≥t_glitch，其中，td为延迟模块的延迟，t_glitch为数字信号毛刺的宽度；如数字信号有不只一个毛刺，t_glitch取最宽的毛刺的宽度。
38.如图2，与非门的输出i0上仍存在高电平的glitch，但看不到低电平的glitch，即与非门的输出i0的高电平信号没有毛刺。或非门的输出i1上仍存在低电平的glitch，但没有高电平的glitch，即或非门的输出i1的低电平信号没有毛刺。且在t1时刻前仅i1有毛刺，t1时刻到t2时刻仅i0有毛刺，t2时刻到t3时刻仅i1有毛刺。
39.二输入mux的输出表达式为：
40.图1所示电路的信号变化关系如下：
41.在初始时刻，i0和i1的输出都是高电平，二输入mux的输出是高电平，则反相器的输出out是低电平，二输入mux实际选择i0输出；至t1时刻前，i0都维持高电平，没有毛刺，二输入mux保持选择i0输出，out维持低电平，没有毛刺。
42.在t1时刻，i0变成低电平，out随之变成高电平，二输入mux的输出从i0切换成i1；而i1在t1时刻前变成低电平，至t2时刻前都维持低电平，没有毛刺，out维持高电平，没有毛刺。
43.在t2时刻，i1变成高电平，out随之变成低电平，二输入mux的输出从i1切换成i0；i0在t2时刻前已变成高电平，至t3时刻前都维持高电平，没有毛刺，out维持低电平，没有毛刺。
44.t3时刻与t1时刻一样。
45.图1所示电路的仿真测试中，在输入的数字信号上分别叠加宽度分别是0.1ns、0.6ns、1.1ns、1.6ns、2.1ns和2.6ns的毛刺，图1所示电路的延迟单元的延迟为2ns。经过图1所示电路后，所叠加毛刺宽度低于2ns的数字信号，毛刺会被滤除；而所叠加毛刺宽度高于2ns的数字信号，毛刺会被保留。
46.由此可见，所有宽度不大于延迟模块延迟td的毛刺都可以被滤除。相反地，如果毛刺的宽度t_glitch大于延迟模块的延迟td，那么这个毛刺将被保留下来不能被滤除。考虑到多数情况下，毛刺的宽度都比较小，所以只要确保延迟模块的延迟时间不小于毛刺的宽度，数字信号的毛刺即可以被滤除，且延迟比较小。
47.另一个可能的实现如图3，一种用于滤除数字信号毛刺的电路由与非门、或门、两与非门sr锁存器和反相器构成；两与非门sr锁存器由与非门b1和与非门b2构成。
48.待滤除毛刺的数字信号作为与非门、或门第一输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为与非门、或门第二输入端的输入信号；与非门的输出信号i0作为与非门b1第一输入端的输入信号，或门的输出信号作为与非门b2第一输入端的
输出信号；与非门b1的输出信号作为与非门b2第二输入端的输入信号，与非门b2的输出信号作为与非门b1第二输入端的输入信号；与非门b2的输出信号还作为反相器的输入信号，反相器的输出信号即为去除毛刺的数字信号。
49.同样的，td≥t_glitch。
50.如图4，与非门的输出i0上仍存在高电平的glitch，但看不到低电平的glitch，即与非门的输出i0的高电平信号没有毛刺。或门的输出i1上仍存在高电平的glitch，但没有低电平的glitch，即或门的输出i1的高电平信号没有毛刺。且在t1时刻前仅i1有毛刺，t1时刻到t2时刻仅i0有毛刺，t2时刻到t3时刻仅i1有毛刺。
51.图3所示电路的信号变化关系如下：
52.在初始时刻，i1输出低电平使i3输出高电平，i0、i3输出高电平使i2输出低电平，同时out为低电平；至t1时刻前，i0维持高电平，i2维持低电平，i1由低电平变高电平或由高电平变低电平时i3维持高电平，即i1上的毛刺不影响out，out维持低电平，没有毛刺；
53.在t1时刻，i0变成低电平，i2变成高电平，i1在t1时刻前已变成高电平，i3变成低电平，out变成高电平；至t2时刻前，i1维持高电平，i2维持高电平，i0由低电平变高电平或由高电平变低电平时i3维持低电平，即i0上的毛刺不影响out，out维持高电平，没有毛刺。
54.在t2时刻，i1变成低电平，i3变成高电平，i0在t2时刻前已变成高电平，i2变成低电平，out变成低电平。
55.t3时刻与t1时刻一样。
56.通过在有噪声的重要的数字信号通路末端加上本专利提出的电路，并合理地设置延迟模块的延迟，只需要增加很小面积和功耗的代价，就可以有效地消除信号上的毛刺，使系统工作更加稳定可靠。
57.以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

技术特征：
1.一种用于滤除数字信号毛刺的电路，其特征在于，包括：延迟模块、逻辑门一、逻辑门二和输出模块；其中，待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二，且信号一和信号二在对应的电平信号上仅其一有毛刺；输出模块依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；td≥t_glitch，其中，td为延迟模块的延迟，t_glitch为数字信号的毛刺的宽度。2.根据权利要求1所述的电路，其特征在于，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或非门实现。3.根据权利要求2所述的电路，其特征在于，所述输出模块包括：mux和反相器；其中，信号一、信号二作为mux的输入信号，mux的输出端与反相器的输入端连接；反相器的输出信号作为mux的片选信号，选择信号一、信号二中没有毛刺的电平信号；反相器的输出信号即为滤除了毛刺的数字信号。4.根据权利要求1所述的电路，其特征在于，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或门实现。5.根据权利要求4所述的电路，其特征在于，所述输出模块包括：锁存器和反相器；其中，锁存器由与非门b1和与非门b2组成，信号一作为与非门b1第一输入端的输入信号，信号二作为与非门b2第一输入端的输出信号；与非门b2的输出信号作为反相器的输入信号；反相器的输出信号即为滤除了毛刺的数字信号。6.一种用于滤除数字信号毛刺的方法，其特征在于，包括：将待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；将延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二，且信号一和信号二在对应的电平信号上仅其一有毛刺；依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；其中，td≥t_glitch，其中，td为延迟模块的延迟，t_glitch为数字信号的毛刺的宽度。7.根据权利要求6所述的方法，其特征在于，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或非门实现。8.根据权利要求7所述的方法，其特征在于，所述依据没有毛刺的电平信号输出滤除了毛刺的数字信号具体为：将信号一、信号二作为mux的输入信号；将mux输出的信号反相后作为mux的片选信号，控制mux选择输出信号一、信号二中没有
毛刺的电平信号；将mux输出的信号反相后即为滤除毛刺后的数控信号。9.根据权利要求6所述的方法，其特征在于，所述逻辑门一通过一个与非门实现；所述逻辑门二通过一个或门实现。10.根据权利要求9所述的方法，其特征在于，采用与非门b1与非门b2组成锁存器，所述依据没有毛刺的电平信号输出滤除了毛刺的数字信号具体为：将信号一作为与非门b1第一输入端的输入信号，信号二作为与非门b2第一输入端的输出信号；对与非门b2的输出信号反相操作得到滤除了毛刺的数字信号。

技术总结
本发明涉及一种用于滤除数字信号毛刺的电路，所述电路具体包括：延迟模块、逻辑门一、逻辑门二和输出模块；待滤除毛刺的数字信号作为逻辑门一、逻辑门二的一个输入端的输入信号，以及延迟模块的输入信号；延迟模块的输出信号作为逻辑门一、逻辑门二的另一个输入端的输入信号；逻辑门一输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号一，逻辑门二输出仅高电平信号有毛刺或仅低电平信号有毛刺的信号二；输出模块依据信号一、信号二中没有毛刺的电平信号，输出滤除了毛刺的数字信号；td≥t_glitch。还涉及了方法。本发明的电路和方法，通过简单的逻辑电路滤除数字信号毛刺，占用的面积小，且延迟小、功耗低。功耗低。功耗低。


技术研发人员：苏志刚 王海力
受保护的技术使用者：京微齐力（北京）科技股份有限公司
技术研发日：2022.12.09
技术公布日：2023/7/26