显示设备和包括该显示设备的拼接显示设备的制作方法

显示设备和包括该显示设备的拼接显示设备
1.相关申请的交叉引用
2.本技术要求于2022年1月21日在韩国知识产权局(kipo)提交的第10-2022-0009518号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用并入本文中。
技术领域
3.本公开涉及显示设备和包括该显示设备的拼接显示设备。


背景技术：

4.近来，随着对信息显示的兴趣增加，对显示设备的研究和开发不断地进行。


技术实现要素：

5.本公开旨在提供显示设备和包括该显示设备的拼接显示设备，通过在两个相邻单元像素行之间在信号线(例如，时钟线)的左侧处设置第一级以及在信号线的右侧处设置第二级，可以增加栅极驱动器的布置的自由度，而不考虑分辨率的增加，以确保栅极驱动器的集成空间。
6.此外，本公开旨在提供显示设备和包括该显示设备的拼接显示设备，可以通过最小化显示设备(或显示面板)之间的非显示区域，通过减少多个显示设备之间的断开感来配置更自然的屏幕。
7.根据实施方式的显示设备可以包括衬底，该衬底包括显示区域和至少设置在显示区域的一侧处的非显示区域，衬底包括绝缘材料。显示区域可以包括第一区域、第二区域、第三区域和第四区域，其中，第一区域包括抗静电电路，第二区域包括扇出线，第三区域包括解复用器，第四区域包括像素电路。第四区域可以包括第一子区域和第二子区域，其中，第一子区域与第一区域至第三区域中的至少一个相邻，第二子区域为除第一子区域之外的区域。至少第二子区域可以包括第一像素、第二像素、时钟线和栅极驱动器，其中，第一像素在第一方向上设置在第一像素行中，第二像素在第一方向上设置在可以是第一像素行的下一行的第二像素行中，第二像素与第一像素间隔开，时钟线在与第一方向相交的第二方向上延伸，栅极驱动器包括在平面图中设置在时钟线的左侧的第一级和在平面图中设置在时钟线的右侧的第二级。
8.第二子区域可以包括单元像素行，该单元像素行包括第一像素行和第二像素行。第一级和第二级可以在第二方向上设置在单元像素行中的两个相邻单元像素行之间。
9.第一级和第二级可以设置成多个。多个第一级中的一个第一级和多个第二级中的一个第二级可以设置在两个相邻单元像素行之间。
10.多个第一级中的一个第一级和多个第二级中的一个第二级可以设置在两个相邻单元像素行之中的第一单元像素行的第二像素行与第二单元像素行的第一像素行之间。
11.第一级与时钟线之间在第一方向上的距离和第二级与时钟线之间在第一方向上
的距离可以相同。
12.在平面图中，第一级和第二级可以相对于时钟线对称地定位。
13.第一级可以电连接到第一像素，并且第二级可以电连接到第二像素。
14.第一级可以电连接到第二像素，并且第二级可以电连接到第一像素。
15.时钟线可以包括在第二方向上延伸并且可以在第一方向上彼此间隔开的第一时钟线和第二时钟线，并且第一级和第二级可以通过导电图案电连接到第一时钟线和第二时钟线。
16.导电图案可以包括电连接第一级和第一时钟线的第一导电图案、电连接第一级和第二时钟线的第二导电图案、电连接第二级和第一时钟线的第三导电图案、以及电连接第二级和第二时钟线的第四导电图案。第一时钟线和第二时钟线以及第一导电图案至第四导电图案可以设置在不同层上。
17.第一时钟线和第二时钟线可以设置在第一导电图案至第四导电图案上，并且绝缘层在第一时钟线和第二时钟线与第一导电图案至第四导电图案之间，第一时钟线可以通过绝缘层的第一接触孔电连接到第一导电图案，第二时钟线可以通过绝缘层的第二接触孔电连接到第二导电图案，第一时钟线可以通过绝缘层的第三接触孔电连接到第三导电图案，以及第二时钟线可以通过绝缘层的第四接触孔电连接到第四导电图案。
18.第一像素中的每个和第二像素中的每个可以包括显示元件层和像素电路层，其中，显示元件层包括发光元件，像素电路层包括电连接到发光元件的像素电路和电连接到像素电路的电源线。显示元件层还可以包括可以电连接到发光元件并且可以彼此间隔开的第一电极和第二电极。第一电极和第二电极中的至少一个可以电连接到像素电路，并且第一电极和第二电极中的另一个可以电连接到电源线。
19.像素电路可以不设置在第一区域至第三区域中。发光元件可以设置在第一区域至第三区域中的至少两个区域中。
20.设置在所述至少两个区域中的发光元件中的至少两个可以电连接到设置在第一子区域中的像素电路。
21.发光元件可以包括倒装芯片型的微型发光二极管。
22.显示设备还可以包括与发光元件相邻设置的堤部。堤部可以包括光阻挡材料。
23.衬底可以包括第一表面、第二表面和侧表面，其中，发光元件可以设置在第一表面上，第二表面与第一表面相对，侧表面在第一表面和第二表面之间以与第一表面和第二表面连续。焊盘部分和围绕焊盘部分、侧表面和第二表面的侧连接布线可以设置在非显示区域中。
24.衬底还可以包括形成在第一表面和侧表面之间的倒角部分。侧连接布线可以完全围绕倒角部分。
25.显示设备还可以包括覆盖层、中间层和柔性膜，其中，覆盖层设置在衬底的第一表面上，中间层设置在覆盖层与第一表面之间以联接覆盖层和衬底，柔性膜设置在衬底的第二表面上并且通过导电构件电连接到侧连接布线。覆盖层可以从衬底的侧表面向外突出。
26.根据实施方式的拼接显示设备可以包括以矩阵形式设置的显示设备。显示设备中的每个可以包括衬底，该衬底包括显示区域和至少设置在显示区域的一侧处的非显示区域，衬底包括绝缘材料。显示区域可以包括第一区域、第二区域、第三区域和第四区域，其
中，第一区域包括抗静电电路，第二区域包括扇出线，第三区域包括解复用器，第四区域包括像素电路。第四区域可以包括第一子区域和第二子区域，其中，第一子区域与第一区域至第三区域中的至少一个相邻，第二子区域为除第一子区域之外的区域。至少第二子区域可以包括第一像素、第二像素、时钟线和栅极驱动器，其中，第一像素在第一方向上设置在第一像素行中，第二像素在第一方向上设置在可以是第一像素行的下一行的第二像素行中，第二像素与第一像素间隔开，时钟线在与第一方向相交的第二方向上延伸，栅极驱动器包括在平面图中设置在时钟线的左侧的第一级和在平面图中设置在时钟线的右侧的第二级。
27.根据本公开的实施方式，通过在两个相邻单元像素行之间在时钟线(或时钟信号线)的左侧处设置第一级以及在时钟线的右侧处设置第二级，可以能够增加栅极驱动器的布置的自由度，而不考虑分辨率的增加，以确保栅极驱动器的集成空间。
28.此外，根据本公开的实施方式，由于一个第一级和一个第二级可以设置在两个相邻单元像素行之间，因此可以确保由于分辨率的增加而导致的像素电路的集成空间。
29.此外，根据本公开的实施方式，通过将相邻显示设备(或显示面板)之间的像素间距设计成与显示设备内的像素间距相同，以最小化显示设备之间的非显示区域，从而减少多个显示设备之间的断开感，可以能够形成更自然的屏幕。
30.根据本公开的实施方式的效果不受上面所示内容的限制，并且附加的各种效果包括在说明书中。
附图说明
31.图1示出了根据实施方式的拼接显示设备的示意性立体图。
32.图2示意性地示出了根据实施方式的拼接显示设备。
33.图3a示意性地示出了根据实施方式的显示设备的显示面板。
34.图3b示出了图3a的显示面板的示意性剖视图。
35.图4示出了图3a的部分ea1的示意性放大图。
36.图5示意性地示出了根据实施方式的显示设备中的第一区域、第二区域、第三区域、第四区域和非显示区域。
37.图6示意性地示出了根据实施方式的显示设备的第四区域中的像素电路与栅极驱动器之间的连接关系。
38.图7示出了图4的部分ea2的示意性放大图。
39.图8示意性地示出了根据实施方式的显示设备的第二子区域的部分。
40.图9示出了根据实施方式的包括在像素中的组成元件的电连接关系的示意性电路图。
41.图10至图13示出了沿着图4的线ii-ii’截取的示意性剖视图。
42.图14示意性地示出了根据实施方式的显示设备的第二子区域中的像素与栅极驱动器之间的设置关系。
43.图15和图16示意性地示出了根据实施方式的显示设备的第二子区域中的像素电路与栅极驱动器之间的电连接关系。
44.图17示出了图15的部分ea3的示意性放大图。
45.图18和图19示出了沿着图17的线iii-iii’截取的示意性剖视图。
46.图20和图21示出了沿着图1的线i-i’截取的示意性剖视图。
47.图22示意性地示出了根据实施方式的拼接显示设备的框图。
具体实施方式
48.由于本公开可以进行各种修改并且具有各种形式，因此在下文中仅详细说明和描述特定的实施方式。然而，本公开决不限于特定的实施方式，并且将理解为包括在本公开的精神和范围内包括的所有改变、等同物和替代物。
49.在描述每个附图时，相同的附图标记用于相同的组成元件。在附图中，为了本公开的清楚起见，可以夸大和示出结构的尺寸。诸如第一、第二等的术语将仅用于描述各种组成元件，并且将不被解释为限制这些组成元件。这些术语仅用于将一个组成元件与其它组成元件区分开。例如，第一组成元件可以被称为第二组成元件，并且类似地，第二组成元件可以被称为第一组成元件，而不背离本公开的范围。
50.在本技术中，应当理解，术语“包括”、“包含”、“具有”或“配置”表示存在本说明书中描述的特征、数量、步骤、操作、组成元件、部分或其组合，但不预先排除存在或添加一个或多个其它特征、数量、步骤、操作、组成元件、部分或其组合的可能性。将理解的是，当诸如层、膜、区、区域或衬底的元件被称为在另一元件“上”时，它可以直接在所述另一元件上，或者也可以存在居间元件。此外，在说明书中，当层、膜、区、区域、板等的元件被称为形成在另一元件“上”时，形成方向不限于上方向，而是包括侧向方向或下方向。当层、膜、区、区域、板等的元件被称为在另一元件“下方”时，它可以直接在所述另一元件下方，或者可以存在居间元件。
51.将理解的是，在本技术中，当描述为一个组成元件(例如，第一组成元件)与另一组成元件(例如，第二组成元件)(功能性地或通信地)“联接或连接”/(功能性地或通信地)“联接或连接”到另一组成元件(例如，第二组成元件)时，所述一个组成元件可以与所述另一组成元件直接联接或连接/直接联接或连接到所述另一组成元件，或者可以通过其它组成元件(例如，第三组成元件)与所述另一组成元件联接或连接/联接或连接到所述另一组成元件。相反，将理解的是，当描述为一个组成元件(例如，第一组成元件)与另一组成元件(例如，第二组成元件)“直接联接或连接”/“直接联接或连接”到另一组成元件(例如，第二组成元件)时，在所述一个组成元件与所述另一组成元件之间可以没有其它组成元件(例如，第三组成元件)。
52.在下面的描述中，单数形式将包括复数形式，除非上下文清楚地表示仅单数。
53.将理解的是，术语“连接到”或“联接到”可以包括物理或电连接或联接。
54.术语“重叠”或“重叠的”意指第一对象可以在第二对象的上方或下方或一侧，并且反之亦然。另外，术语“重叠”可以包括层、叠层、面对(face)或面对(facing)、遍及
…
延伸、覆盖或部分地覆盖或如本领域中普通技术人员将理解和领会的任何其它合适的术语。
55.在说明书和权利要求书中，术语“和/或”旨在包括术语“和”及“或”的任何组合，以用于其含义和解释的目的。例如，“a和/或b”可以理解为意指“a、b、或a和b”。术语“和”及“或”可以以结合或分开的意义使用，并且可以理解为等同于“和/或”。
56.在说明书和权利要求书中，短语
“…
中的至少一个”旨在包括“选自
…
的组中的至少一个”的含义，以用于其含义和解释的目的。例如，“a和b中的至少一个”可以理解为意指“a、b、或a和b”。
57.除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域中的普通技术人员所通常理解的相同的含义。还将理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且将不会被解释为理想化的或过于正式的意义，除非在本文明确地如此限定。
58.图1示出了根据实施方式的拼接显示设备tdd的示意性立体图，以及图2示意性地示出了根据实施方式的拼接显示设备tdd。
59.参考图1和图2，根据实施方式的拼接显示设备tdd可以实现包括多个显示设备dd的多屏幕显示设备。
60.在显示设备dd是其中显示表面应用于诸如智能电话、电视、平板pc、移动电话、手表电话、电子书阅读器、台式pc、膝上型pc、上网本计算机、工作站、服务器、pda、便携式多媒体播放器(pmp)、mp3播放器、医疗设备、相机或可穿戴设备的其至少一表面的情况下，本公开可以应用于此。
61.拼接显示设备tdd可以包括多个显示设备dd和壳体hs，其中，多个显示设备dd沿着第一方向dr1和第二方向dr2以矩阵形式布置。
62.显示设备dd可以显示单独图像，或者可以划分和显示一个图像。显示设备dd可以包括例如第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4。
63.第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以并排设置，使得其上可以显示图像的相应显示表面(或图像显示表面)面对一方向。第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以具有相同的尺寸(或面积)，但不限于此。在一些实施方式中，第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个可以具有与相邻显示设备的尺寸(或面积)不同的尺寸(或面积)，以满足所应用的拼接显示设备tdd的设计条件。
64.第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个可以以各种形状设置，并且作为示例，可以以具有两对彼此平行的边的矩形板设置，但实施方式不限于此。在第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个以矩形板设置的情况下，两对边中的一对可以设置成比另一对边长。在图1和图2中，为了更好地理解和易于描述，示出了其中第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个具有拥有一对长边和一对短边的矩形形状的情况，并且长边的延伸方向可以表示为第一方向dr1，短边的延伸方向可以表示为第二方向dr2，并且与长边和短边的延伸方向垂直的方向可以表示为第三方向dr3。以矩形板形状设置的第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个可以在一个长边和一个短边相交的拐角处具有圆化形状，但实施方式不限于此。
65.第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以以矩阵形式布置。矩阵形式可以包括至少一行和至少两列。
66.壳体hs可以物理地组合第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4，使得第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以形成拼接显示设备tdd。壳体hs可以设置在第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4的表面(或下表面)上，以控制或固定第一显示设
备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4的移动。第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个可以通过至少一个紧固构件(未示出)可拆卸地紧固到壳体hs。因此，由于可以能够从壳体hs附接和拆卸第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的每个，因此在第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4中的一个有缺陷的情况下，可以容易地修复。
67.第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以具有基本上相似或相同的结构。例如，第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4可以包括显示区域da和非显示区域nda。显示区域da可以包括像素pxl以显示图像。像素pxl中的每个可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。
68.第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个可以包括包含有机发光层的有机发光二极管、包含量子点发光层的量子点led、包含无机半导体的无机led、以及微型led。非显示区域nda可以设置在显示区域da周围以围绕显示区域da，并且可以不显示图像。
69.显示设备dd可以包括在显示区域da中沿着行和列布置的第一子像素spx1、第二子像素spx2和第三子像素spx3。第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个可以包括由堤部(或像素限定膜)限定的发光区域(或开口区域)，并且可以通过发光区域发射具有预定峰值波长的光。发光区域可以是其中由设置在显示设备dd中的发光元件产生的光可以发射到显示设备dd的外部的区域。第一子像素spx1可以发射第一颜色的光，第二子像素spx2可以发射第二颜色的光，并且第三子像素spx3可以发射第三颜色的光。例如，第一颜色的光可以是峰值波长在610nm至650nm的范围内的红光，第二颜色的光可以是峰值波长在510nm至550nm的范围内的绿光，并且第三颜色的光可以是峰值波长在440nm至480nm的范围内的蓝光，但实施方式不限于此。
70.第一子像素spx1、第二子像素spx2和第三子像素spx3可以沿着显示区域da的第一方向dr1顺序地和重复地设置。第一子像素spx1、第二子像素spx2和第三子像素spx3的相应发光区域的面积可以基本上相同，但不限于此。在一些实施方式中，第三子像素spx3的发光区域的面积(或尺寸)可以大于第一子像素spx1的发光区域的面积，并且第一子像素spx1的发光区域的面积可以大于第二子像素spx2的发光区域的面积，但不限于此。
71.拼接显示设备tdd可以具有整体平坦的区域形状，但不限于此。拼接显示设备tdd可以通过具有三维形状来向用户提供立体效果。例如，当拼接显示设备tdd具有三维形状时，显示设备dd中的至少一些可以具有曲化形状。作为另一示例，显示设备dd可以分别具有平坦形状，并且可以以预定角度彼此连接，使得拼接显示设备tdd可以具有三维形状。
72.拼接显示设备tdd可以包括设置在多个显示区域da之间的联接区域sm。拼接显示设备tdd可以通过分别连接相邻显示设备dd的非显示区域nda来形成。显示设备dd可以通过设置在联接区域sm中的联接构件或粘合构件彼此连接。显示设备dd中的每个的联接区域sm可以不包括焊盘部分或附接到焊盘部分的柔性膜。显示设备dd的显示区域da之间的距离可以非常近，使得显示设备dd之间的联接区域sm可以不被用户识别。例如，第一显示设备dd1的像素pxl与第三显示设备dd3的像素pxl之间的第一水平像素间距hpp1可以与第一显示设
备dd1的像素pxl之间的第二水平像素间距hpp2基本上相同。第三显示设备dd3的像素pxl与第四显示设备dd4的像素pxl之间的第一竖直像素间距vpp1可以与第四显示设备dd4的像素pxl之间的第二竖直像素间距vpp2基本上相同。因此，拼接显示设备tdd可以防止显示设备dd之间的联接区域sm被用户识别，从而改善(例如，最小化)显示设备dd之间的断开感并且改善图像的沉浸感。
73.图3a示意性地示出了根据实施方式的显示设备dd的显示面板dp，以及图3b示出了图3a的显示面板dp的示意性剖视图。
74.在图3a和图3b中，为了更好地理解和易于描述，基于其中可以显示图像的显示区域da，简要示出了显示设备dd的结构，具体地，设置在显示设备dd中的显示面板dp的结构。
75.为了更好地理解和易于描述，在图3a中，平面图中的水平方向可以表示为第一方向dr1，平面图中的竖直方向可以表示为第二方向dr2，并且在图3b中，剖视图中的竖直方向(或衬底sub的厚度方向)可以表示为第三方向dr3。
76.参考图1、图2、图3a和图3b，显示面板dp(或显示设备dd)可以包括可以设置在衬底sub上和显示区域da中的像素pxl。
77.衬底sub可以由具有近似矩形形状的区域形成。然而，设置在衬底sub中的区域的数量可以变化，并且衬底sub的形状可以根据设置在衬底sub中的区域而具有不同的形状。衬底sub可以包括在第三方向dr3上彼此相对的第一表面sf1和第二表面sf2。
78.衬底sub可以由诸如玻璃或树脂的绝缘材料制成。此外，衬底sub可以由柔性材料制成以是可弯曲的或可折叠的，并且可以具有单层结构或多层结构。例如，柔性材料可以包括聚苯乙烯、聚乙烯醇、聚甲基丙烯酸甲酯、聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯、三乙酸纤维素和乙酸丙酸纤维素中的至少一个。然而，包括在衬底sub中的材料不限于上述实施方式。在实施方式中，衬底sub可以由玻璃材料制成。
79.衬底sub(或显示面板dp)可以包括显示区域da和非显示区域nda。显示区域da可以是其中设置有像素pxl以显示图像的区域，并且非显示区域nda可以是其中可以不设置像素pxl并且可以不显示图像的区域。
80.像素pxl可以设置在衬底sub的显示区域da中。像素pxl可以包括发射有色光的发光元件。像素pxl中的每个可以发射红色、绿色和蓝色中的一种的光，但不限于此。
81.像素pxl中的每个可以包括设置在衬底sub上的像素电路层pcl和设置在像素电路层pcl上的显示元件层dpl。此外，像素pxl中的每个可以选择性地包括设置在显示元件层dpl上的覆盖层cov。
82.像素电路层pcl可以位于衬底sub的第一表面sf1上。在像素电路层pcl中，可以设置有可以设置在衬底sub上并且可以包括晶体管以及连接到晶体管的信号布线和电源线的像素电路(在图4中称为“pxc”)。每个晶体管可以具有例如其中半导体图案和栅电极可以彼此堆叠且绝缘层插置在其间的结构。半导体图案可以包括非晶硅、多晶硅、低温多晶硅、有机半导体和/或氧化物半导体。栅电极可以包括铝(al)、铜(cu)、钛(ti)和钼(mo)中的至少一个，但不限于此。此外，像素电路层pcl可以包括至少一个绝缘层。
83.显示元件层dpl可以设置在像素电路层pcl上。包括发射光的发光元件的发光部分(图4中称为“emu”)可以位于显示元件层dpl中。
84.覆盖层cov可以选择性地设置在显示元件层dpl上。
85.覆盖层cov可以设置成覆盖显示元件层dpl以保护显示元件层dpl免受外部冲击。覆盖层cov可以吸收照射到联接区域sm的光或反射到联接区域sm上的光，同时防止相邻显示设备dd之间的联接区域sm被观察到，使得可以最小化对联接区域sm的识别。
86.在以下实施方式中，为了更好地理解和易于描述，平面图中的水平方向可以表示为第一方向dr1，平面图中的竖直方向可以表示为第二方向dr2，并且剖视图中的竖直方向可以表示为第三方向dr3。
87.图4示出了图3a的部分ea1的示意性放大图。图5示意性地示出了根据实施方式的显示设备dd中的第一区域a1、第二区域a2、第三区域a3、第四区域a4和非显示区域nda。图6示意性地示出了根据实施方式的显示设备dd的第四区域a4中的像素电路pxc和栅极驱动器gdr之间的连接关系。图7示出了图4的部分ea2的示意性放大图。图8示意性地示出了根据实施方式的显示设备dd的第二子区域a4b的部分。
88.参考图1至图8，显示设备dd可以包括显示区域da和非显示区域nda。
89.显示区域da可以包括沿着第二方向dr2顺序地定位的第一区域a1、第二区域a2、第三区域a3和第四区域a4。例如，显示区域da可以分隔为第一区域a1、第二区域a2、第三区域a3和第四区域a4。第一区域a1、第二区域a2和第三区域a3可以设置在显示区域da的边缘(例如，上边缘)处，但实施方式不限于此。在一些实施方式中，第一区域a1、第二区域a2和第三区域a3可以全部设置在显示区域da的下边缘、左边缘和右边缘、或上边缘和下边缘处。
90.非显示区域nda可以包括焊盘部分pad。例如，焊盘部分pad可以设置在非显示区域nda中。
91.至少一个抗静电电路esd可以设置在第一区域a1中，至少一个扇出线fol可以设置在第二区域a2中，至少一个解复用器dmx可以设置在第三区域a3中，并且至少一个像素电路pxc可以设置在第四区域a4中。
92.抗静电电路esd可以保护扇出线fol、解复用器dmx和像素电路pxc免受静电的影响。抗静电电路esd可以抑制由静电引起的脉冲电位被引入到内部电路，例如，解复用器dmx和像素电路pxc。
93.扇出线fol可以从焊盘部分pad延伸到解复用器dmx。扇出线fol可以将从焊盘部分pad接收的数据信号提供给解复用器dmx。扇出线fol可以从焊盘部分pad延伸到第四区域a4。扇出线fol可以将从焊盘部分pad接收的时钟信号提供给时钟线ckl，并且可以将从焊盘部分pad接收的电源电压或控制电压提供给电压线vl。
94.第四区域a4可以包括数据线dl、时钟线ckl和电压线vl。例如，数据线dl、时钟线ckl和电压线vl可以设置在第四区域a4中。
95.数据线dl可以连接在解复用器dmx和像素电路pxc之间。数据线dl可以在第二方向dr2上延伸，并且可以在第一方向dr1上彼此间隔开。数据线dl可以将从解复用器dmx接收的数据电压提供给像素电路pxc。数据线dl可以包括第一数据线dl1、第二数据线dl2和第三数据线dl3。第一数据线dl1可以电连接到设置在相同列中的多个第一子像素spx1中的每个的第一像素电路pxc1，以将数据电压提供给第一像素电路pxc1。第二数据线dl2可以电连接到设置在相同列中的多个第二子像素spx2中的每个的第二像素电路pxc2，以将数据电压提供给第二像素电路pxc2。第三数据线dl3可以电连接到设置在相同列中的多个第三子像素
spx3中的每个的第三像素电路pxc3，以将数据电压提供给第三像素电路pxc3。
96.时钟线ckl可以在第二方向dr2上延伸。时钟线ckl可以从扇出线fol接收时钟信号，以将时钟信号提供给栅极驱动器gdr。
97.电压线vl可以在第二方向dr2上延伸，并且可以设置成与时钟线ckl间隔开。电压线vl可以电连接到栅极驱动器gdr的第一级stg1和第二级stg2，以分别将栅极高电压、栅极低电压、电源电压和控制电压中的至少一个提供给第一级stg1和第二级stg2。
98.在实施方式中，第四区域a4可以包括第一子区域a4a和第二子区域a4b。
99.第一子区域a4a可以是第四区域a4的与第一区域a1、第二区域a2和第三区域a3中的至少一个紧密相邻定位的区域，并且第二子区域a4b可以是第四区域a4的除第一子区域a4a之外的剩余区域。例如，第一子区域a4a可以是第四区域a4的最靠近第一区域a1、第二区域a2和第三区域a3之中的第三区域a3定位的一个区域。像素电路pxc可以设置在上述第一子区域a4a和第二子区域a4b中。
100.在实施方式中，像素pxl中的每个可以包括像素电路pxc。例如，每个像素pxl可以包括第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3。此外，像素pxl中的每个可以包括电连接到像素电路pxc的发光部分emu。例如，每个像素pxl可以包括电连接到第一像素电路pxc1的第一发光部分emu1、电连接到第二像素电路pxc2的第二发光部分emu2、以及电连接到第三像素电路pxc3的第三发光部分emu3。
101.第一像素电路pxc1和第一发光部分emu1可以配置每个像素pxl的第一子像素spx1，第二像素电路pxc2和第二发光部分emu2可以配置相应像素pxl的第二子像素spx2，并且第三像素电路pxc3和第三发光部分emu3可以配置相应像素pxl的第三子像素spx3。
102.像素电路pxc中的每个可以包括至少一个晶体管、电连接到晶体管的信号布线、以及电连接到晶体管的电源线。这将在后面参考图9详细描述。
103.发光部分emu中的每个可以包括第一电极pe1、第二电极pe2和发光元件ld。发光元件ld可以连接到第一电极pe1和第二电极pe2。在实施方式中，第一电极pe1可以通过连接图案cnp电连接到像素电路pxc，并且第二电极pe2可以电连接到电源线。在实施方式中，第一电极pe1可以是阳极，并且第二电极pe2可以是阴极。
104.发光元件ld可以发射亮度与通过像素电路pxc提供的驱动电流对应的光。例如，在每个帧周期期间，像素电路pxc可以将与相应帧的灰度值对应的驱动电流提供给发光部分emu。提供给发光部分emu的驱动电流可以流到发光元件ld。因此，在发光元件ld发射亮度与驱动电流对应的光的同时，发光部分emu可以发射光。
105.在实施方式中，第一发光部分emu1可以包括第一电极pe1、第二电极pe2和第一发光元件ld1。第一发光元件ld1可以是发射第一颜色的光的发光二极管。第二发光部分emu2可以包括第一电极pe1、第二电极pe2和第二发光元件ld2。第二发光元件ld2可以是发射与第一颜色的光不同的第二颜色的光的发光二极管。第三发光部分emu3可以包括第一电极pe1、第二电极pe2和第三发光元件ld3。第三发光元件ld3可以是发射与第一颜色的光和第二颜色的光不同的第三颜色的光的发光二极管。图7和图8示出了一个发光元件ld可以设置在发光部分emu中的每个中，但本公开不限于此。在一些实施方式中，发光部分emu中的每个可以包括至少一个发光元件ld。例如，第一发光部分emu1可以包括多个第一发光元件ld1，并且第一发光元件ld1中的每个可以包括通过接触第一电极pe1来连接的第一端部和通过
接触第二电极pe2来连接的第二端部。第二发光部分emu2可以包括多个第二发光元件ld2，并且第二发光元件ld2中的每个可以包括通过接触第一电极pe1来连接的第一端部和通过接触第二电极pe2来连接的第二端部。第三发光部分emu3可以包括多个第三发光元件ld3，并且第三发光元件ld3中的每个可以包括通过接触第一电极pe1来连接的第一端部和通过接触第二电极pe2来连接的第二端部。
106.在实施方式中，发光部分emu可以设置在第一区域a1、第二区域a2和第四区域a4中。换言之，发光部分emu可以不设置在第三区域a3中。
107.位于第一区域a1中的发光部分emu可以通过连接图案cnp电连接到位于第一子区域a4a中的像素电路pxc。例如，位于第一区域a1中的第一发光部分emu1、第二发光部分emu2和第三发光部分emu3中的每个的第一电极pe1可以通过相应的连接图案cnp电连接到位于第一子区域a4a中的相应像素电路pxc。位于第一子区域a4a中的像素电路pxc可以在第一方向dr1上沿着第一电路行cr1布置。
108.位于第二区域a2中的发光部分emu可以通过连接图案cnp电连接到位于第二子区域a4b中的像素电路pxc。例如，位于第二区域a2中的第一发光部分emu1、第二发光部分emu2和第三发光部分emu3中的每个的第一电极pe1可以通过相应的连接图案cnp电连接到位于第二子区域a4b中的相应像素电路pxc。位于第二子区域a4b中的像素电路pxc可以在第一方向dr1上沿着第二电路行cr2布置。
109.位于第四区域a4中的发光部分emu可以通过连接图案cnp电连接到位于第二子区域a4b中的像素电路pxc。例如，位于第四区域a4中的第一发光部分emu1、第二发光部分emu2和第三发光部分emu3中的每个的第一电极pe1可以通过相应的连接图案cnp电连接到位于第二子区域a4b中的相应像素电路pxc。位于第二子区域a4b中的像素电路pxc可以在第一方向dr1上沿着在第二电路行cr2之后的第三电路行cr3、第四电路行cr4、第五电路行cr5、第六电路行cr6和第七电路行cr7布置。第一电路行cr1、第二电路行cr2、第三电路行cr3、第四电路行cr4、第五电路行cr5、第六电路行cr6和第七电路行cr7可以在第四区域a4中沿着第二方向dr2的相反方向顺序地布置。
110.发光部分emu(或像素pxl)可以布置成具有均匀的像素间距。像素pxl可以沿着像素行布置。
111.在至少第二子区域a4b中，像素pxl可以包括在第一方向dr1上沿着第一像素行pr1布置的第一像素pxl1和在第一方向dr1上沿着第二像素行pr2布置的第二像素pxl2。第二像素行pr2可以是在第一像素行pr1之后的像素行。两个连续的像素行的像素电路pxc可以定位成相邻的。例如，设置在第一像素行pr1中的像素电路pxc和设置在第二像素行pr2中的像素电路pxc可以定位成彼此紧密相邻。然而，实施方式不限于此。
112.第一像素pxl1和第二像素pxl2中的每个可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。例如，第一像素pxl1中的每个可以包括第(1-1)子像素spx1_1、第(2-1)子像素spx2_1和第(3-1)子像素spx3_1。第二像素pxl2中的每个可以包括第(1-2)子像素spx1_2、第(2-2)子像素spx2_2和第(3-2)子像素spx3_2。
113.在实施方式中，连续的第一像素行pr1和第二像素行pr2可以配置一个单元像素行upr。换言之，单元像素行upr可以包括连续的第一像素行pr1和第二像素行pr2。
114.栅极驱动器gdr可以设置在第四区域a4中。栅极驱动器gdr可以将栅极信号提供给
连接到像素电路pxc的栅极线。在实施方式中，栅极驱动器gdr可以设置于在第二方向dr2上相邻的两个单元像素行upr之间。栅极驱动器gdr可以包括例如扫描初始化驱动器、扫描写入驱动器、扫描控制驱动器、扫频驱动器、脉冲宽度调制(pwm)驱动器和脉冲幅度调制(pam)驱动器中的至少一个。栅极驱动器gdr可以在第四区域a4中连接到时钟线ckl和电压线vl。
115.栅极驱动器gdr可以划分成两部分并且相对于时钟线ckl定位。例如，栅极驱动器gdr可以包括相对于时钟线ckl位于时钟线ckl的左侧处的第一级stg1和位于时钟线ckl的右侧处的第二级stg2。第一级stg1和第二级stg2中的每个可以通过导电图案cp电连接到时钟线ckl。可以设置多个第一级stg1、多个第二级stg2和多个时钟线ckl。
116.第一级stg1和第二级stg2可以设置成在第一方向dr1上彼此间隔开。在实施方式中，时钟线ckl和第一级stg1之间在第一方向dr1上的距离d1可以与时钟线ckl和第二级stg2之间的距离d2相同。第一级stg1和第二级stg2可以在第四区域a4中相对于时钟线ckl对称地定位。然而，本分开不限于此，并且在一些实施方式中，时钟线ckl和第一级stg1之间在第一方向dr1上的距离d1可以与时钟线ckl和第二级stg2之间的距离d2不同。第一级stg1和第二级stg2可以位于第四区域a4中的相同行中，但可以相对于时钟线ckl不对称地定位。在一些实施方式中，第一级stg1中的一些和与其对应的第二级stg2中的一些可以在第四区域a4中相对于时钟线ckl对称地定位，并且第一级stg1中的剩余级和与其对应的剩余第二级stg2可以在第四区域a4中相对于时钟线ckl不对称地定位。
117.在第一级stg1中，最靠近第一区域a1、第二区域a2和第三区域a3中的至少一个(例如，第三区域a3)定位的第一级stg1可以电连接到设置在第一电路行cr1中的栅极线。例如，第一级stg1可以通过相应的连接布线cnl电连接到设置在第一电路行cr1中的第一栅极线gl1，以向第一栅极线gl1传送栅极信号。设置成与第一级stg1间隔开且时钟线ckl插置在其间的第二级stg2可以不电连接到设置在第一电路行cr1中的第一栅极线gl1。在设置有在第一电路行cr1之前的电路行(例如，前一电路行)的情况下，第二级stg2可以电连接到设置在前一电路行中的栅极线，以向栅极线传送栅极信号。
118.在上述实施方式中，已经描述了最靠近第三区域a3定位的第一级stg1可以电连接到第一栅极线gl1，但本公开不限于此。在一些实施方式中，在第二级stg2中，最靠近第一区域a1、第二区域a2和第三区域a3中的至少一个(例如，第三区域a3)定位的第二级stg2可以电连接到设置在第一电路行cr1中的栅极线。例如，第二级stg2可以通过相应的连接布线cnl电连接到设置在第一电路行cr1中的第一栅极线gl1，以向第一栅极线gl1传送栅极信号。设置成与第二级stg2间隔开且时钟线ckl插置在其间的第一级stg1可以不电连接到设置在第一电路行cr1中的第一栅极线gl1。在设置有在第一电路行cr1之前的电路行(例如，前一电路行)的情况下，第一级stg1可以电连接到设置在前一电路行中的栅极线，以向栅极线传送栅极信号。
119.设置在第二电路行cr2中的第二栅极线gl2可以通过相应的连接布线cnl电连接到第二级stg2之中的相应第二级stg2。
120.设置在第三电路行cr3中的第三栅极线gl3可以通过相应的连接布线cnl电连接到第一级stg1之中的相应第一级stg1。第一级stg1可以设置成在第一方向dr1上与基于时钟线ckl电连接到第二栅极线gl2(或与插置在其间的时钟线ckl电连接)的第二级stg2分开。
121.设置在第四电路行cr4中的第四栅极线gl4可以通过相应的连接布线cnl电连接到
第二级stg2之中的相应第二级stg2。
122.设置在第五电路行cr5中的第五栅极线gl5可以通过相应的连接布线cnl电连接到第一级stg1之中的相应第一级stg1。第一级stg1可以设置成在第一方向dr1上与基于时钟线ckl电连接到第四栅极线gl4(或与插置在其间的时钟线ckl电连接)的第二级stg2分开。
123.设置在第六电路行cr6中的第六栅极线gl6可以通过相应的连接布线cnl电连接到第二级stg2之中的相应第二级stg2。
124.设置在第七电路行cr7中的第七栅极线gl7可以通过相应的连接布线cnl电连接到第一级stg1之中的相应第一级stg1。第一级stg1可以设置成在第一方向dr1上与基于时钟线ckl电连接到第六栅极线gl6(或与插置在其间的时钟线ckl电连接)的第二级stg2分开。
125.设置成基于时钟线ckl在第一方向dr1上彼此间隔开的一个第一级stg1和一个第二级stg2可以电连接到配置单元像素行upr的第一像素pxl1和第二像素pxl2。例如，一个第一级stg1可以电连接到第一像素pxl1和第二像素pxl2中的一个像素pxl，并且一个第二级stg2可以电连接到第一像素pxl1和第二像素pxl2中的另一像素pxl。
126.根据上述实施方式，通过在两个相邻单元像素行upr之间在时钟线ckl的左侧处设置一个第一级stg1和在时钟线ckl的右侧处设置一个第二级stg2，可以改善栅极驱动器gdr的集成自由度。因此，可以进一步确保栅极驱动器gdr的集成空间。
127.此外，根据上述实施方式，一个栅极驱动器gdr可以在显示区域da(或第四区域a4)中在两个相邻单元像素行upr之间设置到第一像素pxl1和第二像素pxl2中的每个，使得可以进一步确保第一像素pxl1和第二像素pxl2中的每个的像素电路pxc的集成空间。
128.此外，根据上述实施方式，其中可以设置有抗静电电路esd的第一区域a1、其中可以设置有扇出线fol的第二区域a2、其中可以设置有解复用器dmx的第三区域a3、以及其中可以设置有像素电路pxc的第四区域a4可以都设置在显示区域da中，使得通过减小或最小化非显示区域nda，可以能够将显示设备dd之间的像素间距设计成与显示设备dd中的像素间距相同。因此，用显示设备dd实现的拼接显示设备tdd最小化了相邻显示设备dd之间的距离，使得可以能够通过防止用户识别相邻显示设备dd之间的联接区域sm来改善图像的沉浸感，并且改善(例如，最小化)显示设备dd之间的断开感以实现更自然的图像。
129.图9示出了根据实施方式的可以包括在像素pxl中的组成元件的电连接关系的示意性电路图。
130.例如，图9示出了根据实施方式的可以包括在可以应用于有源矩阵型的显示设备的第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个中的组成元件的电连接关系。然而，第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个的组成元件的连接关系不限于此。在以下实施方式中，当第一子像素spx1、第二子像素spx2和第三子像素spx3被综合命名时，它们将被称为像素pxl或多个像素pxl。
131.关于图9的实施方式，为了避免冗余描述，将描述与上述实施方式的区别。
132.参考图1至图9，像素pxl可以包括发光部分emu。此外，像素pxl可以选择性地还包括用于驱动发光部分emu的像素电路pxc。
133.在一些实施方式中，发光部分emu可以包括连接在可以被施加第二电源电压的第二电源线vdl2和可以被施加第三电源电压的第三电源线vsl之间的发光元件ld。此外，发光部分emu可以包括连接到发光元件ld的第一端部(或第二半导体层)的第一电极pe1和连接
到发光元件ld的第二端部(或第一半导体层)的第二电极pe2。第一电极pe1可以是阳极，并且第二电极pe2可以是阴极。
134.发光元件ld可以发射亮度与通过像素电路pxc提供的驱动电流对应的光。例如，在每个帧周期期间，像素电路pxc可以将与相应帧的灰度值对应的驱动电流提供给发光部分emu。提供给发光部分emu的驱动电流可以流到发光元件ld。因此，在发光元件ld发射亮度与驱动电流对应的光的同时，发光部分emu可以发射光。
135.像素电路pxc可以连接到扫描写入线gwl、扫描初始化线gil、扫描控制线gcl、扫频线swpl、pwm发光线pwel、pam发光线pael和数据线dl、pam数据线rdl和测试信号线tstl。像素电路pxc可以连接到可以被施加第一电源电压的第一电源线vdl1、可以被施加第二电源电压的第二电源线vdl2、可以被施加第三电源电压的第三电源线vsl、可以被施加初始化电压的初始化电压线vil、以及可以被施加栅极截止电压的栅极截止电压线vghl。
136.像素电路pxc可以包括第一像素驱动器pdu1、第二像素驱动器pdu2和第三像素驱动器pdu3。像素电路pxc可以电连接到像素pxl(或第一子像素spx1、第二子像素spx2和第三子像素spx3中的每个)的发光元件ld。
137.发光元件ld可以根据由第二像素驱动器pdu2产生的驱动电流发射光。发光元件ld可以设置在第十七晶体管t17和第三电源线vsl之间。发光元件ld的第一端部(或第一电极pe1)可以连接到第十七晶体管t17的第二端子，并且发光元件ld的第二端部(或第二电极pe2)可以连接到第三电源线vsl。发光元件ld可以是包括设置在第一电极pe1和第二电极pe2之间的无机半导体的无机发光元件。例如，发光元件ld可以是由无机半导体制成的微型led，但不限于此。
138.第一像素驱动器pdu1可以基于数据线dl的数据电压产生控制电流以控制第三像素驱动器pdu3的第三节点n3的电压。第一像素驱动器pdu1的控制电流可以调节施加到发光元件ld的第一端部(或第一电极pe1)的电压的脉冲宽度。第一像素驱动器pdu1可以执行施加到发光元件ld的第一端部(或第一电极pe1)的电压的脉冲宽度调制。因此，第一像素驱动器pdu1可以是pwm部分。
139.第一像素驱动器pdu1可以包括第一晶体管t1至第七晶体管t7以及第一电容器c1。
140.第一晶体管t1可以基于施加到第一晶体管t1的栅电极的数据电压来控制在第一晶体管t1的第二端子和第一晶体管t1的第一端子之间流动的控制电流。
141.第二晶体管t2可以通过扫描写入线gwl的扫描写入信号来导通，以将数据线dl的数据电压提供给第一晶体管t1的第一端子。第二晶体管t2的栅电极可以连接到扫描写入线gwl，第二晶体管t2的第一端子可以连接到数据线dl，并且第二晶体管t2的第二端子可以连接到第一晶体管t1的第一端子。
142.第三晶体管t3可以通过扫描初始化线gil的扫描初始化信号来导通，以将初始化电压线vil电连接到第一晶体管t1的栅电极。在其中第三晶体管t3可以导通的周期期间，第一晶体管t1的栅电极可以放电到初始化电压线vil的初始化电压。扫描初始化信号的栅极导通电压可以与初始化电压线vil的初始化电压不同。由于栅极导通电压和初始化电压之间的差电压可以大于第三晶体管t3的阈值电压，因此即使在初始化电压可以施加到第一晶体管t1的栅电极之后，第三晶体管t3也可以稳定地导通。因此，在第三晶体管t3导通的情况下，无论第三晶体管t3的阈值电压如何，第一晶体管t1的栅电极可以稳定地接收初始化电
压。
143.第三晶体管t3可以包括串联连接的多个晶体管。例如，第三晶体管t3可以包括第一子晶体管t31和第二子晶体管t32。第一子晶体管t31和第二子晶体管t32可以防止第一晶体管t1的栅电极的电压通过第三晶体管t3泄漏。第一子晶体管t31的栅电极可以连接到扫描初始化线gil，第一子晶体管t31的第一端子可以连接到第一晶体管t1的栅电极，并且第一子晶体管t31的第二端子可以连接到第二子晶体管t32的第一端子。第二子晶体管t32的栅电极可以连接到扫描初始化线gil，第二子晶体管t32的第一端子可以连接到第一子晶体管t31的第二端子，并且第二子晶体管t32的第二端子可以连接到初始化电压线vil。
144.第四晶体管t4可以通过扫描写入线gwl的扫描写入信号来导通，以电连接第一晶体管t1的栅电极和第一晶体管t1的第二端子。因此，在其中第四晶体管t4可以导通的周期期间，第一晶体管t1可以作为二极管操作。
145.第四晶体管t4可以包括串联连接的多个晶体管。例如，第四晶体管t4可以包括第三子晶体管t41和第四子晶体管t42。第三子晶体管t41和第四子晶体管t42可以防止第一晶体管t1的栅电极的电压通过第四晶体管t4泄漏。第三子晶体管t41的栅电极可以连接到扫描写入线gwl，第三子晶体管t41的第一端子可以连接到第一晶体管t1的第二端子，并且第三子晶体管t41的第二端子可以连接到第四子晶体管t42的第一端子。第四子晶体管t42的栅电极可以连接到扫描写入线gwl，第四子晶体管t42的第一端子可以连接到第三子晶体管t41的第二端子，并且第四子晶体管t42的第二端子可以连接到第一晶体管t1的栅电极。
146.第五晶体管t5可以通过pwm发光线pwel的pwm发光信号来导通，以将第一电源线vdl1电连接到第一晶体管t1的第一端子。第五晶体管t5的栅电极可以连接到pwm发光线pwel，第五晶体管t5的第一端子可以连接到第一电源线vdl1，并且第五晶体管t5的第二端子可以连接到第一晶体管t1的第一端子。
147.第六晶体管t6可以通过pwm发光线pwel的pwm发光信号来导通，以将第一晶体管t1的第二端子电连接到第三像素驱动器pdu3的第三节点n3。第六晶体管t6的栅电极可以连接到pwm发光线pwel，第六晶体管t6的第一端子可以连接到第一晶体管t1的第二端子，并且第六晶体管t6的第二端子可以连接到第三像素驱动器pdu3的第三节点n3。
148.第七晶体管t7可以通过扫描控制线gcl的扫描控制信号来导通，以将栅极截止电压线vghl的栅极截止电压提供给连接到扫频线swpl的第一节点n1。因此，在其中初始化电压可以施加到第一晶体管t1的栅电极的周期期间和其中数据线dl的数据电压和第一晶体管t1的阈值电压可以编程的周期期间，可以能够防止第一晶体管t1的栅电极的电压变化由第一电容器c1反映到扫频线swpl的扫频信号中。第七晶体管t7的栅电极可以连接到扫描控制线gcl，第七晶体管t7的第一端子可以连接到栅极截止电压线vghl，并且第七晶体管t7的第二端子可以连接到第一节点n1。
149.第一电容器c1可以设置在第一晶体管t1的栅电极与第一节点n1之间。第一电容器c1的一电极(或第一电容器电极)可以连接到第一晶体管t1的栅电极，并且第一电容器c1的另一电极(或第二电容器电极)可以连接到第一节点n1。
150.第一节点n1可以是扫频线swpl、第七晶体管t7的第二端子和第一电容器c1的另一电极之间的接触点。
151.第二像素驱动器pdu2可以基于pam数据线rdl的pam数据电压产生提供给发光元件
ld的驱动电流。第二像素驱动器pdu2可以是执行脉冲幅度调制的脉冲幅度调制(pam)部分。第二像素驱动器pdu2可以是接收相同的pam数据电压以产生相同的驱动电流的恒流发生器，而不考虑第一子像素spx1、第二子像素spx2和第三子像素spx3的亮度。
152.第二像素驱动器pdu2可以包括第八晶体管t8至第十四晶体管t14以及第二电容器c2。
153.第八晶体管t8可以基于施加到第八晶体管t8的栅电极的电压来控制流入发光元件ld中的驱动电流。
154.第九晶体管t9可以通过扫描写入线gwl的扫描写入信号来导通，以将pam数据线rdl的pam数据电压提供给第八晶体管t8的第一端子。第九晶体管t9的栅电极可以连接到扫描写入线gwl，第九晶体管t9的第一端子可以连接到pam数据线rdl，并且第九晶体管t9的第二端子可以连接到第八晶体管t8的第一端子。
155.第十晶体管t10可以通过扫描初始化线gil的扫描初始化信号来导通，以将初始化电压线vil电连接到第八晶体管t8的栅电极。在其中第十晶体管t10可以导通的周期期间，第八晶体管t8的栅电极可以放电到初始化电压线vil的初始化电压。扫描初始化信号的栅极导通电压可以与初始化电压线vil的初始化电压不同。由于栅极导通电压和初始化电压之间的差电压可以大于第十晶体管t10的阈值电压，因此即使在初始化电压可以施加到第八晶体管t8的栅电极之后，第十晶体管t10也可以稳定地导通。因此，在第十晶体管t10导通的情况下，第八晶体管t8的栅电极可以稳定地接收初始化电压，而不考虑第十晶体管t10的阈值电压。
156.第十晶体管t10可以包括串联连接的多个晶体管。例如，第十晶体管t10可以包括第五子晶体管t101和第六子晶体管t102。第五子晶体管t101和第六子晶体管t102可以防止第八晶体管t8的栅电极的电压通过第十晶体管t10泄漏。第五子晶体管t101的栅电极可以连接到扫描初始化线gil，第五子晶体管t101的第一端子可以连接到第八晶体管t8的栅电极，并且第五子晶体管t101的第二端子可以连接到第六子晶体管t102的第一端子。第六子晶体管t102的栅电极可以连接到扫描初始化线gil，第六子晶体管t102的第一端子可以连接到第五子晶体管t101的第二端子，并且第六子晶体管t102的第二端子可以连接到初始化电压线vil。
157.第十一晶体管t11可以通过扫描写入线gwl的扫描写入信号来导通，以电连接第八晶体管t8的栅电极和第八晶体管t8的第二端子。因此，在其中第十一晶体管t11可以导通的周期期间，第八晶体管t8可以作为二极管操作。
158.第十一晶体管t11可以包括串联连接的多个晶体管。例如，第十一晶体管t11可以包括第七子晶体管t111和第八子晶体管t112。第七子晶体管t111和第八子晶体管t112可以防止第八晶体管t8的栅电极的电压通过第十一晶体管t11泄漏。第七子晶体管t111的栅电极可以连接到扫描写入线gwl，第七子晶体管t111的第一端子可以连接到第八晶体管t8的第二端子，并且第七子晶体管t111的第二端子可以连接到第八子晶体管t112的第一端子。第八子晶体管t112的栅电极可以连接到扫描写入线gwl，第八子晶体管t112的第一端子可以连接到第七子晶体管t111的第二端子，并且第八子晶体管t112的第二端子可以连接到第八晶体管t8的栅电极。
159.第十二晶体管t12可以通过pwm发光线pwel的pwm发光信号来导通，以将第八晶体
管t8的第一端子电连接到第二电源线vdl2。第十二晶体管t12的栅电极可以连接到pwm发光线pwel，第十二晶体管t12的第一端子可以连接到第一电源线vdl1，并且第十二晶体管t12的第二端子可以连接到第八晶体管t8的第一端子。
160.第十三晶体管t13可以通过扫描控制线gcl的扫描控制信号来导通，以将第一电源线vdl1电连接到第二节点n2。第十三晶体管t13的栅电极可以连接到扫描控制线gcl，第十三晶体管t13的第一端子可以连接到第一电源线vdl1，并且第十三晶体管t13的第二端子可以连接到第二节点n2。
161.第十四晶体管t14可以通过pwm发光线pwel的pwm发光信号来导通，以将第十二晶体管t12的第一端子电连接到第二节点n2。第十四晶体管t14的栅电极可以连接到pwm发光线pwel，第十四晶体管t14的第一端子可以连接到第二电源线vdl2，并且第十四晶体管t14的第二端子可以连接到第二节点n2。
162.第二电容器c2可以设置在第八晶体管t8的栅电极与第二节点n2之间。第二电容器c2的一电极(或第一电容器电极)可以连接到第八晶体管t8的栅电极，并且另一电极(或第二电容器电极)可以连接到第二节点n2。
163.第二节点n2可以是第十三晶体管t13的第二端子、第十四晶体管t14的第二端子和第二电容器c2的另一电极之间的接触点。
164.第三像素驱动器pdu3可以基于第三节点n3的电压来控制驱动电流可以提供给发光元件ld的周期。
165.第三像素驱动器pdu3可以包括第十五晶体管t15至第十九晶体管t19以及第三电容器c3。
166.第十五晶体管t15可以基于第三节点n3的电压来导通。在第十五晶体管t15导通的情况下，第八晶体管t8的驱动电流可以提供给发光元件ld。在第十五晶体管t15截止的情况下，第八晶体管t8的驱动电流可以不提供给发光元件ld。因此，第十五晶体管t15的导通周期可以与发光元件ld的发光周期基本上相同。第十五晶体管t15的栅电极可以连接到第三节点n3，第十五晶体管t15的第一端子可以连接到第八晶体管t8的第二端子，并且第十五晶体管t15的第二端子可以连接到第十七晶体管t17的第一端子。
167.第十六晶体管t16可以通过扫描控制线gcl的扫描控制信号来导通，以将初始化电压线vil电连接到第三节点n3。因此，在其中第十六晶体管t16可以导通的周期期间，第三节点n3可以放电到初始化电压线vil的初始化电压。
168.第十六晶体管t16可以包括串联连接的多个晶体管。例如，第十六晶体管t16可以包括第九子晶体管t161和第十子晶体管t162。第九子晶体管t161和第十子晶体管t162可以防止第三节点n3的电压通过第十六晶体管t16泄漏。第九子晶体管t161的栅电极可以连接到扫描控制线gcl，第九子晶体管t161的第一端子可以连接到第三节点n3，并且第九子晶体管t161的第二端子可以连接到第十子晶体管t162的第一端子。第十子晶体管t162的栅电极可以连接到扫描控制线gcl，第十子晶体管t162的第一端子可以连接到第九子晶体管t161的第二端子，并且第十子晶体管t162的第二端子可以连接到初始化电压线vil。
169.第十七晶体管t17可以通过pam发光线pael的pam发光信号来导通，以将第十五晶体管t15的第二端子电连接到第一电极pe1(或发光元件ld的第一端部)。第十七晶体管t17的栅电极可以连接到pam发光线pael，第十七晶体管t17的第一端子可以连接到第十五晶体
管t15的第二端子，并且第十七晶体管t17的第二端子可以连接到第一电极pe1(或发光元件ld的第一端部)。
170.第十八晶体管t18可以通过扫描控制线gcl的扫描控制信号来导通，以将初始化电压线vil电连接到第一电极pe1(或发光元件ld的第一端部)。因此，在其中第十八晶体管t18可以导通的周期期间，发光元件ld的第一端部可以放电到初始化电压线vil的初始化电压。第十八晶体管t18的栅电极可以连接到扫描控制线gcl，第十八晶体管t18的第一端子可以连接到第一电极pe1(或发光元件ld的第一端部)，并且第十八晶体管t18的第二端子可以连接到初始化电压线vil。
171.第十九晶体管t19可以通过测试信号线tstl的测试信号来导通，以将第一电极pe1(或发光元件ld的第一端部)电连接到第三电源线vsl。第十九晶体管t19的栅电极可以连接到测试信号线tstl，第十九晶体管t19的第一端子可以连接到第一电极pe1(或发光元件ld的第一端部)，并且第十九晶体管t19的第二端子可以连接到第三电源线vsl。
172.第三电容器c3可以设置在第三节点n3和初始化电压线vil之间。第三电容器c3的一电极(或第一电容器电极)可以连接到第三节点n3，并且第三电容器c3的另一电极(或第二电容器电极)可以连接到初始化电压线vil。
173.第三节点n3可以是第六晶体管t6的第二端子、第十五晶体管t15的栅电极、第九子晶体管t161的第一端子和第三电容器c3的一电极之间的接触点。
174.第一晶体管t1至第十九晶体管t19中的每个的第一端子和第二端子中的一个可以是源电极，并且其另一个可以是漏电极。第一晶体管t1至第十九晶体管t19中的每个的半导体层可以由多晶硅、非晶硅和氧化物半导体中的至少一个形成。在第一晶体管t1至第十九晶体管t19中的每个的半导体层是多晶硅的情况下，可以通过低温多晶硅(ltps)工艺形成。
175.在上述实施方式中，已经描述了可以由p型金属氧化物半导体场效应晶体管(mosfet)形成的第一晶体管t1至第十九晶体管t19中的每个，但实施方式不限于此。在一些实施方式中，第一晶体管t1至第十九晶体管t19中的每个可以由n型mosfet形成。此外，在上述实施方式中，已经描述了包括第一晶体管t1至第十九晶体管t19的像素电路pxc，但晶体管的数量不限于此。此外，第一晶体管t1至第十九晶体管t19的连接关系不限于图9的实施方式。
176.图10至图13示出了沿着图4的线ii-ii’截取的示意性剖视图。
177.图11和图12的实施方式示出了关于存在或不存在位于发光元件ld上或与发光元件ld相邻的组件的图10的实施方式的变化。例如，图11示出了包括与发光元件ld相邻设置的堤部bnk的实施方式，以及图12示出了其中覆盖层cov可以设置在发光元件ld的上部处的实施方式。
178.图13示出了其中倒角部分chm可以设置在显示设备dd(或衬底sub)的边缘ed处的实施方式。
179.图10至图13通过将每个电极仅示出为单层电极和将每个绝缘层仅示出为单层绝缘层来示出简化的显示设备dd，但本公开不限于此。
180.关于图10至图13的实施方式，为了避免重复描述，将描述与上述实施方式的区别。
181.参考图1至图13，显示设备dd可以包括显示区域da和非显示区域nda。显示区域da可以包括发光区域ema和非发光区域nea，其中，光可以从发光区域ema发射，非发光区域nea
可以与发光区域ema相邻，并且光可以不从非发光区域nea发射。焊盘部分pad可以设置在非显示区域nda中。
182.显示设备dd可以包括衬底sub、像素电路层pcl和显示元件层dpl。此外，显示设备dd可以包括位于衬底sub的第二表面sf2(或后侧)上的柔性膜fpcb。
183.衬底sub可以支承显示设备dd。衬底sub可以是基础衬底或基础构件。衬底sub可以是柔性衬底，该柔性衬底可以是可弯曲的、可折叠的或可卷曲的。例如，衬底sub可以包括诸如聚合物树脂(诸如聚酰亚胺(pi))的绝缘材料，但不限于此。在一些实施方式中，衬底sub可以是包括玻璃材料的刚性衬底。
184.衬底sub可以包括在第三方向dr3上彼此相对的第一表面sf1和第二表面sf2。第一表面sf1可以是其上可以安装发光元件ld的安装表面，并且第二表面sf2可以是其上可以设置柔性膜fpcb的表面。第一表面sf1可以是衬底sub的上表面，并且第二表面sf2可以是衬底sub的下表面。此外，衬底sub可以包括侧表面sf3(或一个侧表面)，该侧表面sf3(或一个侧表面)可以位于第一表面sf1和第二表面sf2之间，并且可以与第一表面sf1和第二表面sf2连续。侧表面sf3可以是显示设备dd的边缘ed。
185.在一些实施方式中，如图13中所示，衬底sub可以包括形成在第一表面sf1和侧表面sf3之间以及第二表面sf2和侧表面sf3之间的倒角部分chm(或倒角表面)。由于倒角部分chm，衬底sub的侧表面sf3可以具有预定的倾斜度。因此，可以能够防止在显示设备dd的边缘ed处围绕衬底sub的第一表面sf1、第二表面sf2和侧表面sf3的侧连接布线scl的断开。此外，当多个显示设备dd实现拼接显示设备tdd时，倒角部分chm可以防止显示设备dd中的每个的衬底sub被碰撞和损坏。
186.像素电路层pcl和显示元件层dpl可以设置成在衬底sub的第一表面sf1(或上表面)上彼此重叠。例如，显示设备dd可以包括设置在衬底sub的第一表面sf1上的像素电路层pcl、以及设置在像素电路层pcl上的显示元件层dpl。
187.在一些实施方式中，像素电路层pcl可以包括多个像素电路pxc。例如，像素电路层pcl可以包括第一子像素spx1的第一像素电路pxc1、第二子像素spx2的第二像素电路pxc2和第三子像素spx3的第三像素电路pxc3。此外，像素电路层pcl可以包括电连接到第一像素电路pxc1、第二像素电路pxc2和第三像素电路pxc3中的每个的信号布线。
188.像素电路层pcl可以包括设置在衬底sub的第一表面sf1上的至少一个绝缘层。例如，绝缘层可以包括缓冲层bfl、第一栅极绝缘层gi1、第二栅极绝缘层gi2、层间绝缘层ild、第一通孔层via1、第一钝化层pas1、第二通孔层via2、第二钝化层pas2、第三通孔层via3和第三钝化层pas3，它们可以在第三方向dr3(或衬底sub的厚度方向)上在衬底sub的第一表面sf1上彼此顺序地堆叠。
189.缓冲层bfl可以完全设置在衬底sub的第一表面sf1上。缓冲层bfl可以防止杂质扩散到像素电路pxc中。缓冲层bfl可以是包括无机材料的无机绝缘膜。缓冲层bfl可以包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(al
x
oy)中的至少一种。缓冲层bfl可以设置为单层，但也可以设置为双层或更多层的多层。在缓冲层bfl设置为多层的情况下，缓冲层bfl的相应层可以由相同的材料或不同的材料制成。根据衬底sub的材料、工艺条件等，可以省略缓冲层bfl。
190.第一栅极绝缘层gi1可以完全设置在缓冲层bfl上。第一栅极绝缘层gi1可以包括
与上述缓冲层bfl相同的材料，或者可以包括选自作为缓冲层bfl的组成材料而公开的材料中的材料。例如，第一栅极绝缘层gi1可以是包括无机材料的无机绝缘膜。
191.第二栅极绝缘层gi2可以完全设置在第一栅极绝缘层gi1上。第二栅极绝缘层gi2可以包括与第一栅极绝缘层gi1相同的材料。例如，第二栅极绝缘层gi2可以是包括无机材料的无机绝缘膜。
192.层间绝缘层ild可以完全设置和/或形成在第二栅极绝缘层gi2上。层间绝缘层ild可以包括与第二栅极绝缘层gi2相同的材料，或者可以包括选自作为第二栅极绝缘层gi2的组成材料而公开的材料中的一种或多种材料。
193.第一通孔层via1可以完全设置和/或形成在层间绝缘层ild上。第一通孔层via1可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。无机绝缘膜可以包括例如氧化硅(sio
x
)、氮化硅(sin
x
)、氮氧化硅(sio
x
ny)和氧化铝(al
x
oy)中的至少一种。有机绝缘膜可以是例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。在实施方式中，第一通孔层via1可以具有平坦表面，以减小由设置在其之下的组件引起的台阶。在实施方式中，第一通孔层via1可以包括包含有机材料的有机绝缘膜。
194.第一钝化层pas1可以完全设置和/或形成在第一通孔层via1上。第一钝化层pas1可以是包括无机材料的无机绝缘膜。第一钝化层pas1可以包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(al
x
oy)中的至少一种。
195.第二通孔层via2可以完全设置和/或形成在第一钝化层pas1上。第二通孔层via2可以包括与第一通孔层via1相同的材料，或者可以包括选自作为第一通孔层via1的组成材料而公开的材料中的材料。例如，第二通孔层via2可以是包括有机材料的有机绝缘膜。
196.第二钝化层pas2可以完全设置和/或形成在第二通孔层via2上。第二钝化层pas2可以包括与第一钝化层pas1相同的材料。第二钝化层pas2可以是包括无机材料的无机绝缘膜。
197.第三通孔层via3可以完全设置和/或形成在第二钝化层pas2上。第三通孔层via3可以包括与第一通孔层via1相同的材料。例如，第三通孔层via3可以是包括有机材料的有机绝缘膜。
198.第三钝化层pas3可以完全设置和/或形成在第三通孔层via3上。第三钝化层pas3可以包括与第一钝化层pas1相同的材料。第三钝化层pas3可以是包括无机材料的无机绝缘膜。
199.像素电路层pcl可以包括设置在上述绝缘层之间的至少一个导电层。例如，像素电路层pcl可以包括设置在衬底sub和缓冲层bfl之间的第一导电层、设置在第一栅极绝缘层gi1和第二栅极绝缘层gi2之间的第二导电层、设置在第二栅极绝缘层gi2和层间绝缘层ild之间的第三导电层、设置在层间绝缘层ild和第一通孔层via1之间的第四导电层、设置在第一钝化层pas1和第二通孔层via2之间的第五导电层、以及设置在第二钝化层pas2和第三通孔层via3之间的第六导电层。
200.第一导电层可以形成为具有选自由铜(cu)、钼(mo)、钨(w)、钕(nd)、钛(ti)、铝(al)、银(ag)及其合金组成的组中的单一物质或其混合物的单层结构，或者为了降低布线电阻，第一导电层可以形成为具有可以是低电阻材料的钼(mo)、钛(ti)、铜(cu)、铝(al)或
银(ag)的双层或多层结构。第二导电层至第六导电层中的每个可以包括与第一导电层相同的材料，或者可以包括选自作为第一导电层的组成材料而公开的材料中的一种或多种材料，但不限于此。
201.像素电路层pcl可以包括像素电路pxc以及电连接到像素电路pxc的电极和布线。例如，像素电路层pcl可以包括底部金属图案bml、晶体管t、第一电容器c1、扇出线fol、连接电极cce、阳极连接线acl和桥接图案brp，但实施方式不限于此。
202.底部金属图案bml可以阻挡可以从衬底sub的第二表面sf2引入到像素电路pxc的光。底部金属图案bml可以是设置在衬底sub和缓冲层bfl之间的第一导电层。在一些实施方式中，底部金属图案bml可以电连接到晶体管t。可以加宽提供给晶体管t的栅电极ge的预定电压的驱动范围。尽管在附图中没有直接示出，但是底部金属图案bml可以电连接到晶体管t的一个端子以稳定晶体管t的沟道区ch。此外，由于底部金属图案bml可以电连接到晶体管t，所以可以防止底部金属图案bml的浮置。
203.晶体管t可以包括半导体图案和与半导体图案的一个区重叠的栅电极ge。
204.半导体图案可以设置在缓冲层bfl上。半导体图案可以包括沟道区ch、源电极se(或源区)和漏电极de(或漏区)。晶体管t可以是配置像素电路pxc的晶体管。源电极se和漏电极de可以通过对半导体图案进行热处理而形成为导体。例如，半导体图案可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。作为另一示例，半导体图案可以包括可以设置在不同层上的第一有源层和第二有源层。第一有源层可以包括多晶硅、单晶硅、低温多晶硅或非晶硅，并且第二有源层可以包括氧化物半导体。
205.栅电极ge可以设置在第一栅极绝缘层gi1上。栅电极ge可以是设置在第一栅极绝缘层gi1和第二栅极绝缘层gi2之间的第二导电层。栅电极ge可以与半导体图案的沟道区ch重叠。第一栅极绝缘层gi1可以使半导体图案的沟道区ch与栅电极ge绝缘。
206.第二导电层可以包括扇出线fol以及第一电容器c1的第一电容器电极ce1。
207.扇出线fol可以位于第一栅极绝缘层gi1上，并且可以电连接到位于非显示区域nda中的焊盘部分pad。作为示例，扇出线fol可以通过穿过第二栅极绝缘层gi2、层间绝缘层ild、第一钝化层pas1、第二钝化层pas2和第三钝化层pas3中的每个的接触孔电连接到焊盘部分pad。扇出线fol可以从焊盘部分pad延伸到显示区域da，从而减小非显示区域nda的尺寸。
208.在一些实施方式中，第一电容器电极ce1可以连接到晶体管t的栅电极ge。
209.包括栅电极ge、扇出线fol和第一电容器电极ce1的第二导电层可以配置为单层或多层。第二栅极绝缘层gi2可以设置在上述第二导电层上。
210.第一电容器c1的第二电容器电极ce2可以设置在第二栅极绝缘层gi2上。第二电容器电极ce2可以是位于第二栅极绝缘层gi2和层间绝缘层ild之间的第三导电层。第二电容器电极ce2可以与第一电容器电极ce1重叠且第二栅极绝缘层gi2插置在其间，以形成电容。在第一电容器电极ce1和第二电容器电极ce2的重叠区域为宽的情况下，可以增加第一电容器c1的电容。包括第二电容器电极ce2的第三导电层可以配置为单层或多层。
211.层间绝缘层ild可以完全设置在第二电容器电极ce2上。
212.连接电极cce可以设置在层间绝缘层ild上。连接电极cce可以是位于层间绝缘层ild和第一通孔层via1之间的第四导电层。连接电极cce可以通过层间绝缘层ild、第二栅极
绝缘层gi2和第一栅极绝缘层gi1中的每个的接触孔连接到晶体管t的漏电极de。包括连接电极cce的第四导电层可以由单层或多层配置。
213.第一通孔层via1可以设置在第四导电层上。第一通孔层via1可以使第四导电层的上部平坦化。
214.第一钝化层pas1可以设置在第一通孔层via1上。
215.阳极连接线acl和第三电源线vsl可以设置在第一钝化层pas1上。阳极连接线acl和第三电源线vsl可以是位于第一钝化层pas1和第二通孔层via2之间的第五导电层。
216.阳极连接线acl可以通过第一钝化层pas1和第一通孔层via1中的每个的接触孔电连接到连接电极cce。阳极连接线acl可以通过连接电极cce电连接到晶体管t的漏电极de。
217.包括阳极连接线acl和第三电源线vsl的第五导电层可以配置为单层或多层。
218.第二通孔层via2可以设置在第五导电层上。第二通孔层via2可以使第五导电层的上部平坦化。
219.第二钝化层pas2可以设置在第二通孔层via2上。
220.桥接图案brp可以设置在第二钝化层pas2上。桥接图案brp可以是位于第二钝化层pas2和第三通孔层via3之间的第六导电层。桥接图案brp可以通过第二钝化层pas2和第二通孔层via2中的每个的接触孔电连接到阳极连接线acl。桥接图案brp可以通过阳极连接线acl和连接电极cce电连接到晶体管t。包括桥接图案brp的第六导电层可以配置为单层或多层。
221.第三通孔层via3可以完全设置在第六导电层上。第三通孔层via3可以使第六导电层的上部平坦化。
222.第三钝化层pas3可以设置在第三通孔层via3上。显示元件层dpl可以设置在第三钝化层pas3上。
223.显示元件层dpl可以包括设置成彼此间隔开的第一电极pe1和第二电极pe2、以及电连接到第一电极pe1和第二电极pe2的发光元件ld。此外，显示元件层dpl可以包括第四通孔层via4和第四钝化层pas4。
224.第一电极pe1(“第一像素电极”或“阳极”)和第二电极pe2(“第二像素电极”或“阴极”)可以位于发光区域ema中。第一电极pe1可以由包括可以彼此顺序地堆叠的第(1-1)电极pe1_1和第(1-2)电极pe1_2的双层配置，并且第二电极pe2可以由包括可以彼此顺序地堆叠的第(2-1)电极pe2_1和第(2-2)电极pe2_2的双层配置。然而，本公开不限于此，并且在一些实施方式中，第一电极pe1和第二电极pe2可以由包括选自作为第一导电层的组成材料而公开的材料中的材料的单层配置。
225.第(1-1)电极pe1_1和第(2-1)电极pe2_1可以是设置在第三钝化层pas3上的第七导电层。第(1-1)电极pe1_1和第(2-1)电极pe2_1可以设置成在第三钝化层pas3上彼此间隔开。第(1-1)电极pe1_1和第(2-1)电极pe2_1可以是由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)及其合金中的至少一种制成的单层或多层。
226.第(1-1)电极pe1_1可以通过第三钝化层pas3和第三通孔层via3中的每个的接触孔电连接到像素电路层pcl的桥接图案brp。在一些实施方式中，在省略了包括桥接图案brp的第六导电层的情况下，第(1-1)电极pe1_1可以通过第三钝化层pas3、第三通孔层via3、第二钝化层pas2和第二通孔层via2中的每个的接触孔直接连接到阳极连接线acl。
227.第(2-1)电极pe2_1可以穿过第三钝化层pas3、第三通孔层via3、第二钝化层pas2和第二通孔层via2中的每个的接触孔，以电连接到像素电路层pcl的第三电源线vsl。因此，第三电源线vsl的第三电源电压可以施加到第(2-1)电极pe2_1。
228.第八导电层可以设置在第(1-1)电极pe1_1和第(2-1)电极pe2_1上。第八导电层可以包括第(1-2)电极pe1_2和第(2-2)电极pe2_2。第(1-2)电极pe1_2可以设置在第(1-1)电极pe1_1上，并且第(2-2)电极pe2_2可以设置在第(2-1)电极pe2_1上。第八导电层可以包括诸如氧化铟锡(ito)和氧化铟锌(izo)的透明金属材料(tco)，但不限于此。
229.第四通孔层via4可以设置在第一电极pe1、第二电极pe2和第三钝化层pas3上。
230.第四通孔层via4可以包括与第一通孔层via1相同的材料，或者可以包括选自作为第一通孔层via1的组成材料而公开的材料中的材料。第四通孔层via4可以使第一电极pe1和第二电极pe2的上部平坦化。在实施方式中，第四通孔层via4可以部分地打开以暴露第一电极pe1和第二电极pe2中的每个。
231.第四钝化层pas4可以设置在第四通孔层via4上。第四钝化层pas4可以包括与第一钝化层pas1相同的材料，或者可以包括选自作为第一钝化层pas1的组成材料而公开的材料中的材料。在实施方式中，第四钝化层pas4可以部分地打开以暴露第一电极pe1和第二电极pe2中的每个。发光元件ld可以转移到暴露的第一电极pe1和第二电极pe2的上部上，使得第一电极pe1和第二电极pe2接触发光元件ld以电连接到发光元件ld。
232.发光元件ld可以包括第一接触电极15、第二接触电极16、第一半导体层11、有源层12和第二半导体层13。图10至图13示出了作为倒装芯片型的微型发光二极管的发光元件ld，其中发光元件ld的第一接触电极15可以与第一电极pe1接触，并且发光元件ld的第二接触电极16可以与第二电极pe2接触。
233.在发光元件ld中，在衬底sub的竖直方向上的长度、在水平方向上的长度和在厚度方向(或第三方向dr3)上的长度可以分别为几μm至几百μm。
234.发光元件ld可以在诸如硅晶片的半导体衬底上生长并且然后形成。发光元件ld可以直接从硅晶片转移到衬底sub的第一电极pe1和第二电极pe2上。此外，发光元件ld可以通过使用静电头的静电方法或使用诸如聚二甲基硅氧烷(pdms)或硅树脂的弹性聚合物材料作为转移衬底的压模方法而转移到衬底sub的第一电极pe1和第二电极pe2上。
235.发光元件ld可以是包括基础衬底1、第一半导体层11、有源层12、第二半导体层13、第一接触电极15和第二接触电极16的发光结构。发光元件ld可以包括接触第一电极pe1的第一端部和接触第二电极pe2的第二端部。第二半导体层13(或第一接触电极15)可以位于第一端部处，并且第一半导体层11(或第二接触电极16)可以位于第二端部处。
236.基础衬底1可以是蓝宝石衬底，但不限于此。
237.第一半导体层11可以设置在基础衬底1的表面上。例如，第一半导体层11可以设置在基础衬底1的下表面上。第一半导体层11可以由掺杂有诸如si、ge、se、sn或其组合的n型导电掺杂剂的gan制成。
238.有源层12可以设置在第一半导体层11的表面的一部分上。有源层12可以包括具有单量子阱结构或多量子阱结构的材料。当有源层12包括具有多量子阱结构的材料时，阱层和势垒层可以彼此交替地堆叠。阱层可以由ingan形成，并且势垒层可以由gan或algan形成，但不限于此。在其它实施方式中，有源层12可以具有其中具有大能带隙的半导体材料和
具有小能带隙的半导体材料可以彼此交替地堆叠的结构，或者可以根据发射的光的波长带而包括ⅲ族至
ⅴ
族半导体材料。
239.第二半导体层13可以设置在有源层12的表面上。第二半导体层13可以由掺杂有诸如mg、zn、ca、ba或其组合的p型导电掺杂剂的gan制成。
240.第一接触电极15可以设置在第二半导体层13上，并且第二接触电极16可以设置在第一半导体层11的表面的另一部分上。第一半导体层11的表面的其上可以设置第二接触电极16的另一部分可以设置成与第一半导体层11的表面的其上可以设置有源层12的一部分分开。在一些实施方式中，第一接触电极15和第二接触电极16可以是焊料凸块。此外，根据另一实施方式，第一接触电极15和第二接触电极16可以由例如锡(sn)、铟(in)、锌(zn)、铅(pb)、镍(ni)、金(au)、铂(pt)、铜(cu)等的共熔金属或其组合制成，但不限于此。
241.第一接触电极15和第一电极pe1可以通过诸如各向异性导电膜或各向异性导电膏的导电粘合构件彼此结合。在其它实施方式中，第一接触电极15和第一电极pe1可以通过焊接工艺彼此联接。第二接触电极16和第二电极pe2也可以通过上述方法彼此联接。
242.在一些实施方式中，联接到发光元件ld的第一接触电极15的第一电极pe1和联接到发光元件ld的第二接触电极16的第二电极pe2可以用作结合电极。
243.显示元件层dpl可以包括与发光元件ld相邻设置的堤部bnk。
244.堤部bnk可以是限定像素pxl的发光区域ema的结构。堤部bnk可以设置在像素pxl的非发光区域nea中。堤部bnk可以配置成包括至少一种光阻挡材料和/或反射材料，以防止其中光在像素pxl和与其相邻的像素pxl之间泄漏的光泄漏缺陷。在一些实施方式中，反射材料层可以单独设置和/或形成在堤部bnk上，以进一步改善从像素pxl中的每个发射的光的效率。堤部bnk可以包括有机材料，该有机材料稳定地固定联接到第一电极pe1和第二电极pe2的发光元件ld，并且加强发光元件ld与第一电极pe1和第二电极pe2之间的粘合。此外，堤部bnk可以吸收外部光以改善屏幕的对比度。在一些实施方式中，堤部bnk可以具有黑色。堤部bnk可以位于其中发光元件ld可以不设置在衬底sub的第一表面sf1上的区域中。例如，堤部bnk可以位于发光元件ld之间。
245.焊盘部分pad可以在非显示区域nda中设置在像素电路层pcl的第三钝化层pas3上。焊盘部分pad可以将从侧连接布线scl接收的电压或信号提供给扇出线fol。焊盘部分pad可以包括第一焊盘电极pde1和第二焊盘电极pde2。第一焊盘电极pde1可以在相同的工艺中由与第(1-1)电极pe1_1和第(2-1)电极pe2_1相同的材料形成。第一焊盘电极pde1可以通过顺序地穿过第三钝化层pas3、第二钝化层pas2和第一钝化层pas1、层间绝缘层ild和第二栅极绝缘层gi2的接触孔连接到扇出线fol。第二焊盘电极pde2可以在相同的工艺中由与第(1-2)电极pe1_2和第(2-2)电极pe2_2相同的材料形成。第二焊盘电极pde2可以通过侧连接布线scl电连接到引线ldl。
246.显示设备dd可以包括可以在第三方向dr3的相反方向上在衬底sub的第二表面sf2上彼此顺序地堆叠的第五钝化层pas5、第五通孔层via5和第六钝化层pas6。
247.第五钝化层pas5可以位于衬底sub的第二表面sf2上，保护衬底sub的第二表面sf2，并且使第二表面sf2平坦化。第五钝化层pas5可以是包括无机材料的无机绝缘膜。第五钝化层pas5可以包括氮化硅(sin
x
)、氧化硅(sio
x
)、氮氧化硅(sio
x
ny)和氧化铝(al
x
oy)中的至少一种。
248.中间电极cte可以设置在第五钝化层pas5上。中间电极cte可以将从柔性膜fpcb接收的电压或信号通过引线ldl提供给侧连接布线scl。中间电极cte可以通过导电构件acf(或连接膜)电连接到柔性膜fpcb。
249.中间电极cte可以包括第一中间电极cte1和第二中间电极cte2。第一中间电极cte1可以设置在第五钝化层pas5的表面或下表面上。第一中间电极cte1可以是可以由钼(mo)、铝(al)、铬(cr)、金(au)、钛(ti)、镍(ni)、钕(nd)和铜(cu)及其合金中的至少一种制成的单层或多层。第二中间电极cte2可以设置在第一中间电极cte1的表面或下表面上。第二中间电极cte2可以包括诸如ito或izo的透明导电材料(tco)。
250.引线ldl可以设置在第五钝化层pas5的表面或下表面上。引线ldl可以在与第一中间电极cte1相同的层上由与第一中间电极cte1相同的材料形成。引线ldl可以将从中间电极cte接收的电压或信号提供给侧连接布线scl。
251.侧连接布线scl可以设置在衬底sub的第一表面sf1、第二表面sf2和侧表面sf3上。侧连接布线scl的一端可以连接到引线ldl，并且侧连接布线scl的另一端可以连接到焊盘部分pad。侧连接布线scl可以围绕衬底sub、缓冲层bfl、第一栅极绝缘层gi1和第二栅极绝缘层gi2、层间绝缘层ild以及第一钝化层pas1、第二钝化层pas2和第三钝化层pas3的侧表面。
252.第五通孔层via5可以设置在第五钝化层pas5、中间电极cte的一部分和引线ldl的一部分上。第五通孔层via5可以是包括有机材料的有机绝缘膜。第五通孔层via5可以是聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂和苯并环丁烯树脂中的至少一种。第五通孔层via5可以使衬底sub的第二表面sf2平坦化。
253.第六钝化层pas6可以设置在第五通孔层via5、引线ldl和中间电极cte上，以保护引线ldl和中间电极cte。第六钝化层pas6可以包括与第五钝化层pas5相同的材料，或者可以包括选自作为第五钝化层pas5的组成材料而公开的材料中的材料。
254.柔性膜fpcb可以设置在第六钝化层pas6的表面或下表面上。柔性膜fpcb可以通过使用粘合构件(未示出)附接到第六钝化层pas6的下表面。柔性膜fpcb的一侧可以通过中间电极cte、引线ldl和侧连接布线scl将电压或信号提供给设置在衬底sub的第一表面sf1上的焊盘部分pad。柔性膜fpcb的另一侧可以在衬底sub的下部处连接到源电路板(未示出)。柔性膜fpcb可以将显示驱动器(未示出)的信号传送到显示设备dd。
255.导电构件acf可以将柔性膜fpcb附接到中间电极cte的下表面。例如，导电构件acf可以包括各向异性导电膜。当导电构件acf包括各向异性导电膜时，导电构件acf可以在其中中间电极cte和柔性膜fpcb彼此接触的区域中具有导电性，并且可以将柔性膜fpcb电连接到中间电极cte。
256.显示设备dd可以包括设置在衬底sub的第二表面sf2上的柔性膜fpcb、设置在衬底sub的第一表面sf1上的焊盘部分pad、电连接柔性膜fpcb和焊盘部分pad的中间电极cte、引线ldl和侧连接布线scl，从而最小化非显示区域nda的面积。
257.在一些实施方式中，显示设备dd可以包括可以设置在显示元件层dpl上的覆盖层cov。覆盖层cov可以设置在多个显示设备dd中的每个中。覆盖层cov可以突出到衬底sub的侧表面sf3(或显示设备dd的边缘ed)外部。
258.覆盖层cov可以通过使用中间层ctl而设置在显示元件层dpl上。
259.中间层ctl可以是用于增强显示元件层dpl和覆盖层cov之间的粘合的透明粘合层(或结合层)，例如光学透明粘合层，但不限于此。在一些实施方式中，中间层ctl可以包括由具有绝缘特性和粘合特性的绝缘材料制成的填料。
260.覆盖层cov可以包括顺序地设置在中间层ctl上的第一层fl和第二层sl。
261.第一层fl可以是设计成降低外部光或反射在显示设备dd上的光的透射率的光透射率控制层。由于第一层fl，可以能够防止相邻显示设备dd之间的间隙被从外部观察到。第一层fl可以包括相位延迟层，但不限于此。
262.第二层sl可以是设计成漫反射外部光以通过原样反射外部光来防止图像可见性的劣化的防眩光层。由于第二层sl，可以增加由显示设备dd显示的图像的对比度。第二层sl可以包括偏振板，但不限于此。
263.图14示意性地示出了根据实施方式的显示设备dd的第二子区域a4b中的像素pxl与栅极驱动器gdr之间的设置关系。图15和图16示意性地示出了根据实施方式的显示设备dd的第二子区域a4b中的像素电路pxc与栅极驱动器gdr之间的电连接关系。图17示出了图15的部分ea3的示意性放大图。图18和图19示出了沿着图17的线iii-iii’截取的示意性剖视图。
264.图16示出了关于像素电路pxc与栅极驱动器gdr之间的电连接关系的图15的变型。
265.图19示出了关于第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4的位置的图18的变型。
266.关于图14至图19的实施方式，为了避免重复描述，将描述与上述实施方式的区别。
267.参考图1至图19，第二子区域a4b可以包括其中可以布置有像素pxl的多个单元像素行upr。像素pxl中的每个可以包括第一子像素spx1、第二子像素spx2和第三子像素spx3。
268.单元像素行upr中的每个可以包括在第一方向dr1上沿着第一像素行pr1布置的多个第一像素pxl1和在第一方向dr1上沿着第二像素行pr2布置的多个第二像素pxl2。
269.第一像素pxl1中的每个可以包括第(1-1)子像素spx1_1、第(2-1)子像素spx2_1和第(3-1)子像素spx3_1。第二像素pxl2中的每个可以包括第(1-2)子像素spx1_2、第(2-2)子像素spx2_2和第(3-2)子像素spx3_2。在实施方式中，第(1-1)子像素spx1_1和第(1-2)子像素spx1_2可以在第二方向dr2上彼此相邻地定位。第(2-1)子像素spx2_1和第(2-2)子像素spx2_2可以在第二方向dr2上彼此相邻地定位。第(3-1)子像素spx3_1和第(3-2)子像素spx3_2可以在第二方向dr2上彼此相邻地定位。第(1-1)子像素spx1_1和第(1-2)子像素spx1_2可以发射相同颜色的光。第(2-1)子像素spx2_1和第(2-2)子像素spx2_2可以发射相同颜色的光。第(3-1)子像素spx3_1和第(3-2)子像素spx3_2可以发射相同颜色的光。例如，第(1-1)子像素spx1_1和第(1-2)子像素spx1_2可以发射红光，并且第(2-1)子像素spx2_1和第(2-2)子像素spx2_2可以发射绿光，并且第(3-1)子像素spx3_1和第(3-2)子像素spx3_2可以发射蓝光。
270.第(1-1)子像素spx1_1和第(1-2)子像素spx1_2中的每个可以包括第一发光部分emu1和第一像素电路pxc1。第(2-1)子像素spx2_1和第(2-2)子像素spx2_2中的每个可以包括第二发光部分emu2和第二像素电路pxc2。第(3-1)子像素spx3_1和第(3-2)子像素spx3_2中的每个可以包括第三发光部分emu3和第三像素电路pxc3。第一发光部分emu1可以包括第
一电极pe1、第二电极pe2和第一发光元件ld1。第二发光部分emu2可以包括第一电极pe1、第二电极pe2和第二发光元件ld2。第三发光部分emu3可以包括第一电极pe1、第二电极pe2和第三发光元件ld3。第一发光元件ld1可以是发射红光的微型发光二极管，第二发光元件ld2可以是发射绿光的微型发光二极管，并且第三发光元件ld3可以是发射蓝光的微型发光二极管。
271.第一级stg1和第二级stg2可以设置在两个相邻单元像素行upr之间。第一级stg1和第二级stg2可以设置在两个相邻单元像素行upr之中的前一单元像素行upr(或第一单元像素行)的第二像素行pr2与两个相邻单元像素行upr之中的下一单元像素行upr(或第二单元像素行)的第一像素行pr1之间。具体地，第一级stg1可以在前一单元像素行upr(或第一单元像素行)的第二像素行pr2与下一单元像素行upr(或第二单元像素行)的第一像素行pr1之间位于时钟线ckl的左侧处，并且第二级stg2可以设置成在第一方向dr1上与第一级stg1间隔开，并且可以位于时钟线ckl的右侧处。
272.第一级stg1可以电连接到设置在单元像素行upr中的每个的第一像素行pr1和第二像素行pr2中的一个中的像素pxl，并且第二级stg2可以电连接到设置在第一像素行pr1和第二像素行pr2中的另一个中的像素pxl。具体地，第一级stg1可以电连接到设置在单元像素行upr中的每个中的第一像素行pr1和第二像素行pr2中的一个中的栅极线，并且第二级stg2可以电连接到设置在第一像素行pr1和第二像素行pr2中的另一个中的栅极线。
273.在图15的实施方式中，第一级stg1可以通过单元像素行upr中的每个中的相应连接布线cnl电连接到设置在第二像素行pr2中的栅极线glk+1、glk+3和glk+5，并且第二级stg2可以通过在相应单元像素行upr中的相应连接布线cnl电连接到设置在第一像素行pr1中的栅极线glk、glk+2和glk+4。这里，k可以是2或更大的整数，但不限于此。
274.在图16的实施方式中，第一级stg1可以通过单元像素行upr中的每个中的相应连接布线cnl电连接到设置在第一像素行pr1中的栅极线glk、glk+2和glk+4，并且第二级stg2可以通过相应单元像素行upr中的相应连接布线cnl电连接到设置在第二像素行pr2中的栅极线glk+1、glk+3和glk+5。连接布线cnl可以由包括在参考图10至图13描述的像素电路层pcl中的第一导电层至第六导电层中的至少一个配置，但不限于此。
275.时钟线ckl可以包括第一时钟线ckl1和第二时钟线ckl2。第一时钟线ckl1和第二时钟线ckl2可以设置成在第一方向dr1上彼此分开。反相波形的时钟信号可以施加到第一时钟线ckl1和第二时钟线ckl2。
276.第一级stg1和第二级stg2中的每个可以通过相应的导电图案cp电连接到第一时钟线ckl1和第二时钟线ckl2。例如，第一级stg1可以通过第一导电图案cp1电连接到第一时钟线ckl1，并且可以通过第二导电图案cp2电连接到第二时钟线ckl2。第二级stg2可以通过第三导电图案cp3电连接到第二时钟线ckl2，并且可以通过第四导电图案cp4电连接到第一时钟线ckl1。第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4可以彼此分开设置。
277.第一时钟线ckl1和第二时钟线ckl2可以沿着第二方向dr2延伸。第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4可以沿着第一方向dr1延伸。第一导电图案cp1可以与第一时钟线ckl1交叉，并且第二导电图案cp2可以与第一时钟线ckl1和第二时钟线ckl2交叉。第三导电图案cp3可以与第二时钟线ckl2交叉，并且第四导电
图案cp4可以与第一时钟线ckl1和第二时钟线ckl2交叉。第一时钟线ckl1可以电连接到第一导电图案cp1，并且可以电连接到第四导电图案cp4。第二时钟线ckl2可以电连接到第二导电图案cp2，并且可以电连接到第三导电图案cp3。
278.第一时钟线ckl1和第二时钟线ckl2可以由包括在像素电路层pcl中的第一导电层至第六导电层中的一个配置。例如，第一时钟线ckl1和第二时钟线ckl2可以是位于第一钝化层pas1和第二通孔层via2之间的第五导电层。第一时钟线ckl1和第二时钟线ckl2可以在与阳极连接线acl和第三电源线vsl相同的工艺中由与阳极连接线acl和第三电源线vsl相同的材料形成。
279.在图18的实施方式中，第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4可以配置为设置在第一栅极绝缘层gi1和第二栅极绝缘层gi2之间的第二导电层。第一时钟线ckl1可以穿过第一钝化层pas1、第一通孔层via1、层间绝缘层ild和第二栅极绝缘层gi2中的每个的第一接触孔ch1，以连接到第一导电图案cp1。此外，第一时钟线ckl1可以穿过第一钝化层pas1、第一通孔层via1、层间绝缘层ild和第二栅极绝缘层gi2中的每个的第四接触孔ch4，以连接到第四导电图案cp4。第二时钟线ckl2可以穿过第一钝化层pas1、第一通孔层via1、层间绝缘层ild和第二栅极绝缘层gi2中的每个的第二接触孔ch2，以连接到第二导电图案cp2。此外，第二时钟线ckl2可以穿过第一钝化层pas1、第一通孔层via1、层间绝缘层ild和第二栅极绝缘层gi2中的每个的第三接触孔ch3，以连接到第三导电图案cp3。
280.在图19的实施方式中，第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4可以配置为设置在第二栅极绝缘层gi2和层间绝缘层ild之间的第三导电层。第一时钟线ckl1可以穿过第一钝化层pas1、第一通孔层via1和层间绝缘层ild中的每个的第一接触孔ch1，以连接到第一导电图案cp1。此外，第一时钟线ckl1可以穿过第一钝化层pas1、第一通孔层via1和层间绝缘层ild中的每个的第四接触孔ch4，以连接到第四导电图案cp4。第二时钟线ckl2可以穿过第一钝化层pas1、第一通孔层via1和层间绝缘层ild中的每个的第二接触孔ch2，以连接到第二导电图案cp2。此外，第二时钟线ckl2可以穿过第一钝化层pas1、第一通孔层via1和层间绝缘层ild中的每个的第三接触孔ch3，以连接到第三导电图案cp3。
281.在上述实施方式中，第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4已经全部被描述为在相同的工艺中由相同的材料形成，但不限于此。在一些实施方式中，第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4中的至少一个可以在不同的工艺中由不同的材料形成。第一导电图案cp1、第二导电图案cp2、第三导电图案cp3和第四导电图案cp4中的每个可以在可以稳定地连接到相应时钟线ckl的范围内具有各种位置。
282.根据上述实施方式，在显示设备dd的至少第二子区域a4b中的两个相邻单元像素行upr之间，一个第一级stg1可以设置在时钟线ckl的左侧处，并且一个第二级stg2可以设置在时钟线ckl的右侧处，使得可以改善栅极驱动器gdr的集成自由度，而不考虑分辨率的增加。
283.图20和图21示出了沿着图1的线i-i’截取的示意性剖视图。
284.图21示出了关于附加构件adl等的图20的变型。
285.参考图1至图21，拼接显示设备tdd可以包括彼此相邻定位的第一显示设备dd1和第三显示设备dd3。
286.第一显示设备dd1可以包括第一衬底sub1、发光元件ld、堤部bnk和第一覆盖层cov1。第三显示设备dd3可以包括第三衬底sub3、发光元件ld、堤部bnk和第三覆盖层cov3。第一覆盖层cov1和第三覆盖层cov3中的每个可以具有与参考图12描述的覆盖层cov相同的配置。
287.第一衬底sub1和第三衬底sub3中的每个可以包括参考图10至图13描述的衬底sub、设置在衬底sub的第一表面sf1上的像素电路层pcl、以及设置在衬底sub的第二表面sf2上的某些组件。壳体hs可以位于第一衬底sub1和第三衬底sub3中的每个的下表面(或后表面)上。
288.第一显示设备dd1和第三显示设备dd3中的每个可以包括倒角部分chm。在第一显示设备dd1和第三显示设备dd3组合的情况下，倒角部分chm可以防止第一显示设备dd1和第三显示设备dd3被碰撞和损坏。
289.发光元件ld和位于发光元件ld之间的堤部bnk可以分别设置在第一衬底sub1和第三衬底sub3上。堤部bnk和发光元件ld中的每个可以具有与参考图10至图13描述的发光元件ld和堤部bnk相同的配置。
290.第一覆盖层cov1可以设置成覆盖第一衬底sub1和安装在第一衬底sub1上的发光元件ld，以保护第一衬底sub1和发光元件ld免受外部的影响。第三覆盖层cov3可以设置成覆盖第三衬底sub3和安装在第三衬底sub3的发光元件ld，以保护第三衬底sub3和发光元件ld免受外部的影响。第一覆盖层cov1和第三覆盖层cov3可以降低由形成在第一衬底sub1(或第一显示设备dd1)和第三衬底sub3(或第三显示设备dd3)之间的间隙g形成的联接区域sm(或接缝)的可见性，并且可以改善第一显示设备dd1和第三显示设备dd3之间的颜色偏差。
291.第一覆盖层cov1可以突出到第一衬底sub1的边缘ed外部，并且第三覆盖层cov3可以突出到第三衬底sub3的边缘ed外部。第一衬底sub1和第三衬底sub3之间的间隙g可以大于第一覆盖层cov1和第三覆盖层cov3之间的间隙。
292.在图21的实施方式中，附加构件adl可以设置在第一衬底sub1和第三衬底sub3之间的间隙g处。
293.附加构件adl可以设置成吸收入射到间隙g上的光。附加构件adl可以覆盖第一衬底sub1和第三衬底sub3的倒角部分chm。附加构件adl可以填充可以出现在第一衬底sub1和第一覆盖层cov1之间的空间以及第三衬底sub3和第三覆盖层cov3之间的空间两者。附加构件adl可以分别防止外来颗粒或湿气被引入到第一衬底sub1和第一覆盖层cov1之间的空间以及第三衬底sub3和第三覆盖层cov3之间的空间中。附加构件adl可以包括吸收光的材料。作为示例，附加构件adl可以包括光敏材料，但不限于此。
294.图22示意性地示出了根据实施方式的拼接显示设备的框图。
295.为了更好地理解和易于描述，图22示出了第一显示设备dd1和主机系统host。
296.参考图1至图22，根据实施方式的拼接显示设备tdd可以包括主机系统host和显示设备dd。
297.主机系统host可以实现为电视系统、家庭影院系统、机顶盒、导航系统、dvd播放
器、蓝光播放器、个人计算机、移动电话系统和平板中的一个。
298.用户的命令可以以各种格式输入到主机系统host。例如，通过用户的触摸输入的命令可以输入到主机系统host。此外，通过键盘输入或遥控器的按钮输入的用户命令可以输入到主机系统host。
299.主机系统host可以从外部接收与原始图像对应的原始视频数据。主机系统host可以将原始视频数据除以显示设备dd的数量。例如，与第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4对应，主机系统host可以将原始视频数据划分成与第一图像对应的第一视频数据、与第二图像对应的第二视频数据、与第三图像对应的第三视频数据、以及与第四图像对应的第四视频数据。主机系统host可以将第一视频数据传送到第一显示设备dd1，将第二视频数据传送到第二显示设备dd2，将第三视频数据传送到第三显示设备dd3，以及将第四视频数据传送到第四显示设备dd4。
300.第一显示设备dd1可以根据第一视频数据显示第一图像，第二显示设备dd2可以根据第二视频数据显示第二图像，第三显示设备dd3可以根据第三视频数据显示第三图像，并且第四显示设备dd4可以根据第四视频数据显示第四图像。因此，用户可以观看其中显示在第一显示设备dd1、第二显示设备dd2、第三显示设备dd3和第四显示设备dd4上的第一图像至第四图像可以组合的原始图像。
301.第一显示设备dd1可以包括广播调谐部分210、信号处理器220、显示器230、扬声器240、用户输入部分250、硬盘驱动器(hdd)260、网络通信部分270、用户界面(ui)生成器280和控制器290。
302.广播调谐部分210可以通过天线通过根据控制器290的控制调谐预定信道频率来接收相应信道的广播信号。广播调谐部分210可以包括信道检测模块和射频(rf)解调模块。
303.由广播调谐部分210解调的广播信号可以由信号处理器220处理以输出到显示器230和扬声器240。这里，信号处理器220可以包括解复用器221、视频解码器222、视频处理器223、音频解码器224和附加数据处理器225。
304.解复用器221可以将解调的广播信号分离成视频信号、音频信号和附加数据。分离的视频信号、音频信号和附加数据可以分别由视频解码器222、音频解码器224和附加数据处理器225恢复。在传送广播信号的情况下，视频解码器222、音频解码器224和附加数据处理器225可以将信号恢复为与编码格式对应的解码格式。
305.解码的视频信号可以由视频处理器223转换以适合满足显示器230的输出标准的竖直频率、分辨率、屏幕比等，并且解码的音频信号可以输出到扬声器240。
306.显示器230可以包括在其上显示图像的显示面板dp和用于控制显示面板dp的驱动的面板驱动器。
307.用户输入部分250可以接收由主机系统host传送的信号。用户输入部分250允许用户接收与和其它显示设备dd2、dd3和dd4通信有关的命令以及与由主机系统host传送的操作、用户界面(ui)菜单选择和信道选择有关的数据。可以提供用于选择和输入的数据以进行输入。
308.hdd 260可以存储包括操作系统(os)程序的各种软件程序、记录的广播程序、移动图片、照片和其它数据，并且可以实现为诸如硬盘或非易失性存储器的存储介质。
309.网络通信部分270可以用于与主机系统host和其它显示设备dd2、dd3和dd4进行短
距离通信，并且可以是包括可以实现移动通信、数据通信、蓝牙、rf、以太网等的天线图案的通信模块。
310.网络通信部分270可以是在根据技术标准或通信方法(例如，全球移动通信系统(gsm)、码分多址(cdma)、码分多址(cdma2000)、增强语音数据优化或仅增强语音数据(ev-do)、宽带cdma(wcdma)、高速下行分组接入(hsdpa)、高速上行分组接入(hsupa)、长期演进(lte)、高级长期演进(lte-a)、5g等)构件的移动通信网络上与基站、外部终端和服务器中的至少一个一起传送/接收无线电信号，以通过稍后将描述的天线图案进行移动通信。
311.网络通信部分270可以通过稍后描述的天线图案在根据无线因特网技术的通信网络中传送/接收无线信号。作为无线因特网技术，可以包括例如无线局域网(wlan)、wi-fi(无线保真)、wi-fi(无线保真)直连、dlna(数字生活网络联盟)、wibro(无线宽带)、wimax(全球微波接入互操作性)、高速下行分组接入(hsdpa)、高速上行分组接入(hsupa)、长期演进(lte)、高级长期演进(lte-a)等，并且天线图案根据包括上面未列出的因特网技术的范围内的至少一种无线因特网技术来传送和接收数据。
312.ui生成器280产生用于与主机系统host和其它显示设备dd2、dd3和dd4通信的ui菜单，并且可以通过算法代码和屏上显示(osd)集成电路(ic)来实现。用于与主机系统host和其它显示设备dd2、dd3和dd4通信的ui菜单可以是用于指定用于通信的对应数字tv并且选择期望功能的菜单。
313.控制器290可以负责第一显示设备dd1的总体控制，并且可以负责主机系统host和其它显示设备dd2、dd3和dd4的通信控制，并且可以存储用于控制的相应算法代码，并且可以通过其中可以执行所存储的算法代码的微控制器单元(mcu)来实现。
314.控制器290根据用户输入部分250的输入和选择通过网络通信部分270控制将相应的控制命令和数据传送到主机系统host和其它显示设备dd2、dd3和dd4。当然，在从主机系统host和其它显示设备dd2、dd3和dd4输入预定控制命令和数据的情况下，可以根据控制命令执行操作。
315.第二显示设备dd2的框图、第三显示设备dd3的框图和第四显示设备dd4的框图可以与参考图22描述的第一显示设备dd1的框图基本上相同，因此将省略重复的描述。
316.虽然参考本公开的某些实施方式已经示出和描述了本公开，但本领域中技术人员将理解，在不背离本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种变化。

技术特征：
1.显示设备，包括：衬底，包括显示区域和至少设置在所述显示区域的一侧处的非显示区域，所述衬底包括绝缘材料，其中，所述显示区域包括：第一区域，包括抗静电电路；第二区域，包括扇出线；第三区域，包括解复用器；以及第四区域，包括像素电路，所述第四区域包括：第一子区域，与所述第一区域至所述第三区域中的至少一个相邻；以及第二子区域，除所述第一子区域之外的区域，以及至少所述第二子区域包括：第一像素，在第一方向上设置在第一像素行中；第二像素，在所述第一方向上设置在作为所述第一像素行的下一行的第二像素行中，所述第二像素与所述第一像素间隔开；时钟线，在与所述第一方向相交的第二方向上延伸；以及栅极驱动器，包括：第一级，在平面图中设置在所述时钟线的左侧；以及第二级，在平面图中设置在所述时钟线的右侧。2.根据权利要求1所述的显示设备，其中，所述第二子区域包括单元像素行，所述单元像素行包括所述第一像素行和所述第二像素行，以及所述第一级和所述第二级在所述第二方向上设置在所述单元像素行中的两个相邻单元像素行之间。3.根据权利要求2所述的显示设备，其中，所述第一级和所述第二级设置成多个，以及多个所述第一级中的一个第一级和多个所述第二级中的一个第二级设置在所述两个相邻单元像素行之间。4.根据权利要求3所述的显示设备，其中，多个所述第一级中的所述一个第一级和多个所述第二级中的所述一个第二级设置在所述两个相邻单元像素行之中的第一单元像素行的所述第二像素行和第二单元像素行的所述第一像素行之间。5.根据权利要求3所述的显示设备，其中，所述第一级与所述时钟线之间在所述第一方向上的距离和所述第二级与所述时钟线之间在所述第一方向上的距离相同，以及其中，在平面图中，所述第一级和所述第二级相对于所述时钟线对称地定位。6.根据权利要求5所述的显示设备，其中，所述时钟线包括在所述第二方向上延伸并且在所述第一方向上彼此间隔开的第一时钟线和第二时钟线，以及
所述第一级和所述第二级通过导电图案电连接到所述第一时钟线和所述第二时钟线。7.根据权利要求6所述的显示设备，其中，所述导电图案包括：第一导电图案，电连接所述第一级和所述第一时钟线；第二导电图案，电连接所述第一级和所述第二时钟线；第三导电图案，电连接所述第二级和所述第一时钟线；以及第四导电图案，电连接所述第二级和所述第二时钟线，以及所述第一时钟线和所述第二时钟线以及所述第一导电图案至所述第四导电图案设置在不同层上，以及其中，所述第一时钟线和所述第二时钟线设置在所述第一导电图案至所述第四导电图案上，并且绝缘层在所述第一时钟线和所述第二时钟线与所述第一导电图案至所述第四导电图案之间，所述第一时钟线通过所述绝缘层的第一接触孔电连接到所述第一导电图案，所述第二时钟线通过所述绝缘层的第二接触孔电连接到所述第二导电图案，所述第一时钟线通过所述绝缘层的第三接触孔电连接到所述第三导电图案，以及所述第二时钟线通过所述绝缘层的第四接触孔电连接到所述第四导电图案。8.根据权利要求5所述的显示设备，其中，所述第一像素中的每个和所述第二像素中的每个包括：显示元件层，包括发光元件；以及像素电路层，包括电连接到所述发光元件的所述像素电路、以及电连接到所述像素电路的电源线，所述显示元件层还包括：第一电极和第二电极，电连接到所述发光元件并且彼此间隔开，所述第一电极和所述第二电极中的至少一个电连接到所述像素电路，以及所述第一电极和所述第二电极中的另一个电连接到所述电源线。9.根据权利要求8所述的显示设备，其中，所述像素电路不设置在所述第一区域至所述第三区域中，以及所述发光元件设置在所述第一区域至所述第三区域中的至少两个区域中，以及其中设置在所述至少两个区域中的所述发光元件中的至少两个发光元件电连接到设置在所述第一子区域中的所述像素电路。10.根据权利要求8所述的显示设备，其中，所述发光元件包括倒装芯片型的微型发光二极管，其中，所述第一像素中的每个和所述第二像素中的每个还包括与所述发光元件相邻设置的堤部，以及其中，所述堤部包括光阻挡材料。11.根据权利要求8所述的显示设备，其中，所述衬底包括：第一表面，所述发光元件设置在所述第一表面上；第二表面，与所述第一表面相对；以及侧表面，在所述第一表面和所述第二表面之间以与所述第一表面和所述第二表面连
续，以及所述显示设备还包括：焊盘部分和侧连接布线，设置在所述非显示区域中，所述侧连接布线围绕所述焊盘部分、所述侧表面和所述第二表面；覆盖层，设置在所述衬底的所述第一表面上；中间层，设置在所述覆盖层与所述第一表面之间以联接所述覆盖层和所述衬底；以及柔性膜，设置在所述衬底的所述第二表面上并且通过导电构件电连接到所述侧连接布线，其中，所述覆盖层从所述衬底的所述侧表面向外突出。12.拼接显示设备，包括：显示设备，以矩阵形式设置，所述显示设备中的每个包括衬底，所述衬底包括显示区域和至少设置在所述显示区域的一侧处的非显示区域，所述衬底包括绝缘材料，其中，所述显示区域包括：第一区域，包括抗静电电路；第二区域，包括扇出线；第三区域，包括解复用器；以及第四区域，包括像素电路，所述第四区域包括：第一子区域，与所述第一区域至所述第三区域中的至少一个相邻；以及第二子区域，除所述第一子区域之外的区域，以及至少所述第二子区域包括：第一像素，在第一方向上设置在第一像素行中；第二像素，在所述第一方向上设置在作为所述第一像素行的下一行的第二像素行中，所述第二像素与所述第一像素间隔开；时钟线，在与所述第一方向相交的第二方向上延伸；以及栅极驱动器，包括：第一级，在平面图中设置在所述时钟线的左侧；以及第二级，在平面图中设置在所述时钟线的右侧。

技术总结
本公开涉及显示设备和包括该显示设备的拼接显示设备。显示设备包括衬底，该衬底包括显示区域和至少设置在显示区域的一侧处的非显示区域。显示区域包括第一区域至第四区域。第四区域包括与第一区域至第三区域中的至少一个相邻的第一子区域、以及除第一子区域之外的第二子区域。至少第二子区域包括第一像素、第二像素、时钟线和栅极驱动器，其中，第一像素在第一方向上设置在第一像素行中，第二像素在第一方向上设置在作为第一像素行的下一行的第二像素行中，第二像素与第一像素间隔开，时钟线在与第一方向相交的第二方向上延伸，栅极驱动器包括在平面图中设置在时钟线的左侧的第一级和在平面图中设置在时钟线的右侧的第二级。二级。二级。


技术研发人员：郑浚琦 金玄俊 李启旭 全相镇 黄定桓
受保护的技术使用者：三星显示有限公司
技术研发日：2022.11.30
技术公布日：2023/7/26