电子装置、操作电子装置的补偿电路的方法以及电子系统与流程

电子装置、操作电子装置的补偿电路的方法以及电子系统
1.相关申请的交叉引用
2.本技术要求于2022年1月23日提交的第63/302,105号美国临时专利申请以及于2022年3月14日提交的第17/694,606号美国非临时专利申请的优先权，该美国临时专利申请和该美国非临时专利申请的全部内容通过引用并入本文中。
技术领域
3.本技术总体涉及接收器校准，并且更具体地涉及用于高速接收器的多功能补偿电路。


背景技术：

4.诸如有线接收器的接收器可以耦接到模拟前端(afe)，并且afe可以耦接到一个或多个限幅器以将来自afe的模拟信号转换为数字信号。然而，在大多数情况下，由于可能由限幅器的制造或组装导致的工艺变化，没有两个限幅器是完全相同的。例如，可能存在限幅器的特性的小变化，这最终导致限幅器不同地响应。在某些情况下，这些变化可能生成不正确或意外的结果。相应地，期望用于克服限幅器中的这样的变化的技术。


技术实现要素：

5.根据本公开的一些实施例，一种电子装置可以包括：第一补偿电路，被配置为调整模拟前端(afe)输出以生成第一调整后的afe输出；第一数据限幅器，被配置为基于第一调整后的afe输出来输出第一电压；第二补偿电路，被配置为调整afe输出以生成第二调整后的afe输出；以及第二数据限幅器，被配置为基于第二调整后的afe输出来输出第二电压，其中，第一补偿电路包括：第一路径，在电压源与地之间，第一路径包括第一晶体管、第一可调电流源、被配置为接收afe输出的第一输入电压节点以及耦接到第一数据限幅器的第一输出电压节点；第二路径，在电压源与地之间，第二路径包括第二晶体管、第二可调电流源、被配置为接收afe输出的第二输入电压节点以及耦接到第一数据限幅器的第二输出电压节点；以及可配置电阻电阻器和可配置电容电容器，跨第一路径和第二路径并联耦接。
6.第一晶体管的第一电极可以耦接到第一输出电压节点且第一晶体管的栅电极耦接到第一输入电压节点，并且第二晶体管的第一电极耦接到第二输出电压节点且第二晶体管的栅电极耦接到第二输入电压节点。
7.第一晶体管的第二电极可以耦接到可配置电容电容器的第一电极，并且第二晶体管的第二电极耦接到可配置电容电容器的第二电极。
8.第一可调电流源的第一电极可以耦接到第一晶体管的第二电极，并且第二可调电流源的第一电极耦接到第二晶体管的第二电极。
9.第一晶体管的第二电极可以耦接到可配置电阻电阻器的第一电极，并且第二晶体管的第二电极耦接到可配置电阻电阻器的第二电极。
10.该电子装置可以进一步包括：afe，被配置为生成afe输出，其中，afe输出包括正常
输出以及包括正常输出的反相版本的反相输出。
11.反相输出可以提供到第一补偿电路的第一输入电压节点，并且正常输出提供到第一补偿电路的第二输入电压节点。
12.第一数据限幅器可以包括：第一数据限幅器输入节点，耦接到第一补偿电路的第一输出电压节点；以及第二数据限幅器输入节点，耦接到第一补偿电路的第二输出电压节点。
13.根据本公开的其它实施例，描述一种用于操作电子装置的第一补偿电路的方法。该方法可以包括操作电子装置，该电子装置包括：第一补偿电路，被配置为调整模拟前端(afe)输出以生成第一调整后的afe输出；第一数据限幅器，被配置为基于第一调整后的afe输出来输出第一电压；第二补偿电路，被配置为调整afe输出以生成第二调整后的afe输出；以及第二数据限幅器，被配置为基于第二调整后的afe输出来输出第二电压，其中，第一补偿电路包括：第一路径，在电压源与地之间，第一路径包括第一晶体管、第一可调电流源、被配置为接收afe输出的第一输入电压节点以及耦接到第一数据限幅器的第一输出电压节点；第二路径，在电压源与地之间，第二路径包括第二晶体管、第二可调电流源、被配置为接收afe输出的第二输入电压节点以及耦接到第一数据限幅器的第二输出电压节点；以及可配置电阻电阻器和可配置电容电容器，跨第一路径和第二路径并联耦接，其中，该方法可以包括调整第一可调电流源和第二可调电流源以校准第一补偿电路。
14.调整第一可调电流源和第二可调电流源可以包括：响应于第一数据限幅器的共模电压太低以使得第一数据限幅器的输出电压不被拉低到足以启动晶体管的再生，增大第一可调电流源和第二可调电流源或者减小第一可调电流源和第二可调电流源。
15.调整第一可调电流源和第二可调电流源可以包括：响应于第一数据限幅器的共模电压太高以使得第一数据限幅器的低输出电压防止晶体管的再生对足够强到克服其它晶体管，增大第一可调电流源和第二可调电流源。
16.调整第一可调电流源和第二可调电流源可以包括：响应于第一数据限幅器输入节点对失配，增大第一可调电流源并减小第二可调电流源，或者减小第一可调电流源并增大第二可调电流源。
17.该方法可以进一步包括：调整可配置电阻电阻器和可配置电容电容器以使第一补偿电路的频率响应移位。
18.根据本公开的其它实施例，一种电子系统可以包括：模拟前端(afe)，被配置为处理模拟输入并输出afe输出；第一补偿电路，耦接到afe并且被配置为调整afe输出以生成第一调整后的afe输出；第一数据限幅器，耦接到第一补偿电路并且被配置为基于第一调整后的afe输出来输出第一电压；第二补偿电路，耦接到afe并且被配置为调整afe输出以生成第二调整后的afe输出；以及第二数据限幅器，耦接到第二补偿电路并且被配置为基于第二调整后的afe输出来输出第二电压，其中，第一补偿电路包括：第一路径，在电压源与地之间，第一路径包括第一晶体管、第一可调电流源、耦接到afe的第一输入电压节点以及耦接到第一数据限幅器的第一输出电压节点；第二路径，在电压源与地之间，第二路径包括第二晶体管、第二可调电流源、耦接到afe的第二输入电压节点以及耦接到第一数据限幅器的第二输出电压节点；以及第一可配置电阻电阻器和第一可配置电容电容器，跨第一路径和第二路径并联耦接。
19.第二补偿电路可以包括：第三路径，在电压源与地之间，第三路径包括第三晶体管、第三可调电流源、耦接到afe的第三输入电压节点以及耦接到第二数据限幅器的第三输出电压节点；第四路径，在电压源与地之间，第四路径包括第四晶体管、第四可调电流源、耦接到afe的第四输入电压节点以及耦接到第二数据限幅器的第四输出电压节点；以及第二可配置电阻电阻器和第二可配置电容电容器，跨第三路径和第四路径并联耦接。
20.第一晶体管的第一电极可以耦接到第一输出电压节点且第一晶体管的栅电极耦接到第一输入电压节点，第一晶体管的第二电极耦接到第一可配置电容电容器的第一电极，第二晶体管的第一电极耦接到第二输出电压节点且第二晶体管的栅电极耦接到第二输入电压节点，并且第二晶体管的第二电极耦接到第一可配置电容电容器的第二电极。
21.第一可调电流源的第一电极可以耦接到第一晶体管的第二电极，并且第二可调电流源的第一电极耦接到第二晶体管的第二电极。
22.第一晶体管的第二电极耦接到第一可配置电阻电阻器的第一电极，并且第二晶体管的第二电极耦接到第一可配置电阻电阻器的第二电极。
23.afe输出可以包括正常输出以及包括正常输出的反相版本的反相输出，反相输出提供到第一补偿电路的第一输入电压节点，并且正常输出提供到第一补偿电路的第二输入电压节点。
24.本发明的范围由权利要求限定，权利要求通过引用并入该部分中。通过考虑以下对一个或多个实施例的详细描述，本发明的实施例的更完整的理解和对其附加优点的认识一样将提供给本领域技术人员。将对所附的附图的页做出参照，这些所附的附图的页将首先被简要描述。
附图说明
25.图1是根据本公开的各种实施例的通过信道例如耦接到另一电子装置的包括模拟前端(afe)的电子装置的框图。
26.图2是根据本公开的各种实施例的限幅器电路的示例的示意图。
27.图3示出根据本公开的各种实施例的与图2的示例限幅器对应的时序图。
28.图4示出根据本公开的各种实施例的当共模电压太低时与示例限幅器对应的时序图。
29.图5示出根据本公开的各种实施例的当共模电压太高时与示例限幅器对应的时序图。
30.图6是根据本公开的各种实施例的包括afe与每个限幅器之间的限幅器补偿电路的电子装置的框图。
31.图7是根据本公开的各种实施例的限幅器补偿电路的示意图。
32.图8是根据本公开的各种实施例的用于校准补偿电路的示例配置的框图。
33.图9是根据本公开的各种实施例的用于校准补偿电路的示例电路的框图。
34.图10是示出根据本公开的各种实施例的补偿电路的示例频率响应的曲线图。
35.图11是根据本公开的各种实施例的用于校准补偿电路的示例配置的框图。
36.图12是根据本公开的各种实施例的用于校准补偿电路的示例方法的流程图。
37.通过参照以下的详细描述，最好地理解本公开的实施例以及它们的优点。除非另
外说明，否则在整个附图和书面描述中，同样的附图标记表示同样的元件，并且因此，将不重复对其的描述。在附图中，为了清楚起见，元件、层和区域的相对尺寸可以被夸大。
具体实施方式
38.通过参照实施例的详细描述和附图，可以更容易地理解本公开的一些实施例的方面以及实现其的方法。在下文中，将参照附图更详细地描述实施例。然而，描述的实施例可以以各种不同的形式来实施，并且不应被解释为仅限于在本文中示出的实施例。相反，提供这些实施例作为示例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分传达本公开的方面。相应地，对于本领域普通技术人员完全理解本公开的方面来说不是必需的过程、元件和技术可以不被描述。
39.图1是包括模拟前端(afe)104和限幅器106的电子装置的框图，该电子装置通过承载模拟数据的信道102例如耦接到另一电子装置。在某些电子装置中，高速数据可以通过信道102传输并由afe 104接收。afe 104可以是例如通过执行信号放大、均衡和/或共模移位来调节诸如模拟数据信号的接收后的数据信号的电路。在一些实施例中，afe 104可以包括诸如模拟放大器、运算放大器和滤波器的本领域普通技术人员已知的各种电路。来自afe 104的输出可以耦接到一个或多个限幅器106，其中，由afe 104调节的数据信号从模拟信号变换或转换为数据信号。在一些实施例中，限幅器106(也被称为数据限幅器)可以是本领域普通技术人员通常已知的模数转换器(adc)。相应地，接收器可以包括耦接到afe 104的许多限幅器106，例如，每个通道一个限幅器，或者其它合适的配置。
40.图2是限幅器106的示例的示意图。如在示意图中所示出的，限幅器106包括：一对差分的限幅器输入节点vin和vip(在下文中，也被称为输入节点)，耦接到图1的afe 104并被配置为从图1的afe 104接收模拟信号；以及一对差分的限幅器输出节点von和vop(在下文中，也被称为输出节点)，被配置为输出数字信号。限幅器输出节点von和vop可以耦接到利用数字信号的其它电路。然而，这超出了本公开的范围并且将不在本文中更详细地描述。
41.图3示出与在图2中示出的限幅器106对应的时序图。现在将描述限幅器106的操作。为了说明和解释的目的，将根据操作的三个阶段来描述操作。相应地，在第一阶段p1期间，来自之前周期的任何剩余历史记录(例如，来自前一周期的晶体管的状况)可以通过重置限幅器106来擦除。如在图3中所示出的，时钟ck在第一阶段p1期间为低的，这使晶体管m7截止，并且使晶体管m8至m11导通。因此，限幅器输出节点von和vop处的电压经由晶体管m8至m11充电直至电压源vdd的电压。相应地，限幅器106现在被重置并准备作为限幅器106开始操作。
42.在第二阶段p2期间，模拟输入电压提供到限幅器输入节点vin和vip。根据示例，限幅器输入节点vip处的电压》限幅器输入节点vin处的电压，并且时钟ck变高，由此导致晶体管m7导通并且驱动电流通过晶体管m1和m2。当这种情况发生时，输出节点vop和von处的电压开始降低，但输出节点von处的电压比输出节点vop处的电压降低得快，因为在第二阶段p2期间，限幅器输入节点vip处的电压大于限幅器输入节点vin处的电压，如在图3中所示出的。
43.继续进行第三阶段p3，随着限幅器输出节点vop和von处的电压降低，晶体管m5和m6开始导通并开始驱动电流。因为输出节点von处的电压比输出节点vop处的电压下降得
快，所以晶体管m5比晶体管m6多(强)地正向偏置，并且因此，在时间t处，通过晶体管m5的电流与通过晶体管m1的电流相同或基本相同，两者都大于通过晶体管m6的电流。此时，由于晶体管m5变得较多地正向偏置，因此限幅器输出节点vop处的电压停止减小并开始回升直至电压源vdd的电压。随着限幅器输出节点vop处的电压上升，晶体管m6截止，并且输出节点von处的电压下降甚至较快，导致输出节点von处的电压为0并且输出节点vop处的电压为电压源vdd的电压。相应地，限幅器106将模拟输入信号转换为0(地)和1(电压源vdd)的数字输出信号。应当注意的是，上面描述的限幅器电路及其操作仅仅是限幅器的示例，并且可以设想限幅器的其它变型。
44.在一些实施例中，多个限幅器106(诸如在图2中示出的限幅器106)可以耦接到afe 104以执行例如作为adc。此外，如果多个限幅器106中的每个是相同类型的限幅器，那么理想地，所有限幅器106应以完全相同的方式表现。然而，通常，因为在一个限幅器与另一限幅器之间的来自限幅器的制造工艺的工艺变化，所以没有两个限幅器可以完全相同。例如，在一些实施例中，即使输入节点vip(在下文中，也被称为第一输入节点)处的电压大于输入节点vin(在下文中，也被称为第二输入节点)处的电压，由于工艺变化导致的输入对失配，晶体管m1也可能比晶体管m2多(强)地正向偏置。换句话说，影响两个限幅器输入(例如，晶体管m1和m2)的制造规范可能不匹配或不相同，因此导致限幅器生成不正确或不准确的输出。
45.在其它实施例中，工艺变化可能导致晶体管m1和m2两者的较少(太弱)地偏置。相应地，如果晶体管m1和m2太弱地偏置，则共模电压可能太低，并且输出节点vop和von处的电压可能不被拉低到足以启动如先前在第三阶段p3中所描述的晶体管m5和m6的再生。图4示出在共模电压太低的情形下与限幅器对应的示例时序图。因此，输入节点vin和vip处的差分输入放大不大到足以导致晶体管m5和m6开始再生，如在图4中可以看到的，其中，限幅器输出节点vop处的电压没有像图3的时序图中那样上升并且限幅器输出节点von处的电压没有像图3的时序图中那样下降。结果，限幅器106可能不能在一个时钟周期内做出如先前在图3中所证明的有效决定。
46.在另一实施例中，工艺变化可能导致晶体管m1和m2两者的较多(太强)地偏置。相应地，如果晶体管m1和m2太强地偏置，则共模电压可能太高，并且输出节点vop和von处的电压可能被拉得太低和太快，并且输入节点vin和vip处的差分输入放大不够大。图5示出在共模电压太高的情形下与限幅器106对应的示例时序图。结果，输出节点vop和von处的低电压防止晶体管m3和m4的再生对足够强到克服晶体管m5和m6。因此，限幅器106进入亚稳态并且输出以噪声为主。
47.然而在另一实施例中，限幅器106根据限幅器106的在芯片上的物理位置可以不同地表现。例如，放置在芯片上的不同位置处的限幅器106由于限幅器106中的每个的周围区域的不同可能经历不同的负载。换句话说，位于芯片的一个区域处的限幅器106可能被特定类型和特定数量的电路和部件围绕，而位于同一芯片的另一区域处的另一限幅器106可能被不同类型和不同数量的电路和部件围绕。因此，即使这些限幅器106具有不同的负载，耦接到这些限幅器106的共用afe 104也被配置为基于用于所有限幅器的一个频率响应来操作。换句话说，afe 104不被配置为以不同的频率响应来操作。结果，针对最坏情况限幅器设计afe 104可能导致对最佳情况限幅器的过度补偿，并且反之亦然。换句话说，基于一个限幅器设定频率响应可能导致对其它限幅器的过度补偿或补偿不足。因此，期望为限幅器提
供补偿以克服上面描述的问题。
48.根据本公开的各种实施例，限幅器补偿电路105(在下文中，也被称为补偿电路)可以包括在afe 104与每个限幅器106之间。图6是具有在afe 104与限幅器106中的每个之间的限幅器补偿电路105的图1中示出的电子装置的框图。相应地，每个限幅器106可以在限幅器106的输入处耦接到补偿电路105，使得来自afe 104的输出信号可以被补偿或调整，以克服限幅器106的上面描述的部分或全部问题。换句话说，补偿电路105可以被配置或校准，使得来自afe 104的输出信号被调整以有效地消除来自通过每个限幅器106产生的问题(包括输入对失配、共模电压太高或太低)的影响，并且针对限幅器106调整afe 104的频率响应。因此，通过调整afe 104的输出信号，调整后的afe输出(作为由补偿电路105产生的结果)是表现出不受上述限幅器问题影响的数字信号。相应地，限幅器106可以能够生成更准确的输出。
49.图7是根据本公开的各种实施例的限幅器补偿电路105的示意图。补偿电路105包括在电压源vdd与地之间的第一路径108和与第一路径108并联的第二路径110。第一路径108可以包括第一电阻器r1、第一晶体管m12、第一可调电流源cmn、第一输入电压节点vin和第一输出电压节点vop。第二路径110可以包括第二电阻器r2、第二晶体管m13、第二可调电流源cmp、第二输入电压节点vip和第二输出电压节点von。
50.根据一些实施例，第一电阻器r1的一端可以耦接到电压源vdd，并且第一电阻器r1的另一端可以耦接到第一晶体管m12的漏极。第一晶体管m12的源极可以耦接到第一可调电流源cmn的一端，并且第一可调电流源cmn的另一端可以耦接到地。第一晶体管m12的栅极是第一输入电压节点vin并且可以耦接到afe104的输出。例如，afe 104可以具有正常输出和反相输出，其中，反相输出是正常输出的反相版本。这里，第一输入电压节点vin可以耦接到afe 104的反相输出。在一些实施例中，第一晶体管m12的漏极可以是第一输出电压节点vop，第一输出电压节点vop可以耦接到限幅器106的第一输入节点(图2的vip)。
51.在一些实施例中，第二电阻器r2的一端可以耦接到电压源vdd，并且第二电阻器r2的另一端可以耦接到第二晶体管m13的漏极。第二晶体管m13的源极可以耦接到第二可调电流源cmp的一端，并且第二可调电流源cmp的另一端可以耦接到地。第二晶体管m13的栅极是第二输入电压节点vip并且可以耦接到afe104的输出(例如，afe 104的正常输出)。在一些实施例中，第二晶体管m13的漏极可以是第二输出电压节点von，第二输出电压节点von可以耦接到限幅器106的第二输入节点(图2的vin)。
52.在一些实施例中，第一晶体管m12和第二晶体管m13可以是金属氧化物半导体场效应晶体管(mosfet)或其它相似晶体管，并且可以是n型或p型晶体管(诸如nmos或pmos)。在一些实施例中，可配置电阻电阻器rs跨第一晶体管m12的源极和第二晶体管m13的源极与可配置电容电容器cs并联耦接。在一些实施例中，可配置电容电容器cs可以实现为mos电容器，其中，电容可以通过调试mos电容器的栅极电压来改变或调整。在一些实施例中，可配置电阻电阻器rs可以实现为mosfet的组，其中，电阻可以通过使mosfet的组的或多或少的段导通(例如，根据期望的电阻使选择数量的段导通)而被改变或调整。
53.现在将描述补偿电路105的操作。根据本公开的各种实施例，图7的补偿电路105可以实现为对可能在限幅器106中导致的输入对失配进行补偿。为了对限幅器106中的输入对失配进行补偿，负dc偏移可以施加在限幅器106的输入处。因此，第一可调电流源cmn和第二
可调电流源cmp可以被调整以改变通过第一可调电流源cmn的电流in并且改变通过第二可调电流源cmp的电流i
p
，这改变补偿电路105的输出电压节点vop和von处的电压电平。该负dc偏移然后可以施加到限幅器106的输入节点vin和vip。例如，其中，ib是偏置电流，id是差值电流，并且r是电阻：
54.in＝ib+id，并且i
p
＝i
b-id55.vop＝vdd-(ib+id)r，并且von＝vdd-(ib–
id)r
56.vop＝(vdd
–
ibr)-idr，并且von＝(vdd
–
ibr)+idr
57.因此，2
×
idr的dc偏移可以实现在补偿电路105的输出电压节点vop和von处。因此，通过选择性地调整第一可调电流源cmn和第二可调电流源cmp的电流，适当确定的dc偏移可以实现在限幅器输入节点vin和vip(作为晶体管m1和m2的栅极)处，由此有效地消除限幅器输入涉及的偏移。
58.图8是根据本公开的各种实施例的用于校准补偿电路的示例配置的框图。在一些实施例中，第一可调电流源cmn和第二可调电流源cmp的电流可以通过以下方法来设定或校准：将已知的共模电压210连接在afe 104的输入处，并然后将补偿电路105连接到afe 104，并且将限幅器106连接到补偿电路105，如在图8中所示出的。限幅器106可以耦接到控制器208，控制器208测量来自限幅器106的输出并基于来自限幅器的输出值调整第一可调电流源cmn和第二可调电流源cmp。例如，共模电压210将零差分电压输入到afe 104，并且因此将限幅器106置于限幅器106的输出基于内部噪声和内部偏移的亚稳态中。因此，期望的是输出应该生成近似相同数量的1和0。然而，如果控制器208接收到的1比0多，则补偿电路105的输出电压节点vop处的电压太高，并且因此第一可调电流源cmn增大(例如，一个步长)，并且第二可调电流源cmp减小(例如，一个步长)，以降低补偿电路105的输出电压节点vop处的dc偏移，同时保持共模值不变。另一方面，如果控制器208接收到的0比1多，则补偿电路105的输出电压节点von处的电压太高，并且因此第一可调电流源cmn减小(例如，一个步长)，并且第二可调电流源cmp增大(例如，一个步长)，以降低补偿电路105的输出电压节点von处的dc偏移，同时保持共模值不变。当控制器208接收到相同或基本相同量的1和0时，则补偿电路105被适当地校准以对输入对失配进行补偿。
59.根据本公开的其它实施例，如果共模电压太高或太低，则图7的补偿电路105可以实现为调整限幅器106的共模。如上面所解释的，限幅器106的共模可以通过调整第一可调电流源cmn和第二可调电流源cmp的电流来改变。然而，在这种情况下，通过第一可调电流源cmn的电流in和通过第二可调电流源cmp的电流i
p
两者可以被调整相同或基本相同的量。例如，为了减小输出共模电压，电流in和i
p
两者可以被增大，并且为了增大输出共模电压，电流in和i
p
两者可以被减小。根据本公开的其它实施例，如果共模电压太低，为了增大输出共模电压，电流in和i
p
两者可以被增大。
60.在一些实施例中，为了校准共模电压，第一可调电流源cmn和第二可调电流源cmp的复制件可以实现为从已知电阻器rk(例如，可以在芯片上或芯片外的电阻器)汲取电流。图9是用于校准共模电压的示例电路的框图。如所示出的，复制电流源cmn/p可以耦接到比较器212，并且控制器208可以耦接到比较器212，以基于来自比较器212的输出来调整复制电流源cmn/p。通过调整复制电流源cmn/p，第一可调电流源cmn和第二可调电流源cmp也被相应地调整。这里，因为第一可调电流源cmn和第二可调电流源cmp两者被调整相同的量，所
以相同的复制电流源cmn/p可以实现为调整第一可调电流源cmn和第二可调电流源cmp两者。
61.因此，为了校准，复制电流源cmn/p的漏极处的电压被与参考电压vref进行比较。如果控制器208接收较多的1和0，则复制电流源cmn/p正在汲取不足的电流，并且因此可以增大复制电流源cmn/p的电流，并且反之亦然。如果控制器208接收到相同或基本相同数量的1和0，则复制电流源cmn/p针对共模电压被适当地校准，并且结果，第一可调电流源cmn和第二可调电流源cmp也认为被适当地校准。
62.图10是示出根据本公开的各种实施例的补偿电路的示例频率响应的曲线图。根据本公开的其它实施例，图7的补偿电路105可以实现为通过调整可配置电阻电阻器rs的电阻和可配置电容电容器cs的电容来调整补偿电路105的频率响应，并且因此调整限幅器106的均衡曲线。通过调整这些值，可以使均衡曲线的峰移位，例如，向左移位或向右移位，如在图10中所示出的。因此，通过调整耦接到限幅器106的每个补偿电路105中的可配置电阻电阻器rs的电阻和可配置电容电容器cs的电容，补偿电路105的频率响应可以被调整，使得它们与限幅器106中的全部的频率响应对应，即使限幅器106在芯片上位于物理上不同的位置处。
63.图11是示例校准电路的框图，示例校准电路可以实现为调整可配置电阻电阻器rs的电阻的值和可配置电容电容器cs的电容的值。如所示出的，伪随机比特流(prbs)生成器202可以用于例如通过用于限幅器106的各个物理位置的目标信道204将prbs数据传输到afe 104。afe 104可以耦接到补偿电路105，并且补偿电路105可以耦接到限幅器106。因此，为了通过调整可配置电阻电阻器rs的电阻和可配置电容电容器cs的电容来校准补偿电路105，prbs检查器206可以耦接到限幅器106的输出，并且prbs检查器206可以耦接到控制器208，控制器208然后可以基于如由prbs检查器206读取的来自限幅器106的输出来调整补偿电路105的可配置电阻电阻器rs的电阻和可配置电容电容器cs的电容。换句话说，限幅器106以目标时钟操作，并且prbs检查器206对限幅器106的输出进行采样。当prbs检查器206对来自限幅器106的输出进行采样时，可配置电阻电阻器rs的电阻和可配置电容电容器cs的电容可以被调整，直到比特误码率(ber)减小(例如，最小化)。一旦最小ber被确定，补偿电路105的校准就被完成。
64.应当注意的是，虽然本公开将图8的校准电路和图11的校准电路示出为单独的电路，但是在一些实施例中，图8和图11的校准电路可以实质上组合，使得第一可调电流源cmn和第二可调电流源cmp、可配置电容电容器cs以及可配置电阻电阻器rs中的一个或多个可以通过控制器208调整。然而，在一些实施例中，多个控制器(例如，用于调整第一可调电流源cmn和第二可调电流源cmp的一个控制器以及用于调整可配置电容电容器cs和可配置电阻电阻器rs的另一控制器，或者它们的其它组合)可以被提供。
65.图12是根据本公开的各种实施例的用于校准补偿电路的示例方法的流程图。在一些实施例中，补偿电路105可以是在图7的示意图中示出的电路。在一些实施例中，补偿电路105可以耦接到每个限幅器106的输入。因此，例如，如果特定芯片包括20个限幅器106，则一个补偿电路105可以耦接到20个限幅器106中的每个的输入。
66.因为20个限幅器106中的每个由于在限幅器106的制造期间的工艺变化而可以以一些方式变化，所以限幅器106中的每个可以由单独校准的补偿电路105单独补偿。前述步
骤解释用于执行补偿电路105的这样的校准的示例方法。然而，应该注意的是，这不是可以使用的唯一校准方法，并且可以设想其它校准方法。
67.根据第一步骤，可以对补偿电路105执行共模校准(步骤302)。补偿电路105可以布置为如同在图9中示出的电路，并且比较器212的输出可以由控制器208读取以确定1和0的比率(步骤304)。如果存在0比1多，则复制电流源cmn/p可以被减小一个步长，并且如果存在1比0多，则复制电流源cmn/p可以被增大一个步长。该过程可以被重复，直到比较器212的输出产生0与1的大约50％的比率。然后，校准过程可以继续进行到输入对失配校准(步骤306)。这里，补偿电路105可以布置为如同在图8中示出的电路，并且限幅器106的输出可以由控制器208读取以确定1和0的比率(步骤308)。如果存在0比1多，则第一可调电流源cmn可以被减小一个步长，并且第二可调电流源cmp可以被增大一个步长。如果存在1比0多，则第一可调电流源cmn可以被增大一个步长，并且第二可调电流源cmp可以被减小一个步长。该过程可以被重复，直到比较器212的输出产生0与1的大约50％的比率。然后校准过程可以继续进行到均衡校准(步骤310)。补偿电路105可以根据如同在图11中示出的电路的电路来布置，并且限幅器106的输出可以由prbs检查器206读取，直到ber被减小或最小化(步骤312)。如果未实现减小的或最小化的ber，就为最优的可配置电阻电阻器rs和可配置电容电容器cs配置详尽的网格搜索。prbs检查器206可以在控制器208调整可配置电阻电阻器rs的电阻的值和可配置电容电容器cs的电容的值的同时继续读取限幅器106的输出。一旦实现减小的或最小化的ber，就完成补偿电路105的校准(步骤314)，并且补偿电路105可以与限幅器106一起被实现以供使用。
68.相应地，补偿电路105可以被校准以针对由工艺变化导致的问题(诸如共模电压太高或太低或者输入对失配)以及由负载的变化导致的问题补偿限幅器106。因此，这样的限幅器106的问题可以通过适当校准后的补偿电路105有效地去除或消除，并且限幅器106将能够生成并输出正确的结果。
69.除非另外说明，否则在整个附图和书面描述中，同样的附图标记、字符或其组合表示同样的元件，并且因此不重复其描述。此外，为了使描述清楚，可能不示出与实施例的描述不相关或无关的部分。
70.在附图中，为了清楚起见，元件、层和区域的相对尺寸可以被夸大。另外，交叉影线和/或阴影的在附图中的使用被通常提供以阐明相邻的元件之间的边界。如此，除非被指明，否则存在还是不存在交叉影线或阴影都不能传达或指示对特定材料、材料性质、尺寸、比例、示出的元件之间的共性和/或元件的任何其它特性、属性、性质等的任何偏好或要求。
71.在本文中参照作为实施例和/或中间结构的示意图的截面图来描述各种实施例。如此，例如由于制造技术和/或公差而导致的图的形状的变化是将预期的。此外，本文中公开的具体结构或功能描述出于描述根据本公开的构思的实施例的目的仅仅是说明性的。因此，本文中公开的实施例不应被解释为限于区域的特定示出的形状，而应包括由例如制造导致的形状的偏差。
72.例如，示出为矩形的注入区域将通常具有倒圆的或弯曲的特征和/或在其边缘处的注入浓度的梯度，而不是从注入区域到非注入区域的二元改变。同样，通过注入而形成的掩埋区域可以导致在掩埋区域与注入通过其发生的表面之间的区域中的一些注入。
73.因此，附图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的
区域的实际形状，并且不旨在进行限制。另外，如本领域技术人员将意识到的，可以以各种不同的方式修改描述的实施例，而所有修改不脱离本公开的精神或范围。
74.在详细描述中，出于解释的目的，阐述了许多特定细节以提供对各种实施例的透彻理解。然而，明显的是，各种实施例可以在没有这些特定细节或具有一个或多个等同布置的情况下来实践。在其它实例中，公知的结构和装置以框图形式示出，以避免不必要地模糊多种实施例。
75.为了易于解释，可以在本文中使用诸如“在
……
下面”、“在
……
下方”、“下”、“在
……
之下”、“在
……
上方”和“上”等的空间相对术语来描述如附图中所示出的一个元件或特征与另一(另一些)元件或特征的关系。将理解的是，除了附图中描绘的定向之外，空间相对术语还旨在涵盖装置的在使用中或操作中的不同定向。例如，如果附图中的装置被翻转，则被描述为“在”其它元件或特征“下方”、“下面”或“之下”的元件将随之被定向在该其它元件或特征“上方”。因此，示例术语“在
……
下方”和“在
……
之下”可以涵盖上方和下方两个定向。装置可以以其它方式(例如，旋转90度或以其它定向)定向，并且本文中使用的空间相对描述语应被相应地解释。相似地，当第一部分被描述为布置“在”第二部分“上”时，这指示的是第一部分布置在第二部分的上侧或下侧处，而不限于其基于重力方向的上侧。
76.此外，在该说明书中，短语“在平面上”或“平面图”意指从顶部观察目标部分，并且短语“在截面上”意指观察通过从侧面竖直切割目标部分而形成的截面。
77.将理解的是，当元件、层、区域或部件被称为“形成在”、“在”另一元件、层、区域或部件“上”，“连接到”或“耦接到”另一元件、层、区域或部件时，它可以直接形成在、直接在该另一元件、层、区域或部件上，直接连接到或直接耦接到该另一元件、层、区域或部件，或者间接形成在、间接在该另一元件、层、区域或部件上，间接连接到或间接耦接到该另一元件、层、区域或部件，使得可以存在一个或多个居间元件、层、区域或部件。另外，这可以概括性地意指直接或间接耦接或者直接或间接连接以及一体化或非一体化耦接或者一体化或非一体化连接。例如，当层、区域或部件被称为“电连接”或“电耦接”到另一层、区域或部件时，它可以直接电连接或直接耦接到该另一层、区域或部件，或者可以存在居间层、区域或部件。然而，“直接连接/直接耦接”是指一个部件直接连接或直接耦接另一部件而没有中间部件。同时，可以相似地解释诸如“在
……
之间”、“直接在
……
之间”或“与
……
相邻”和“直接与
……
相邻”的描述部件之间的关系的其它表述。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时，它可以是该两个元件或层之间的唯一元件或层，或者也可以存在一个或多个居间元件或层。
78.为了本公开的目的，当诸如
“……
中的至少一个”的表述在元件的列表之后时，修饰元件的整个列表并且不修饰列表的单个元件。例如，“x、y和z中的至少一个”、“x、y或z中的至少一个”和“选自由x、y和z组成的组中的至少一个”可以被解释为仅x、仅y、仅z、x、y和z中的两个或更多个的任何组合(诸如以xyz、xyy、yz和zz为例)或其任何变型。相似地，诸如“a和b中的至少一个”的表述可以包括a、b或者a和b。如在本文中所使用的，术语“和/或”包括关联的所列项目中的一个或多个的任何组合和所有组合。例如，诸如“a和/或b”的表述可以包括a、b或者a和b。
79.将理解的是，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受到这些术语的
限制。这些术语用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面描述的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本公开的精神和范围。将元件描述为“第一”元件可以不需要或暗示存在第二元件或其它元件。术语“第一”、“第二”等也可以在本文中用于区分元件的不同类别或组。为了简洁起见，术语“第一”、“第二”等可以分别表示“第一类别(或第一组)”、“第二类别(或第二组)”等。
80.本文中使用的术语仅是出于描述特定实施例的目的，而并非旨在限制本公开。如在本文中所使用的，单数形式“一”也旨在包括复数形式，除非上下文另外明确指示。将进一步理解的是，当术语“包括”、“具有”、“包含”及其变型在该说明书中使用时，指明陈述的特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。
81.如在本文中所使用的，术语“基本”、“大约”、“近似”和相似术语被用作近似术语而不是程度术语，并且旨在说明本领域普通技术人员将认识到的测量值或计算值的固有偏差。考虑到有问题的测量和与特定量的测量相关联的误差(即，测量系统的限制)，如本文中所使用的“大约”或“近似”包括陈述的值并且意指在如由本领域普通技术人员所确定的特定值的可接受偏差范围内。例如，“大约”可以意指在一个或多个标准偏差内，或者在陈述的值的
±
30％、
±
20％、
±
10％、
±
5％内。此外，当描述本公开的实施例时，“可以”的使用是指“本公开的一个或多个实施例”。
82.当一个或多个实施例可以不同地实现时，具体过程顺序可以以与描述的顺序不同地执行。例如，两个连续描述的过程可以基本同时执行或以与描述的顺序相反的顺序执行。
83.另外，在本文中公开和/或叙述的任何数值范围旨在包括在叙述的范围内包含的相同数值精度的所有子范围。例如，“1.0至10.0”的范围旨在包括叙述的最小值1.0与叙述的最大值10.0之间(并且包括叙述的最小值1.0和叙述的最大值10.0)的所有子范围，也就是说，子范围具有等于或大于1.0的最小值以及等于或小于10.0的最大值，诸如以2.4至7.6为例。本文中叙述的任何最大数值限制旨在包括其中包含的所有较低数值限制，并且该说明书中叙述的任何最小数值限制旨在包括其中包含的所有较高数值限制。相应地，申请人保留修改该说明书(包括修改权利要求)的权利，以明确叙述包含在本文中明确叙述的范围内的任何子范围。
84.在本文中描述的根据本公开的实施例的电子或电气装置和/或任何其它相关装置或部件可以利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实现，以处理数据或数字信号。例如，这些装置的各种部件可以形成在一个集成电路(ic)芯片上或在单独的ic芯片上。此外，这些装置的各种部件可以实现在柔性印刷电路膜、带载封装(tcp)、印刷电路板(pcb)上，或形成在一个基板上。电路硬件可以包括例如专用集成电路(asic)、被配置成执行存储在非暂时性存储介质中的指令的通用或专用中央处理单元(cpu)、数字信号处理器(dsp)、图形处理单元(gpu)以及诸如现场可编程门阵列(fpga)的可编程逻辑装置。
85.此外，这些装置的各种部件可以是在一个或多个计算装置中的一个或多个处理器上运行的执行计算机程序指令并与其它系统部件交互从而执行本文中描述的各种功能的进程或线程。计算机程序指令存储在存储器中，存储器可以实现在使用诸如以随机存取存
储器(ram)为例的标准存储器装置的计算装置中。计算机程序指令也可以存储在诸如以cd-rom或闪存驱动器等为例的其它非暂时性计算机可读介质中。另外，本领域技术人员应该认识到的是，各种计算装置的功能可以组合或集成到单个计算装置中，或者特定计算装置的功能可以跨一个或多个其它计算装置分布，而不脱离本公开的实施例的精神和范围。
86.除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在常用词典中限定的术语)应当被解释为具有与它们在相关领域和/或本说明书的背景中的含义一致的含义，并且不应以理想化的或过于正式的意义来解释，除非在本文中明确地如此限定。
87.在本文中描述的实施例仅是示例。本领域技术人员可以从具体公开的那些实施例中认识到各种可替代的实施例。那些可替代的实施例也旨在落入本公开的范围内。如此，实施例仅由权利要求及它们的等同物限制。

技术特征：
1.一种电子装置，包括：第一补偿电路，被配置为调整模拟前端输出以生成第一调整后的模拟前端输出；第一数据限幅器，被配置为基于所述第一调整后的模拟前端输出来输出第一电压；第二补偿电路，被配置为调整所述模拟前端输出以生成第二调整后的模拟前端输出；以及第二数据限幅器，被配置为基于所述第二调整后的模拟前端输出来输出第二电压，其中，所述第一补偿电路包括：第一路径，在电压源与地之间，所述第一路径包括第一晶体管、第一可调电流源、被配置为接收所述模拟前端输出的第一输入电压节点以及耦接到所述第一数据限幅器的第一输出电压节点；第二路径，在所述电压源与所述地之间，所述第二路径包括第二晶体管、第二可调电流源、被配置为接收所述模拟前端输出的第二输入电压节点以及耦接到所述第一数据限幅器的第二输出电压节点；以及可配置电阻电阻器和可配置电容电容器，跨所述第一路径和所述第二路径并联耦接。2.根据权利要求1所述的电子装置，其中，所述第一晶体管的第一电极耦接到所述第一输出电压节点且所述第一晶体管的栅电极耦接到所述第一输入电压节点，并且所述第二晶体管的第一电极耦接到所述第二输出电压节点且所述第二晶体管的栅电极耦接到所述第二输入电压节点。3.根据权利要求1所述的电子装置，其中，所述第一晶体管的第二电极耦接到所述可配置电容电容器的第一电极，并且所述第二晶体管的第二电极耦接到所述可配置电容电容器的第二电极。4.根据权利要求1所述的电子装置，其中，所述第一可调电流源的第一电极耦接到所述第一晶体管的第二电极，并且所述第二可调电流源的第一电极耦接到所述第二晶体管的第二电极。5.根据权利要求1所述的电子装置，其中，所述第一晶体管的第二电极耦接到所述可配置电阻电阻器的第一电极，并且所述第二晶体管的第二电极耦接到所述可配置电阻电阻器的第二电极。6.根据权利要求1所述的电子装置，进一步包括：模拟前端，被配置为生成所述模拟前端输出，其中，所述模拟前端输出包括正常输出以及包括所述正常输出的反相版本的反相输出。7.根据权利要求6所述的电子装置，其中，所述反相输出提供到所述第一补偿电路的所述第一输入电压节点，并且所述正常输出提供到所述第一补偿电路的所述第二输入电压节点。8.根据权利要求1至7中的任何一项所述的电子装置，其中，所述第一数据限幅器包括：第一数据限幅器输入节点，耦接到所述第一补偿电路的所述第一输出电压节点；以及第二数据限幅器输入节点，耦接到所述第一补偿电路的所述第二输出电压节点。9.一种用于操作电子装置的第一补偿电路的方法，所述方法包括操作所述电子装置，所述电子装置包括：
所述第一补偿电路，被配置为调整模拟前端输出以生成第一调整后的模拟前端输出；第一数据限幅器，被配置为基于所述第一调整后的模拟前端输出来输出第一电压；第二补偿电路，被配置为调整所述模拟前端输出以生成第二调整后的模拟前端输出；以及第二数据限幅器，被配置为基于所述第二调整后的模拟前端输出来输出第二电压，其中，所述第一补偿电路包括：第一路径，在电压源与地之间，所述第一路径包括第一晶体管、第一可调电流源、被配置为接收所述模拟前端输出的第一输入电压节点以及耦接到所述第一数据限幅器的第一输出电压节点；第二路径，在所述电压源与所述地之间，所述第二路径包括第二晶体管、第二可调电流源、被配置为接收所述模拟前端输出的第二输入电压节点以及耦接到所述第一数据限幅器的第二输出电压节点；以及可配置电阻电阻器和可配置电容电容器，跨所述第一路径和所述第二路径并联耦接，所述方法包括调整所述第一可调电流源和所述第二可调电流源以校准所述第一补偿电路。10.根据权利要求9所述的方法，其中，所述调整所述第一可调电流源和所述第二可调电流源包括：响应于所述第一数据限幅器的共模电压太低以使得所述第一数据限幅器的输出电压不被拉低到足以启动晶体管的再生，增大所述第一可调电流源和所述第二可调电流源或者减小所述第一可调电流源和所述第二可调电流源。11.根据权利要求9所述的方法，其中，所述调整所述第一可调电流源和所述第二可调电流源包括：响应于所述第一数据限幅器的共模电压太高以使得所述第一数据限幅器的低输出电压防止晶体管的再生对足够强到克服其它晶体管，增大所述第一可调电流源和所述第二可调电流源。12.根据权利要求9所述的方法，其中，所述调整所述第一可调电流源和所述第二可调电流源包括：响应于第一数据限幅器输入节点对失配，增大所述第一可调电流源并减小所述第二可调电流源，或者减小所述第一可调电流源并增大所述第二可调电流源。13.根据权利要求9至12中的任何一项所述的方法，进一步包括：调整所述可配置电阻电阻器和所述可配置电容电容器以使所述第一补偿电路的频率响应移位。14.一种电子系统，包括：模拟前端，被配置为处理模拟输入并输出模拟前端输出；第一补偿电路，耦接到所述模拟前端并且被配置为调整所述模拟前端输出以生成第一调整后的模拟前端输出；第一数据限幅器，耦接到所述第一补偿电路并且被配置为基于所述第一调整后的模拟前端输出来输出第一电压；第二补偿电路，耦接到所述模拟前端并且被配置为调整所述模拟前端输出以生成第二调整后的模拟前端输出；以及第二数据限幅器，耦接到所述第二补偿电路并且被配置为基于所述第二调整后的模拟前端输出来输出第二电压，其中，所述第一补偿电路包括：
第一路径，在电压源与地之间，所述第一路径包括第一晶体管、第一可调电流源、耦接到所述模拟前端的第一输入电压节点以及耦接到所述第一数据限幅器的第一输出电压节点；第二路径，在所述电压源与所述地之间，所述第二路径包括第二晶体管、第二可调电流源、耦接到所述模拟前端的第二输入电压节点以及耦接到所述第一数据限幅器的第二输出电压节点；以及第一可配置电阻电阻器和第一可配置电容电容器，跨所述第一路径和所述第二路径并联耦接。15.根据权利要求14所述的电子系统，其中，所述第二补偿电路包括：第三路径，在所述电压源与所述地之间，所述第三路径包括第三晶体管、第三可调电流源、耦接到所述模拟前端的第三输入电压节点以及耦接到所述第二数据限幅器的第三输出电压节点；第四路径，在所述电压源与所述地之间，所述第四路径包括第四晶体管、第四可调电流源、耦接到所述模拟前端的第四输入电压节点以及耦接到所述第二数据限幅器的第四输出电压节点；以及第二可配置电阻电阻器和第二可配置电容电容器，跨所述第三路径和所述第四路径并联耦接。16.根据权利要求14所述的电子系统，其中，所述第一晶体管的第一电极耦接到所述第一输出电压节点且所述第一晶体管的栅电极耦接到所述第一输入电压节点，所述第一晶体管的第二电极耦接到所述第一可配置电容电容器的第一电极，所述第二晶体管的第一电极耦接到所述第二输出电压节点且所述第二晶体管的栅电极耦接到所述第二输入电压节点，并且所述第二晶体管的第二电极耦接到所述第一可配置电容电容器的第二电极。17.根据权利要求14所述的电子系统，其中，所述第一可调电流源的第一电极耦接到所述第一晶体管的第二电极，并且所述第二可调电流源的第一电极耦接到所述第二晶体管的第二电极。18.根据权利要求14所述的电子系统，其中，所述第一晶体管的第二电极耦接到所述第一可配置电阻电阻器的第一电极，并且所述第二晶体管的第二电极耦接到所述第一可配置电阻电阻器的第二电极。19.根据权利要求14至18中的任何一项所述的电子系统，其中，所述模拟前端输出包括正常输出以及包括所述正常输出的反相版本的反相输出，所述反相输出提供到所述第一补偿电路的所述第一输入电压节点，并且所述正常输出提供到所述第一补偿电路的所述第二输入电压节点。

技术总结
公开了电子装置、操作电子装置的补偿电路的方法以及电子系统。该电子装置包括：第一补偿电路，被配置为调整模拟前端(AFE)输出以生成第一调整后的AFE输出；第一数据限幅器，被配置为基于第一调整后的AFE输出来输出第一电压。第一补偿电路包括：第一路径，在电压源与地之间，包括第一晶体管、第一可调电流源、被配置为接收AFE输出的第一输入电压节点以及耦接到第一数据限幅器的第一输出电压节点；第二路径，在电压源与地之间，包括第二晶体管、第二可调电流源、被配置为接收AFE输出的第二输入电压节点以及耦接到第一数据限幅器的第二输出电压节点；以及可配置电阻电阻器和可配置电容电容器，跨第一路径和第二路径并联耦接。跨第一路径和第二路径并联耦接。跨第一路径和第二路径并联耦接。


技术研发人员：阿利
受保护的技术使用者：三星显示有限公司
技术研发日：2023.01.29
技术公布日：2023/7/26