漂移和噪声校正的忆阻器件的制作方法

漂移和噪声校正的忆阻器件


背景技术：

1.本文公开了一种包括忆阻式存储器单元的忆阻器存储器器件。更具体地，本发明涉及一种用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法。
2.多级单元(mlc)存储是用于在存储器技术中实现增加的容量以及因此更低的每比特成本的典型方式。为此，相变存储器(pcm)是一种新的固态存储器技术，其利用(例如)用于非易失性数据存储的硫族化物组件的热致电阻率变化。pcm拥有某些特征，诸如高循环耐久性、低读/写等待时间和优异的可扩展性，其使得pcm成为令人感兴趣的候选者，不仅用于扩展并最终替换现任闪存，而且用于实现未来计算系统中的破坏性改变。后者源于pcm由于其通用特性而作为存储(非易失性、廉价、高容量)以及存储器(快速、耐用)两者起反应的潜在能力。


技术实现要素：

3.根据本文所公开的一个方面，可以提供包括忆阻式存储器单元的忆阻器存储器器件。忆阻式存储器器件可以包括输入端子、输出端子和栅极端子。输入端子和输出端子可以直接附接到忆阻式存储器单元，并且栅极端子可以与忆阻式存储器单元电隔离。栅极端子可以被配置成用于接收用于忆阻式存储器单元的电导的易失性调制的电信号。由此，可以校正忆阻器存储器器件的非理想电导调制。
4.根据本文中公开的另一方面，可以提供一种用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法。忆阻器存储器器件可以包括输入端子、输出端子和栅极端子，其中输入端子和输出端子可以直接附接到忆阻式存储器单元。栅极端子可以与忆阻式存储器单元电隔离。该方法可以进一步包括提供用于忆阻式存储器单元的电导的易失性调制的电信号。由此，可以校正忆阻器存储器器件的非理想电导调制。
附图说明
5.参考不同的主题描述本发明的实施例。具体地，参照方法类型权利要求描述一些实施例，而参照装置类型权利要求描述其他实施例。然而，本领域的技术人员将从以上和以下描述中得出，除非另外指出，否则除了属于一种类型的主题的特征的任何组合之外，涉及不同主题的特征之间(具体地，方法类型权利要求的特征与装置类型权利要求的特征之间)的任何组合也被认为是在本文档内披露的。
6.以上定义的方面和各种实施例的其他方面从在下文中描述的实施例的示例显而易见，并且参考实施例的示例来解释，但是本发明不限于此。各种实施例可被描述为具有某些优点，然而，一些实施例可不具有这些潜在优点并且这些潜在优点并非所有实施例所必须的。
7.实施例将仅通过举例的方式并且参考以下附图进行描述：
8.图1是根据一些实施例的包括忆阻式存储器单元的本发明忆阻器存储器器件的实施例的框图。
9.图2是根据一些实施例的所提出的系统和方法的功能原理的框图。
10.图3是根据一些实施例的具有忆阻器存储器器件的交叉式阵列的实施例的框图。
11.图4是根据一些实施例的具有温度噪声及电阻漂移补偿装置的交叉式阵列的实施例的框图。
12.图5是根据一些实施例的所提出的系统和方法的第一实验证据的图示。
13.图6是根据一些实施例的所提出的系统和方法的第二实验证据的图示。
14.图7是根据一些实施例的用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法的实施例的流程图。
具体实施方式
15.为了使pcm成为用于更大规模制造的可行技术，可能需要解决许多问题。首先，该技术的可靠性应该达到与现有技术的可靠性类似的水平。实验结果和模拟表明，热干扰和电阻漂移是pcm存储器技术的最重要的潜在可靠性问题。热干扰是指通过编程另一单元及其附近区域而不适当地改变单元的状态的问题(热制程-谈话)。另一方面，电阻漂移是一种现象，根据该现象，例如许多硫族化物材料的非晶相的电阻率随时间增加。漂移归因于非晶态矩阵中的结构松弛和应力释放，并且在多级单元存储中尤其有害，因为紧密间隔级别的编程电阻的随机波动可能导致它们重叠并因此导致解码错误。该任务可以通过这里提出的技术方案来解决。
16.在本说明书的上下文中，可以使用以下惯例、术语和/或表达：
17.术语“忆阻器存储器器件”(忆阻器＝存储器电阻器的组合)可以是基于忆阻单元(即，忆阻器)的存储器器件。它可以表示与电荷和磁通量链接相关的非线性的、通常为两端子的电部件，但在此被实施为三端子器件。对于器件，典型地，可以使用相变材料(pcmt)。通过从非晶态相变为结晶相，这种pcmt可以在多个不同层级之间改变其电阻率。这种变化可以是热诱导的。这样，可以创建包括多个忆阻式存储器单元的多级单元(mlc)存储器件。
18.术语“忆阻式存储器单元”可以表示存储器器件的忆阻器核心装置或忆阻式存储器单元。忆阻式存储器单元可以包括相变材料并且可以通过改变其电阻率来存储数据。通常，在读出中，在交叉点处包括多个忆阻式存储器单元的交叉式阵列的所选位线由电压调节器偏置到恒定电压(通常为几个100mv)。所感测的电流i
read
可以由电容器积分，并且然后所产生的电压由片上循环模拟双数字转换器数字化。此外，可以通过使用片上参考多晶硅电阻器来校准读出特性。对于编程，芯片外生成的电压可以在芯片上被转换为编程电流i
prog
。然后，可以在编程脉冲的期望持续时间内将该计数镜像到选中的位线上，这可以改变pcm的晶相和非晶相的混合。
19.术语“栅极端子”可以表示与忆阻式存储器单元的pcm相邻但电隔离的(第三)电极。取决于多个单个忆阻式存储器单元的栅极的布线，栅极端子处的电荷和栅极本身会影响pcm(即，每个单个忆阻式存储器单元)的行为，因此也会影响忆阻器存储器器件内的pcm的行为。
20.术语“易失性调制”(具体地，由栅极诱发的那些易失性调制)可以表示由于所施加的栅极电压而导致的忆阻式存储器单元器件的电阻率的强制改变。
21.术语“非理想电导调制”可以表示基于pcm的器件(诸如忆阻器存储器器件)中的效
应，该基于pcm的器件包括通过基于温度和电阻漂移效应使用pcm的多个忆阻式存储器单元。
22.术语“电阻漂移”可以表示相变材料(例如，硫族化物)的非晶相的电阻率随时间增加的现象。漂移可能由pcm的非晶态矩阵中的结构松弛和应力释放引起，并且由于编程对紧密间隔的电阻水平的电阻的随机波动而在多级单元存储器件中尤其有害。尽管使用自适应电平阈值，但是由于相邻电平之间的噪声容限趋于增加，mlc pcm中的比特错误率随时间恶化。这是因为漂移是随机过程，因此每个单元的电阻以随机方式增加。此外，增加率(即，漂移指数)本身是随机变量。虽然真实的是，平均漂移指数随着单元电阻增加，但通常在平均值附近观察到显著的可变性。因此，来自每个电阻分布的少量单元展现出与其余单元明显不同的漂移指数。在例如相邻电平“2”和“3”中编程的两个这种单元的漂移对时间轨迹最终可能移动得更靠近在一起并且在稍后的时间实例处最终彼此交叉，并且由于偏离平均行为的移动指数，尽管编程之后的单元电平已经显著分开。
23.术语“电阻的热干扰漂移”可以表示忆阻式存储器单元的热变化的不期望的影响，其通过编程其附近的另一单元而无意地改变单元的状态；其与pcm相关，因为pcm依赖于家庭和使用的状态变化，这可能引起在小器件尺寸处的相邻单元之间的热干扰。对电阻状态的干扰还可以起因于来自环境中的热变化的芯片温度的变化。
24.术语“丝状忆阻器”可以与通过形成导电沟道(细丝)而发生的绝缘或半导电固态电解质中的忆阻器电阻切换效应有关。
25.术语“交叉式阵列”可表示彼此交叉的导电线的结构。水平线可限定字线，而垂直定向的线可表示为位线。字线和位线的每个交叉点可以包括电或电子器件，其一端连接到字线和相应位线。在该概念中，每个交叉包括忆阻式存储器单元，使得包括多个忆阻式存储器单元的交叉式阵列可以构建忆阻器存储器器件的核心部件。
26.术语“温度效应控制装置”可以表示被适配为对抗上述热扰动效应的电子装置。
27.术语“电阻漂移校正装置”可以表示被适配成用于对抗pcm中存在的上述电阻漂移效应的电子装置。
28.所提出的包括忆阻式存储器单元的忆阻器存储器件可以提供多个优点、贡献和技术效果。
29.基本上，可以打下克服基于pcm的忆阻式存储器件的当前挑战的基础，以变成用于更大容量制造存储器以及潜在的计算设备的可行技术(潜在地替换闪存)。它可以通过克服由热干扰和电阻漂移效应引起的负面效应(即，易失性电导调制)来增加基于pcm的存储器技术的可靠性。具体地，随机出现的电阻漂移效应对当前可用的基于pcm的忆阻器存储器器件具有显著的负面效应，这可以通过所提出的概念来克服。
30.具体地，栅极端子可以用于抵消电阻漂移效应。如实验证据所示，与所产生的技术效果相比，温度补偿装置和电阻漂移补偿装置形式的所需附加电子部件是微不足道的。补偿装置可以用于多个忆阻器存储器器件，或者甚至是包括多个忆阻器存储器器件的更大的忆阻器存储器装置。具体地，可以由电阻漂移补偿装置生成的动态适配的栅极信号使用基于随机工艺的电阻漂移效应。
31.在下文中，描述了也适用于相关方法的忆阻式存储器件的附加实施例。
32.根据忆阻器存储器器件的实施例，非理想电导调制可以至少包括时间电阻漂移
和/或电阻的温度引起的干扰。这些可以是对忆阻器存储器器件的可靠性具有负面影响的主要影响。然而，通过使用与忆阻式存储器单元的pcm相邻的栅极结构，可以解决并潜在地修复其他非理想电导调制。
33.根据忆阻器存储器的一个实施例，忆阻式存储器单元可以包括相变材料或丝状电解质(filamentary electrolyte)。这些可以是pcm的典型示例。然而，只要负面的温度效应和/或电阻漂移影响pcm和相关器件，也可以使用用于忆阻式存储器单元的其他类型的基底材料，以便应用在此提出的发明构思。
34.根据忆阻器存储器装置的有用的实施例，忆阻器存储器装置可以包括多个忆阻式存储器单元，尤其是两个或更多个，其中，栅极端子是多个忆阻式存储器单元共用的。在工业规模的忆阻器存储器器件中，可以组合潜在地数百万个忆阻式存储器单元以形成忆阻器存储器器件。忆阻式存储器单元的至少一部分可以具有电连接的栅极。它们可以对连接到公共栅极线的忆阻式存储器单元产生影响。因此，忆阻器存储器器件的忆阻式存储器单元组可能受到栅极电荷的影响以抵消负面的温度效应和电阻漂移。
35.根据忆阻器存储器器件的有利实施例，可以将多个忆阻式存储器器件布置在交叉式阵列中，构成忆阻器存储器装置。忆阻器存储器装置可以是忆阻器存储器器件的核心部件。这样，如果忆阻式存储器单元之一可以位于字线和位线的每个交叉点处，则忆阻式存储器单元变得可由字线和位线寻址。
36.根据另一有利实施例，忆阻器存储器器件还可以包括温度效应控制装置，其输出可以适合于提供与所述忆阻器存储器器件的理想工作温度和所述忆阻器存储器器件的非理想动态变化温度之间的温度差δt相对应的温度效应控制信号。这可以有利地反映忆阻器存储器器件随时间推移的温度发展，特别是读取操作期间的实际温度以及自写入(即，编程)操作之后的历史温度发展。通过访问随时间推移的温度发展，温度效应控制装置可通过预期与随时间推移的温度发展相关的效应来补偿相关效应。
37.根据忆阻器存储器器件的另外有利的实施例，温度效应控制装置还可以包括电连接到温度效应控制装置的温度传感器，以及预校准的δt至v
t,gate
转换装置，所述转换单元向多个忆阻器存储器器件中的所选择的忆阻器存储器器件的一组栅极端子提供值v
t,gate
的电压，作为温度效应控制信号。该组的范围可以从单个忆阻式存储器单元到全部忆阻式存储器单元。有利地，可以将那些忆阻式存储器单元分组在一起，从而示出密切相关的温度依赖性。温度传感器可以根据一个或多个忆阻器存储器器件的实际温度来产生信号。
38.根据忆阻器存储器器件的进一步增强的实施例，预校准的δt至v
t,gate
转换装置还可以包括第一数模转换器，其适于将数字温度效应控制信号转换为模拟值v
t,gate
信号，该第一数模转换器连接至构建忆阻器存储器装置的多个忆阻器存储器器件的栅极端子。因此，可以校正和/或补偿由于忆阻式存储器单元组(即，器件)的电阻的温度效应引起的易失性调制。
39.根据另一有利实施例，忆阻器存储器件还可以包括电阻漂移校正装置，其输出适于提供与忆阻器存储器器件的目标电阻和忆阻器存储器器件的读取电阻之间的电阻差δr相对应的电阻漂移控制信号。读取电阻可以在编程/写入操作之后直接测量。这可以定义相应忆阻式存储器单元的电阻率的参考值。基于该值，可以生成针对栅极的校正或补偿信号。
40.根据忆阻器存储器器件的进一步增强的实施例，电阻漂移校正装置还可以包括：
δr至v
r,gate
转换单元装置，其向所述多个忆阻器存储器器件中的所选择的忆阻器存储器器件的一组栅极端子提供值v
r,gate
的电压，以作为电阻漂移校正控制信号。类似于温度补偿情况，该组的范围可以从单个忆阻式存储器单元到全部忆阻式存储器单元。有利地，可以将那些忆阻式存储器单元分组在一起，从而示出密切相关的温度依赖性。
41.根据忆阻器存储器器件的另一进一步增强的实施例，δr至v
r,gate
转换装置还可以包括第二数模转换器，第二数模转换器适于将数字电阻效应控制信号转换成模拟值v
r,gate
信号，其连接到多个忆阻器存储器器件的栅极端子，从而构建忆阻器存储器装置。因此，可以校正和/或补偿由于忆阻式存储器单元组的电阻的电阻漂移效应引起的易失性调制。
42.根据又一实施例，所述忆阻器存储器装置可以包括布置成交叉式阵列的多个忆阻器存储器器件，其中，所述忆阻器存储器器件中的每个忆阻器存储器器件包括忆阻式存储器单元，其中，所述忆阻器存储器器件包括输入端子、输出端子以及栅极端子，所述栅极端子具体地与所述忆阻式存储器单元相邻，并且其中，所述输入端子和所述输出端子可以直接附接至所述忆阻式存储器单元。因此，栅极端子可以与忆阻式存储器单元电隔离，并且栅极端子可以被配置成用于接收用于忆阻式存储器单元的电导的易失性调制的电信号。由此可以补偿忆阻器存储器器件的非理想电导调制。所述忆阻器存储器装置还可以包括：温度效应控制装置，其适于基于每个忆阻器存储器器件的基于温度的电阻漂移效应来生成所述接收到的电信号的一部分；以及电阻漂移校正装置，其适于基于每个忆阻器存储器器件的时间相关的电阻漂移效应来生成所述接收到的电信号的另一部分。所以，在包括多个忆阻器存储装置的忆阻器存储器器件中，每个忆阻器存储器装置可以包括单独的校正/补偿装置，使得可以基于例如忆阻器存储器装置之间的局部差异来对忆阻器存储器器件内的不同区域进行不同的处理。
43.在下文中，将给出附图的详细描述。附图中的所有指令是示意性的。首先，给出了包括忆阻式存储器单元的本发明忆阻器存储器器件的实施例的框图。然后，将描述其他实施例以及用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法的实施例。
44.图1是包括忆阻式存储器单元102的忆阻器存储器器件100的实施例的框图。忆阻器存储器器件(mme)可以基于例如pcm或丝状电解质。忆阻器存储器器件100至少包括忆阻式存储器单元102、以及输入端子(经由电连接线106的漏极)104、输出端子(经由电连接线110的源极)108和栅极端子112。
45.输入端子104和输出端子108直接附接到忆阻式存储器单元102，其中，栅极端子112与忆阻式存储器单元102通过例如电介质(非导电)层116电隔离。栅极端子112被配置成用于经由线114接收用于对忆阻式存储器单元的电导进行易失性调制的电信号，所述易失性调制引起忆阻器存储器器件102的校正或补偿非理想电导调制。
46.图2是所提出的系统和方法的功能原理200的框图。可以通过信号204对作为忆阻器存储器器件的核心的忆阻式存储器单元202进行编程。在将忆阻式存储器单元编程至某个电阻电平之后，目标电阻206是已知的(通过在编程之后直接读出，或者例如从查找表读出)。为了在读取操作期间校正电阻漂移效应，忆阻式存储器单元202的栅极212可以用于器件电导的易失性调制。因此，栅极v
gate
的输出与所测量的电阻和目标电阻的差值δr成比例地缩放。可以定义成比例的常数以校正具有变化的精度的漂移。参考装置208可以传递与值δr
ref
相对应的所需信号。
47.此外，栅极212还可以用于校正读取过程期间对忆阻式单元202的电阻的温度噪声效应(温度引起的漂移)。为此，栅极212被用于器件电导的易失性调制(与电阻漂移相当)。栅极的输出v
gate
与理想条件下芯片温度与非理想动态变化条件下(例如，受“编程热量”或其他环境温度变化影响)芯片温度210(由传感器测量)的差值δt成比例地缩放。可以定义成比例的常数以校正具有变化的精度的漂移。
48.因此，可以在读取操作期间针对电阻漂移和热干扰两者来校正忆阻式存储器单元装置。此外，可以通过栅极信号动作来校正和/或补偿任何非理想电导调制，与存储器单元202的忆阻器的pcm的电导状态无关。
49.图3是具有忆阻器存储器器件302的交叉式阵列300阵列的实施例的框图。交叉式阵列300包括水平字线304(其中仅一个具有附图标记)和垂直位线310(其中仅一个具有附图标记)，用于在相应的交叉点处寻址多个忆阻器存储器器件302。字线304和位线310用于对相应的忆阻器存储器器件302进行寻址。字线304可以由端子306、308、312激活。未明确示出位线310的端子。交叉式阵列300表示具有忆阻器存储器器件302的行的i x j矩阵。
50.此外，示出了针对每个忆阻器存储器器件302的栅极触点(无附图标记)。如果与字线304和位线310相比，这些栅极触点对角地连接。对角栅极线(未明确的附图标记)跨字线304和位线310的对角地定位的交叉点连接多个忆阻器存储器器件302。栅极电压可以施加于栅极端子314、
…
、320。相应的栅极电压将仅对被寻址的忆阻器存储器器件302变得有效。在读出期间，位线310的电流ii(例如，使用一对100mv的偏置电压)可由模拟双数字转换器积分和转换。忆阻元件r
ij
的最右侧的列322可以被实现为参考电阻器。
51.图4为具有温度噪声及电阻漂移补偿装置402、404的交叉式阵列300的实施例的框图400。交叉式阵列300的输出信号-包括参考电阻器的列322的输出信号(参见图3)-通过模数转换器406转换成差分信号r
11-r
ij
，其被反馈至电阻漂移补偿装置404。在此处产生预先校准的δr至v
r,gate
信号，由数模转换器408转换，数模转换器408连接至栅极(控制)信号装置410以经由符号连接412寻址交叉式阵列300中的相应栅极线以校正读取操作期间的电阻漂移的影响。
52.此外，温度校正装置402包括温度传感器，并且将交叉式阵列300的测量温度转换成与交叉式阵列300的测量温度与忆阻式存储器单元或交叉式阵列300的理想温度之间的温度差对应的信号，由此补偿负面地影响交叉式阵列300的一个或多个忆阻式存储器单元的预期电阻水平的热干扰效应。同样在此，执行预校准的δt至v
t,gate
转换，由该数模转换器414转换并通向栅极(控制)信号装置410，以便经由符号连接412寻址交叉式阵列300中的相应栅极线。
53.图5是所提出的系统和方法的第一实验证据的图示500。x轴示出电阻(y轴，左侧)随时间改变的时间。在右侧y轴上，示出了电压v
gate
并且可以在约100秒之后观察到电阻漂移的相应变化。利用栅极的漂移校正可以将漂移系数减小多于三个数量级。
54.图6示出了所提出的系统和方法的第二实验证据的图示600。最顶部的图是随时间推移的典型的未校正的电阻漂移效应。中间图示出了仅示出漂移系数-0.006的校正电阻值。最下面的部分图示出了漂移系数的大约0.02的标准偏差。
55.因此，结果的实验证明，对于忆阻器存储器器件在工业应用中的实际使用，可以通过这里提出的方法和相关系统来非常有效地解决热干扰和电阻漂移。
56.图7是用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法700的实施例的流程图。方法700包括：在操作702中，提供忆阻器存储器器件，该忆阻器存储器器件包括输入端子、输出端子和栅极端子，其中，输入端子和输出端子直接附接到忆阻式存储器单元，并且其中，栅极端子与忆阻式存储器单元电隔离。
57.方法700还包括在操作704中提供用于对忆阻式存储器单元的电导进行易失性调制的电信号，从而在操作706中校正如上所述的对忆阻器存储器器件的非理想电导调制。
58.已经出于说明的目的呈现了不同实施例的不同实施例的描述，但并不旨在是详尽的或限于所公开的实施例。在不脱离所描述的实施例的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。本文使用的术语被选择来最好地解释实施例的原理、实际应用或优于市场中发现的技术的技术改进，或者使得本领域的其他普通技术人员能够理解本文公开的实施例。
59.各个实施例可实施为系统和方法。本文参考方法和装置(系统)的流程图说明和/或框图描述了不同实施例的方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
60.附图中的流程图和/或框图示出了根据各个实施例的系统、方法和计算机程序产品的可能实现的架构、功能和操作。对此，流程图或框图中的每个框可表示指令的模块、段或部分，其包括用于实现指定的逻辑功能的一个或多个可执行指令。在一些备选实现中，框中标注的功能可以不按照图中标注的顺序发生。例如，取决于所涉及的功能，连续示出的两个块实际上可以基本上同时执行，或者这些块有时可以以相反的顺序执行。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作或执行专用硬件与计算机指令的组合的专用的基于硬件的系统来实现。
61.本文中使用的术语仅用于描述具体实施方式的目的，而并非旨在限制本发明。如本文中使用的，除非上下文另有明确指示，否则单数形式“一”、“一个”和“该”旨在也包括复数形式。还应当理解，当在本说明书中使用术语“包括(comprises)”和/或“包含(comprising)”时，其指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。
62.以下权利要求中的所有装置或步骤加上功能元件的对应结构、材料、动作和等效物旨在包括用于结合如具体要求保护的其他要求保护的元件执行所述功能的任何结构、材料或动作。已经出于说明和描述的目的呈现了不同实施例的描述，但并不旨在是详尽的或限于所公开形式的本发明。在不背离本发明的范围和精神的情况下，许多修改和变化对于本领域普通技术人员来说是显而易见的。选择和描述这些实施例以便最好地解释本发明的原理和实际应用，并且使本领域的其他普通技术人员能够理解本发明的具有不同修改的不同实施例，如适合于所预期的特定用途。

技术特征：
1.一种包括忆阻式存储器单元的忆阻器存储器器件，所述忆阻器存储器件包括：输入端子；输出端子；以及栅极端子；其中：所述输入端子和所述输出端子直接附接至所述忆阻式存储器单元；所述栅极端子与所述忆阻式存储器单元电隔离；以及所述栅极端子被配置用于接收用于所述忆阻式存储器单元的电导的易失性调制的电信号，以校正所述忆阻器存储器器件的非理想电导调制。2.根据权利要求1所述的忆阻器存储器器件，其中，所述非理想电导调制包括时间电阻漂移和所述电阻的温度引起的干扰中的至少一个。3.根据权利要求1所述的忆阻器存储器器件，其中，所述忆阻式存储器单元包括相变材料或丝状电解质。4.根据权利要求1所述的忆阻器存储器器件，其中：所述忆阻器存储器器件包括多个所述忆阻式存储器单元；以及所述栅极端子为所述多个所述忆阻式存储器单元所共用。5.根据权利要求4所述的忆阻器存储器器件，其中，所述多个忆阻式存储器单元布置成构建忆阻器存储器装置的交叉式阵列。6.根据权利要求1所述的忆阻器存储器器件，还包括：温度效应控制装置，所述温度效应控制单元输出适于提供与所述忆阻器存储器器件的理想工作温度与所述忆阻器存储器器件的非理想动态变化温度之间的温度差δt相对应的温度效应控制信号。7.根据权利要求6所述的忆阻器存储器器件，其中，所述温度效应控制装置还包括：温度传感器，电连接至所述温度效应控制装置；以及预校准的δt至vt栅极转换装置，所述预校准的δt至vt栅极转换装置向所述多个所述忆阻器存储器器件中的所选择的忆阻器存储器器件的一组栅极端子提供值vt的电压作为所述温度效应控制信号。8.根据权利要求7所述的忆阻器存储器器件，其中，所述预校准的δt至vt栅极转换装置还包括：第一数模转换器，其适于将数字温度效应控制信号转换为模拟值vt栅极信号，所述模拟值vt栅极信号连接至构建忆阻器存储器装置的所述多个忆阻器存储器器件的所述栅极端子。9.根据权利要求1所述的忆阻器存储器器件，还包括：电阻漂移校正装置，其输出适于提供与所述忆阻器存储器器件的目标电阻与所述忆阻器存储器器件的读取电阻之间的电阻差δr相对应的电阻漂移控制信号。10.根据权利要求9所述的忆阻器存储器器件，其中，所述电阻漂移校正装置进一步包括：δr至vr栅极转换装置，其向所述多个所述忆阻器存储器器件中的所选择的忆阻器存储器器件的一组栅极端子提供值vr的电压作为所述电阻漂移校正控制信号。
11.根据权利要求10所述的忆阻器存储器器件，其中，所述δr至vr栅极转换装置还包括：第二数模转换器，其适于将数字电阻效应控制信号转换为模拟值vr栅极信号，所述模拟值vr栅极信号连接到构建忆阻器存储器装置的所述多个忆阻器存储器器件的所述栅极端子。12.根据权利要求1所述的忆阻器存储器装置，包括布置成交叉式阵列的多个忆阻器存储器器件，其中，每个忆阻器存储器器件包括：忆阻式存储器单元；输入端子；输出端子；以及栅极端子；其中：所述输入端子和所述输出端子直接附接至所述忆阻式存储器单元；所述栅极端子与所述忆阻式存储器单元电隔离；所述栅极端子被配置用于接收用于所述忆阻式存储器单元的电导的易失性调制的电信号，以校正所述忆阻器存储器器件的非理想电导调制；所述忆阻器存储器装置还包括：温度效应控制装置，其适于基于每个所述忆阻器存储器器件的基于温度的电阻漂移效应，生成所接收的电信号的一部分；以及电阻漂移校正装置，其适于基于每个所述忆阻器存储器器件的时间相关的电阻漂移效应，生成所接收到的电信号的另一部分。13.一种用于操作包括忆阻式存储器单元的忆阻器存储器器件的方法，所述忆阻器存储器器件包括：输入端子、输出端子和栅极端子，其中，所述输入端子和所述输出端子直接附接至所述忆阻式存储器单元，并且所述栅极端子与所述忆阻式存储器单元电隔离；该方法包括：提供用于所述忆阻式存储器单元的电导的易失性调制的电信号，以校正所述忆阻器存储器器件的非理想电导调制。14.根据权利要求13所述的方法，进一步包括：通过温度效应控制装置提供与所述忆阻器存储器器件的理想工作温度与所述忆阻器存储器器件的非理想动态变化温度之间的温度差δt相对应的温度效应控制信号。15.根据权利要求14所述的方法，其中，所述温度效应控制装置进一步包括电连接至所述温度效应控制装置的温度传感器，所述方法进一步包括：通过预校准的δt至vt栅极转换装置向所述栅极端子提供值vt的电压作为所述温度效应控制信号。16.根据权利要求15所述的方法，其中，所述方法还包括：通过作为所述预校准的δt至vt栅极转换装置的一部分的第一数模转换器将数字温度效应控制信号转换成连接至所述栅极端子的所述模拟值vt栅极信号。17.根据权利要求13所述的方法，进一步包括：
通过电阻漂移校正装置提供与所述忆阻器存储器器件的目标电阻与所述忆阻器存储器器件的读取电阻之间的电阻差δr相对应的电阻漂移控制信号。18.根据权利要求17所述的方法，进一步包括：通过作为所述电阻漂移校正装置的一部分的δr至vr栅极转换装置向所述栅极端子提供值vr的电压作为所述电阻漂移校正控制信号。19.根据权利要求18所述的方法，其中，所述δr至vr栅极转换装置进一步包括：通过第二数模转换器将数字电阻效应控制信号转换为连接至所述栅极端子的所述模拟值vr栅极信号。20.根据权利要求13所述的方法，其中：存在选自由以下构成的组中的条件：a)所述忆阻式存储器单元包括相变材料或丝状电解质，以及b)所述忆阻器存储器器件包括多个所述忆阻式存储器单元，并且所述栅极端子为所述多个所述忆阻式存储器单元所共用。

技术总结
一种忆阻器存储器器件(100)，包括忆阻式存储器单元(102)、输入端子(104)、输出端子(108)和栅极端子(112)。输入端子(104)和输出端子(108)直接附接到忆阻式存储器单元(102)，并且栅极端子(112)与忆阻式存储器单元(102)电隔离。栅极端子(112)被配置成用于接收用于忆阻式存储器单元(102)的电导的易失性调制的电信号，通过该易失性调制，实现了忆阻器存储器器件(100)的非理想电导调制的校正。器器件(100)的非理想电导调制的校正。器器件(100)的非理想电导调制的校正。


技术研发人员：G
受保护的技术使用者：国际商业机器公司
技术研发日：2021.11.04
技术公布日：2023/8/1