IGBT芯片及集成测温单元的IGBT元胞、方法

igbt芯片及集成测温单元的igbt元胞、方法
技术领域
1.本发明属于功率半导体器件技术领域，尤其涉及一种igbt芯片及集成测温单元的igbt元胞、方法。


背景技术：

2.随着功率半导体芯片的发展，igbt（insulated gate bipolar transistor，绝缘栅双极型晶体管）芯片的功率密度也随之提高，功率半导体芯片开始承受更高的工作温度，芯片的工作可靠性设计面临着更大的挑战。
3.为了更好地获取igbt芯片结温信息，利用红外摄像头、光纤测温以及热模型进行温度检测。但是，在极端工况下，由于芯片处于瞬态异常状态，观测时间尺度为微秒级，上述测温方法的应用会导致芯片的温度预测存在误差；同时，随着大尺寸芯片的出现，由于大尺寸芯片采用压接式封装，因此光纤测温难以应用，由于无法在芯片工作状态下去除封装，因此红外摄像头不能拍摄芯片表面的热分布，导致上述测温方法的应用存在局限性。
4.名词解释：spt型：soft punch through，软穿通型。


技术实现要素：

5.本发明的目的在于提供一种igbt芯片及集成测温单元的igbt元胞、方法，以解决传统测温方法在igbt芯片极端工况下应用存在测温误差问题，以及在压接式封装的igbt芯片上应用存在局限性的问题。
6.本发明是通过如下的技术方案来解决上述技术问题的：一种集成测温单元的igbt元胞，包括发射极区、集电极区、位于所述集电极区上表面的漂移区以及位于所述漂移区上表面的栅极区；在所述发射极区的第一p型基区内增设第二n+源区，在所述发射极区的第一p型基区上表面增设阴极金属；所述第二n+源区的上表面与所述阴极金属的下表面接触；通过测量所述发射极区的发射极金属与所述阴极金属之间的电压、以及流过所述阴极金属的电流来检测igbt元胞的温度。
7.进一步地，所述igbt元胞的温度的计算公式为：；其中，ik为流过阴极金属的电流，is为由第一p型基区与第二n+源区构成的pn结的反向饱和电流，q为单位电荷量，k为玻尔兹曼常数，v
ek
为发射极金属与阴极金属之间的电压，t为igbt元胞的温度。
8.进一步地，采用电压探头测量所述发射极金属与所述阴极金属之间的电压，采用电流探头测量流过所述阴极金属的电流。
9.进一步地，所述阴极金属为点状或环状。
10.进一步地，所述igbt元胞为平面栅型或沟槽栅型。
11.进一步地，所述发射极区包括发射极金属、第一p型基区以及第一n+源区；所述集电极区包括集电极金属以及第二p型基区；所述漂移区包括n-漂移区以及n型缓冲层；所述栅极区包括栅氧化层以及栅极金属；所述n-漂移区、n型缓冲层、第二p型基区以及集电极金属自上至下依次层叠布置；所述第一p型基区位于所述n-漂移区上表面，在所述第一p型基区内设有第一n+源区；所述栅氧化层与n-漂移区、第一p型基区以及第一n+源区接触；所述栅极金属位于所述栅氧化层上；所述发射极金属与第一n+源区、第一p型基区的上表面接触。
12.基于同一构思，本发明还提供了一种如上所述的集成测温单元的igbt元胞的制造方法，所述方法包括以下步骤：采用衬底硅片制作终结端，形成n-漂移区；在所述n-漂移区上表面通过热氧生长二氧化硅，形成栅氧化层；采用多晶硅自对准技术，在所述n-漂移区上表面注入p型杂质并推结形成第一p型基区，所述第一p型基区的部分表面与所述栅氧化层的表面接触；在所述第一p型基区上层内注入n型杂质形成第一n+源区和第二n+源区，所述第一n+源区的部分表面与所述栅氧化层的表面接触；在结构表面淀积金属，形成发射极金属、栅极金属以及阴极金属；在结构表面淀积钝化层；对所述n-漂移区的下表面进行减薄、抛光处理，然后注入质子，形成spt型n型缓冲层；在所述n型缓冲层下表面注入磷离子，并采用激光退火对磷离子进行激活，形成第二p型基区；背金，在所述第二p型基区底部淀积电极金属，形成集电极金属。
13.基于同一构思，本发明提供了一种igbt芯片，所述igbt芯片中的部分或全部元胞采用如上所述的集成测温单元的igbt元胞来替换。
14.进一步地，所述igbt芯片包括有源区、设于所述有源区外围的边缘有源区、以及设于所述边缘有源区外围的终端区；当芯片存在栅指结构时，所述栅指结构设于所述有源区内，有源区元胞的栅极和栅指结构的栅极与门极焊盘短路，采用所述的集成测温单元的igbt元胞来替换终端区与栅指结构之间的边缘有源区元胞；当芯片不存在栅指结构时，采用所述的集成测温单元的igbt元胞来替换靠近终端区的边缘有源区元胞。
15.有益效果与现有技术相比，本发明的优点在于：本发明在发射极区的p型基区内增设n+源区，在发射极区的p型基区上增设阴极金属， n+源区的上表面与阴极金属的下表面接触，由增设的n+源区和发射极区的p型基区构成测温pn结，通过测量发射极金属与阴极金属间的电压、以及流过阴极金属的电流来检测igbt元胞的温度；由于测温pn结嵌入igbt元胞内部，且与芯片的p型基区-n+源区仅几微米的距离，因此可以通过测温pn结对芯片各个工作状态下的温度进行实时、准确地检测，解决
了传统测温方法存在的测温误差问题以及应用局限性问题。
16.本发明的测温pn结集成于igbt元胞内部，避免了对芯片表面平整度的影响，有利于实现芯片表面低线宽的工艺要求，提高了芯片致密性和集成化；同时，测温pn结的制造工艺与芯片制造工艺兼容，制造工艺简单且易于实现。
17.本发明合理的选择测温元胞（即本发明的集成测温单元的igbt元胞）在igbt芯片中的分布位置，可以减少芯片的生产成本，更加经济高效的获得芯片内部温度分布信息。
附图说明
18.为了更清楚地说明本发明的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一个实施例，对于本领域普通技术人员来说，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1是本发明实施例中集成测温单元的平面栅型igbt元胞剖面图；图2是本发明实施例中集成测温单元的沟槽栅型igbt元胞剖面图；图3（a）是本发明实施例中采用点状阴极金属的igbt元胞俯视图；图3（b）是本发明实施例中采用环状阴极金属的igbt元胞俯视图；图4是本发明实施例制作工艺中采用衬底硅片形成n-漂移区的示意图；图5是本发明实施例制作工艺中在n-漂移区上制作栅氧化层的示意图；图6是本发明实施例制作工艺中在n-漂移区上制作第一p型基区的示意图；图7是本发明实施例制作工艺中在第一p型基区制作第一n+源区和第二n+源区的示意图；图8是本发明实施例制作工艺中形成发射极金属、栅极金属以及阴极金属的示意图；图9是本发明实施例制作工艺中在n-漂移区下表面制作n型缓冲层的示意图；图10是本发明实施例制作工艺中在n型缓冲层下表面制作第二p型基区的示意图；图11是本发明实施例中igbt芯片示意图；图12是本发明实施例中集成测温单元的沟槽栅型igbt元胞在igbt芯片的分布示意图。
20.其中，1-n-漂移区，2-栅氧化层，3-第一p型基区，4-第一n+源区，5-发射极金属，6-栅极金属，7-n型缓冲层，8-第二p型基区，9-集电极金属，10-第二n+源区，11-阴极金属，12-有源区，121-有源区元胞，13-边缘有源区，131-边缘有源区元胞，132-集成测温单元的igbt元胞（即测温元胞），14-终端区，15-栅指结构，16-门极焊盘。
具体实施方式
21.下面结合本发明实施例中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
22.下面以具体地实施例对本技术的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
23.如图1和2所示，本发明实施例所提供的一种集成测温单元的igbt元胞，包括发射极区、集电极区、位于集电极区上表面的漂移区以及位于漂移区上表面的栅极区；在发射极区的第一p型基区3内增设第二n+源区10，在发射极区的第一p型基区3上表面增设阴极金属11；第二n+源区10的上表面与阴极金属11的下表面接触。
24.由第一p型基区3和增设的第二n+源区10构成测温pn结，利用测温pn结的正向压降来反映igbt芯片的温度变化。本实施例中，通过测量发射极区的发射极金属5与阴极金属11之间的电压、以及流过阴极金属11的电流来检测igbt元胞的温度，具体计算公式为：
ꢀꢀꢀ
（1）；其中，ik为流过阴极金属11的电流，is为由第一p型基区3与第二n+源区10构成的pn结的反向饱和电流，q为单位电荷量，k为玻尔兹曼常数，v
ek
为发射极金属5与阴极金属11之间的电压，t为igbt元胞的温度。
25.根据式（1）可知，采用电压探头测量发射极金属5与阴极金属11之间的电压，采用电流探头测量流过阴极金属11的电流，即可计算出igbt元胞的温度，从而得到igbt芯片的温度分布信息。
26.图3（a）和图3（b）示出了圆形的igbt元胞俯视图，阴极金属11可以采用点状结构（如图3（a）所示），阴极金属11还可以采用环状结构（如图3（b）所示）。除了圆形，igbt元胞也可以是其他形状，例如六边形。图1和图2是沿着图3（a）或图3（b）的虚线的结构剖面图。
27.本发明适应于不同类型的igbt元胞，例如平面栅型或沟槽栅型。如图1和2所示，发射极区包括发射极金属5、第一p型基区3以及第一n+源区4；集电极区包括集电极金属9以及第二p型基区8；漂移区包括n-漂移区1以及n型缓冲层7；栅极区包括栅氧化层2以及栅极金属6。
28.n-漂移区1、n型缓冲层7、第二p型基区8以及集电极金属9自上至下依次层叠布置；第一p型基区3位于n-漂移区1上表面，在第一p型基区3内设有第一n+源区4；栅氧化层2与n-漂移区1、第一p型基区3以及第一n+源区4接触；栅极金属6位于栅氧化层2上；发射极金属5与第一n+源区4、第一p型基区3的上表面接触。
29.以图1所示的平面栅型igbt元胞为例，本发明实施例还提供了一种如上所述的集成测温单元的igbt元胞的制造方法，所述方法包括以下步骤：步骤1：采用衬底硅片制作终结端，形成n-漂移区1，如图4所示；步骤2：在n-漂移区1上表面的一端通过热氧生长二氧化硅，形成栅氧化层2，如图5所示；步骤3：采用多晶硅自对准技术，在n-漂移区1上表面的另一端采用离子注入法注入p型杂质并利用高温扩散推结工艺进行推结形成第一p型基区3，第一p型基区3的部分上表面与栅氧化层2的下表面接触，如图6所示；步骤4：在第一p型基区3上层内采用离子注入法注入n型杂质并利用高温扩散推结工艺进行推结形成第一n+源区4和第二n+源区10，第一n+源区4上表面的一端与栅氧化层2的下表面接触，如图7所示；步骤5：在结构表面淀积金属，形成发射极金属5、栅极金属6以及阴极金属11，如图8所示；
步骤6：在结构表面淀积钝化层；步骤7：对n-漂移区1的下表面进行减薄、抛光处理，然后注入质子，形成spt型n型缓冲层7，如图9所示；步骤8：在n型缓冲层7下表面采用离子注入法注入磷离子，并采用激光退火对磷离子进行激活，形成第二p型基区8，如图10所示；步骤9：背金，在第二p型基区8底部淀积电极金属，形成集电极金属9，如图1所示。
30.传统技术中的测温pn结需要在芯片基础上刻蚀一块区域来制作，从步骤1~步骤9可知，本发明中测温pn结的制造工艺与芯片制造工艺兼容、同步，相较于传统技术，本发明的制造工艺简单且易于实现。
31.本发明实施例还提供了一种igbt芯片，该igbt芯片中的部分或全部元胞采用如上所述的集成测温单元的igbt元胞来替换。
32.如图11和12所示，igbt芯片包括有源区12、设于有源区12外围的边缘有源区13、以及设于边缘有源区13外围的终端区14。
33.当芯片存在栅指结构15时，栅指结构15设于有源区12内，有源区元胞121的栅极和栅指结构15的栅极与门极焊盘16短路，采用测温元胞132来替换终端区14与栅指结构15之间的边缘有源区元胞131；当芯片不存在栅指结构15时，采用测温元胞132来替换靠近终端区14的边缘有源区元胞131。
34.当芯片存在栅指结构15时，由于栅指结构15与终端区14之间的边缘有源区元胞131易产生电流聚集效应，更容易遭受热破坏，因此仅将终端区14与栅指结构15之间的边缘有源区元胞131替换为测温元胞132，在减少igbt芯片生产成本的同时能够实时、准确地得到igbt芯片的温度分布信息。当芯片不存在栅指结构15时，由于终端区14散热较差，因此仅将靠近终端区14的边缘有源区元胞131替换为测温元胞132。
35.以上所揭露的仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或变型，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种集成测温单元的igbt元胞，包括发射极区、集电极区、位于所述集电极区上表面的漂移区以及位于所述漂移区上表面的栅极区；其特征在于：在所述发射极区的第一p型基区内增设第二n+源区，在所述发射极区的第一p型基区上表面增设阴极金属；所述第二n+源区的上表面与所述阴极金属的下表面接触；通过测量所述发射极区的发射极金属与所述阴极金属之间的电压、以及流过所述阴极金属的电流来检测igbt元胞的温度。2.根据权利要求1所述的集成测温单元的igbt元胞，其特征在于：所述igbt元胞的温度的计算公式为：；其中，i
k
为流过阴极金属的电流，i
s
为由第一p型基区与第二n+源区构成的pn结的反向饱和电流，q为单位电荷量，k为玻尔兹曼常数，v
ek
为发射极金属与阴极金属之间的电压，t为igbt元胞的温度。3.根据权利要求1所述的集成测温单元的igbt元胞，其特征在于：采用电压探头测量所述发射极金属与所述阴极金属之间的电压，采用电流探头测量流过所述阴极金属的电流。4.根据权利要求1所述的集成测温单元的igbt元胞，其特征在于：所述阴极金属为点状或环状。5.根据权利要求1所述的集成测温单元的igbt元胞，其特征在于：所述igbt元胞为平面栅型或沟槽栅型。6.根据权利要求1~5中任一项所述的集成测温单元的igbt元胞，其特征在于：所述发射极区包括发射极金属、第一p型基区以及第一n+源区；所述集电极区包括集电极金属以及第二p型基区；所述漂移区包括n-漂移区以及n型缓冲层；所述栅极区包括栅氧化层以及栅极金属；所述n-漂移区、n型缓冲层、第二p型基区以及集电极金属自上至下依次层叠布置；所述第一p型基区位于所述n-漂移区上表面，在所述第一p型基区内设有第一n+源区；所述栅氧化层与n-漂移区、第一p型基区以及第一n+源区接触；所述栅极金属位于所述栅氧化层上；所述发射极金属与第一n+源区、第一p型基区的上表面接触。7.一种如权利要求1~6中任一项所述的集成测温单元的igbt元胞的制造方法，其特征在于，所述方法包括以下步骤：采用衬底硅片制作终结端，形成n-漂移区；在所述n-漂移区上表面通过热氧生长二氧化硅，形成栅氧化层；采用多晶硅自对准技术，在所述n-漂移区上表面注入p型杂质并推结形成第一p型基区，所述第一p型基区的部分表面与所述栅氧化层的表面接触；在所述第一p型基区上层内注入n型杂质形成第一n+源区和第二n+源区，所述第一n+源区的部分表面与所述栅氧化层的表面接触；在结构表面淀积金属，形成发射极金属、栅极金属以及阴极金属；在结构表面淀积钝化层；对所述n-漂移区的下表面进行减薄、抛光处理，然后注入质子，形成spt型n型缓冲层；
在所述n型缓冲层下表面注入磷离子，并采用激光退火对磷离子进行激活，形成第二p型基区；背金，在所述第二p型基区底部淀积电极金属，形成集电极金属。8.一种igbt芯片，其特征在于：所述igbt芯片中的部分或全部元胞采用如权利要求1~6中任一项所述的集成测温单元的igbt元胞来替换。9.根据权利要求8所述的igbt芯片，其特征在于：所述igbt芯片包括有源区、设于所述有源区外围的边缘有源区、以及设于所述边缘有源区外围的终端区；当芯片存在栅指结构时，所述栅指结构设于所述有源区内，有源区元胞的栅极和栅指结构的栅极与门极焊盘短路，采用所述的集成测温单元的igbt元胞来替换终端区与栅指结构之间的边缘有源区元胞；当芯片不存在栅指结构时，采用所述的集成测温单元的igbt元胞来替换靠近终端区的边缘有源区元胞。

技术总结
本发明公开了一种IGBT芯片及集成测温单元的IGBT元胞、方法，所述IGBT元胞在发射极区的P型基区内增设N+源区，在发射极区的P型基区上增设阴极金属，N+源区的上表面与阴极金属的下表面接触，由增设的N+源区和发射极区的P型基区构成测温PN结，通过测量发射极金属与阴极金属间的电压、以及流过阴极金属的电流来检测IGBT元胞的温度。本发明可以通过测温PN结对芯片各个工作状态下的温度进行实时、准确地检测，解决了传统测温方法存在的测温误差问题以及应用局限性问题。及应用局限性问题。及应用局限性问题。


技术研发人员：杨鑫 孙毅飞
受保护的技术使用者：湖南大学
技术研发日：2023.06.28
技术公布日：2023/8/1