层状结构的制作方法

1.一种层状结构，特别地但不限于射频(rf)开关。


背景技术：

2.从us2021/020,436已知提供了一种包括完全耗尽电荷载流子的多孔层的层状结构。使基板(起始材料)多孔化以去除所有电荷载流子，因此将所得的多孔层的电阻率提高到超过10,000欧姆-厘米(ωcm)。高孔隙率层的优点在于，它是非常好的电绝缘体，并且因此适用于高频开关应用。这种结构的一个缺点是所得的高孔隙率在孔的内表面上露出不同的晶体取向，使得难以在多孔层上方生长高质量、低缺陷的单晶层。


技术实现要素：

3.本发明提供一种层状结构，包括：基板；多孔层；以及外延半导体层；其中，多孔层在邻近基板处具有大于30％的第一孔隙率并且在与半导体层相邻处具有小于或等于25％的第二孔隙率。
4.具有两种不同孔隙率的多孔层是有利的，因为每种孔隙率可以针对不同功能进行优化。邻近基板的较高孔隙率在使半导体与基板绝缘方面是有效的(谐波性能)。与半导体层相邻的较低孔隙率提供了具有露出的单晶取向的晶体结构，其支撑包括高质量、低缺陷、外延生长的半导体层。
5.有利地，较低孔隙率部分也是良好的热导体，因为更多的体积被材料填充而不是孔中的空气(或另一流体)。因此，层状结构能够通过高频开关比现有层状结构更好地传输在沟道层中产生的额外的热。
6.基板可以包括硅。有利地，基于硅的半导体是已知的。
7.基板可以具有晶体取向《100》、《110》或《111》。可替代地，基板可以处于朝向第二晶体取向错切达20
°
的第一晶体取向。例如，它可以是朝向《111》取向错切5
°
、6
°
、10
°
、15
°
或达20
°
的《100》。有利地，层状结构不取决于基板的特定晶体取向，这意味着可以选择取向以适合预期的应用。
8.基板可以具有0.01ωcm与10ωcm之间的电阻率。有利地，这是电阻率的常见范围，因此这种基板可以在常规的铸造厂中被加工以生产层状结构或后续将层状结构处理成器件。
9.多孔层可以包括iv族材料或iv族元素的化合物。有利地，这种材料与硅基板兼容，这意味着由于晶格失配，很少应变或没有应变被引入在基板和多孔层之间。
10.多孔层可以包括硅、锗、碳、硅锗、或硅锗锡。有利地，多孔层可以与基板和/或半导体层匹配。可替代地，多孔层可以包括与半导体层不同的材料或化合物，使得小应变被引入，这改善载流子迁移率。
11.多孔层可以是掺杂的。掺杂可以具有从基板到半导体层的穿过多孔层的分级分布。有利地，分级掺杂分布提供了两种不同孔隙率的益处，同时没有尖锐界面，尖锐界面可
能在能带结构中引入不期望的尖峰，尖峰可能给出不期望的器件谐波特性。分级使能带结构平滑，从而避免这种不连续性。可替代地，多孔层可以在邻近基板处以第一掺杂水平被掺杂并且在与半导体层相邻处以第二掺杂水平被掺杂。有利地，两个区域的性质可以由两个掺杂水平精确地控制。
12.多孔层可以具有大于或等于3000ωcm的电阻率。有利地，这种电阻率范围导致在15dbm输入功率下二次谐波小于-100dbm。
13.半导体层可以包括iv族材料、iv族元素的化合物、iii族和v族元素的化合物、或者一种或多种稀土元素与iii族和v族元素的化合物。有利地，这允许选择最优沟道层以满足所需的特定器件性能。半导体层可以包括硅、锗、硅锗、硅锗锡、iii-n化合物、氮化镓、或稀土-iii-n合金。有利地，材料可以与多孔层相同。例如，基板、多孔层和半导体层都可以包括形成单元素结构的硅。可替代地，材料可以不同于多孔层。有利地，例如当在rf开关中实现层状结构时，可以引入限定的应变水平，这改善了通过半导体层的载流子传输。
14.半导体层可以具有小于1nm的rms表面粗糙度。有利地，这种表面非常光滑，这意味着诸如高载流子迁移率之类的优异的器件特性是可能的。
15.半导体层可以具有大于或等于10ωcm的电阻率。有利地，这导致良好的载流子传输(器件谐波性能)。
16.半导体层可以包括沟道层，并且层状结构还可以包括源极、漏极和栅极。这种结构形成场效应晶体管(fet)。有利地，层状结构适于加工成开关，例如在移动通信频率下操作的射频开关。例如，它可以在800mhz到6ghz或更高的范围内操作。
17.本发明还提供一种制造层状结构的方法，包括以下步骤：在基板上生长外延层，其中，外延层在邻近基板处具有第一电阻率并且在远离基板处具有第二电阻率，并且其中，第二电阻率小于第一电阻率；使外延层多孔化以形成多孔层，该多孔层在邻近基板处具有大于30％的孔隙率并且在远离基板处具有小于或等于25％的孔隙率；以及在多孔层上方外延生长半导体层。
18.有利地，所得的层状结构具有不同孔隙率的两个区域，这两个区域表现出不同的性质。有利地，该方法比在绝缘体上方制造半导体的已知方法简单，已知方法需要两个部分的制造和接合。有利地，通过在生长步骤期间设定外延层的电阻率，可以针对热性能和谐波性能优化较高孔隙率和较低孔隙率的区域。
19.该方法还可以包括在生长外延层的步骤期间对外延层进行掺杂。有利地，掺杂水平可以在生长步骤期间被精确地控制和改变，以在邻近基板处设定第一电阻率并且在与半导体层随后生长的表面相邻的、远离基板处设定第二电阻率。
20.掺杂可以包括与和半导体层相邻处相比在邻近基板处以较低的掺杂剂水平对外延层进行掺杂。有利地，由于电阻率与掺杂浓度成反比，因此这导致与和半导体层相邻处相比邻近基板处的较高电阻率。
21.该方法还可以包括在使外延层多孔化的步骤之前对外延层的至少一部分进行离子注入的步骤。离子注入可以是生长期间外延层的掺杂的附加或替代。离子注入可以降低外延层的被注入部分的电阻率。因此，它可以在与半导体层相邻处而不是邻近基板处被施加。有利地，可以横向和垂直地通过层以精确的图案来施加离子注入。
22.使外延层多孔化的步骤还可以包括至少使基板的上部部分多孔化，其中基板的上
部部分具有第一电阻率。有利地，外延层可以较薄，因为多孔层的部分形成在基板中而不是外延层中，其生长较快并因此较便宜。有利地，最终的基板和层状结构较薄，这可以简化制造并因此降低成本。基板的上部部分的电阻率可以通过掺杂或离子注入来设定。所有的基板可以具有相同的电阻率，或者仅上部部分具有第一电阻率。
23.该方法还可以包括在半导体层上方提供源极、漏极和栅极以形成开关的步骤，其中半导体层形成沟道层。该方法还可以包括在半导体层上方提供源极、漏极和栅极以形成射频开关的步骤，其中半导体层形成沟道层。开关可以适于在800mhz到6ghz或更高的频率下操作。可以通过使用掩模将区域扩散或离子注入到沟道层的顶部来提供源极和漏极。有利地，沟道层是高质量、低缺陷的外延层，因此适于高频操作。有利地，邻近基板的多孔层的孔隙率是沟道和基板之间的良好绝缘体。有利地，多孔层的至少一些是良好的热导体。
附图说明
24.将参照附图通过示例的方式更全面地描述本发明，其中：
25.图1是rf开关的示意性截面；
26.图2是根据本发明的层状结构的示意性截面；
27.图3是根据本发明的层状结构的示意性截面；
28.图4是结合了根据本发明的层状结构的rf开关的示意性截面；
29.图5、图6和图8是制造根据本发明的层状结构的方法的一组示意性截面；
30.图7是在制造根据本发明的层状结构的方法中使用的多孔化工具的示意性截面；
31.图9是根据本发明的层状结构的示意性截面；
32.图10是制造根据本发明的层状结构的方法的第一步骤的示意性截面；
33.图11是根据本发明的层状结构的示意性截面；
34.图12是通过根据本发明的层状结构的电阻率与深度的双变量拟合图。
具体实施方式
35.外延或外延的是指材料的晶体生长，通常经由高温沉积。外延可以在分子束外延(mbe)工具中实现，其中在超高真空环境中在加热的基板上生长层。元素源在熔炉中加热，并在没有载气的情况下朝向基板引导。元素成分在基板表面反应以创建沉积层。在下一层生长之前，每个层被允许达到其最低能量状态，使得在层之间形成键。外延也可以在金属有机气相外延(movpe)工具-也称为金属有机化学气相沉积(mocvd)工具中执行。使用载气(通常为氢气)使复合金属有机物和氢化物源在加热的表面上方流动。外延沉积在比mbe工具中高得多的压力下发生。化合物成分在气相中被破坏，然后在表面反应以生长所期望的组成的层。
36.沉积是指层在另一层或基板上的沉积。沉积涵盖外延、化学气相沉积(cvd)、粉末床沉积和用于在层中沉积材料的其他已知技术。
37.包括来自元素周期表的iii族的一种或多种材料与来自v族的一种或多种材料的复合材料被称为iii-v材料。这些化合物具有iii族和v族的1:1组合，而不管来自每个族的元素数量如何。化合物的化学符号中的下标是指该元素在该族中的比例。因此，al
0.25
ga
0.75
as是指iii族部分包括25％al以及75％ga，而v族部分包括100％as。
38.晶体是指具有单晶取向的材料或层。在外延生长或沉积中，具有相同或类似晶格常数的后续层遵循先前晶体层的记录(registry)，因此以相同的晶体取向生长。本文中使用的平面内用于意指平行于基板的表面；平面外用于意指垂直于基板的表面。
39.如本领域技术人员将理解的，在本公开中，晶体取向《100》是指立方晶体结构的面并且涵盖使用米勒指数的[100]、[010]和[001]取向。类似地，《0001》涵盖[0001]和[000-1]，除非材料极性是临界的。任何一个或多个指数的整数倍数等同于指数的单位版本。例如，(222)等同于相同的(111)。
[0040]
基板是指后续层可以在其上沉积或生长的平面晶片。基板可以由单一元素或复合材料形成，并且可以是掺杂的或未掺杂的。例如，常见的基板包括硅(si)、砷化镓(gaas)、硅锗(sige)、硅锗锡(sigesn)、磷化铟(inp)、和锑化镓(gasb)。
[0041]
基板可以是轴上的，即生长表面与晶面对齐的地方。例如它具有《100》晶体取向。本文中提及的以给定取向的基板还包括朝向另一个晶体方向错切达20
°
的基板，例如朝向(111)平面错切的(100)基板。
[0042]
垂直或平面外是指在生长方向上；横向或平面内是指平行于基板表面并垂直于生长方向。
[0043]
掺杂是指层或材料包含另一种元素(掺杂剂)的少量的杂质浓度，其从母体材料中提供(施主)或提取(受主)电荷载流子并因此改变电导率。电荷载流子可以是电子或空穴。具有额外的电子的掺杂材料被称为n型，而具有额外的空穴(较少电子)的掺杂材料被称为p型。
[0044]
晶格匹配是指两个晶体层具有相同或类似的晶格间距并且因此第二层将倾向于在第一层上同构(isomorphically)地生长。晶格常数是晶体晶胞的无应变晶格间距。晶格重合是指晶体层具有是或接近于先前层的整数倍的晶格常数，使得原子可以与先前层配准。晶格失配是两个相邻层的晶格常数既不是晶格匹配也不是晶格重合。因为第二层采用第一层的面内晶格间距，所以这样的失配将弹性应变引入到结构中，特别是第二层。在第二层具有较大的晶格常数的情况下应变是压缩的，而在第二层具有较小的晶格常数的情况下应变是拉伸的。
[0045]
在应变太大的情况下，结构通过缺陷生长松弛以最小化能量，缺陷生长通常是称为滑移的位错或附加的间隙键，其每一个都允许层朝向其晶格常数恢复。由于大的晶格失配或由于在许多层上方的小的失配的累积，应变可能太大。松弛层被称为变质的、不连贯的、不相称的或松弛的，这些术语通常也可以互换。
[0046]
赝晶(pseudomorphic)系统是单晶薄层覆盖在单晶基板上并且层和基板具有类似的晶体结构和几乎相同的晶格常数的系统。在赝晶结构中，薄层的面内晶格间距采用基板的面内晶格常数，并且因此弹性地应变，要么在层具有比基板大的晶格间距时压缩，要么在层具有比基板小的晶格间距时拉伸。赝晶结构在面外方向上不被约束，并且因此该方向上的薄层的晶格间距可能改变，以适应晶格间距之间的失配所生成的应变。薄层可以可替代地被描述为“连贯的”、“相称的”、“应变的”或“非松弛的”，这些术语通常可以互换使用。在赝晶结构中，所有层在它们各自的面内晶格间距中采用基板的晶格间距。
[0047]
层可以是单片的，即贯穿包括块体材料。可替代地，对于其厚度中的一些或全部可以是多孔的。多孔层包括空气或真空孔，其中孔隙率被定义为由孔而不是块体材料占据的
区域的比例。孔隙率可以通过层的厚度而变化。例如，层在一个或多个子层中可以是多孔的。层可以包括多孔的上方部分和无孔的下方部分。可替代地，层可以包括一个或多个离散的、非连续的部分(域)，这些部分是多孔的，而剩余部分是无孔的(具有块体材料性质)。这些部分在子层的平面内和/或贯穿层的厚度(在生长方向意义上水平和/或垂直)可以是不连续的。这些部分可以以规则的阵列或不规则的图案跨层和/或贯穿层分布。孔隙率在多孔区域内可以是恒定的或可变的。在孔隙率可变的情况下，孔隙率可以通过厚度线性地变化，或者可以根据不同的函数(诸如二次函数、对数函数或阶跃函数)变化。
[0048]
多孔层是指已贯穿块体材料形成孔，使得有意地引入空洞。孔隙率以百分比表示，其是指已被去除的块体材料的体积，所以25％孔隙率是指25％的等同体积的块体材料是空的。
[0049]
完全耗尽的多孔层是指没有电荷载流子的层。
[0050]
晶体方铁锰矿氧化物层可以是稀土氧化物层。稀土元素是钪(sc)、钇(y)和所有镧系元素，镧系元素是镧(la)、铈(ce)、镨(pr)、钕(nd)、钷(pm)、钐(sm)、铕(eu)、钆(gd)、铽(tb)、镝(dy)、钬(ho)、铒(er)、铥(tm)、镱(yb)和镥(lu)。方铁锰矿氧化物的晶体结构为方铁锰矿。其它方铁锰矿氧化物包括氧化铟(in2o3)、氧化钒(v2o5)、氧化铁(fe2o3)、氧化锰(mn2o3)、以及稀土、金属和氧的三元化合物(re-m-o)。
[0051]
在描述器件的情况下，应当理解，其通常将形成在4
″
(100mm)、6
″
(150mm)、8
″
(200mm)、12
″
(300mm)或更大直径的圆形基板晶片上。在生长、沉积、接合和其它制造步骤之后，通过将晶片和层切割成适当尺寸的器件(组件或芯片)来分离器件。通常从单个晶片切割数十、数百或数千个器件。
[0052]
图1图示了射频(rf)开关10，诸如金属氧化物半导体场效应晶体管(mosfet)。开关10通常完全在硅中实现；即，每个层包括可以被掺杂和/或复合的硅，例如作为氧化硅。提供基板12，在基板12上或上方提供绝缘体14。在绝缘体14上或上方是沟道16。在沟道16上提供源极18、漏极20和栅极22。当在源极18和漏极20之间施加电压时，引起电流从源极18流过沟道16到达漏极20。通过向栅极22施加电压来调制电流的大小。绝缘体14用作使基板12与沟道16绝缘，使得在基板12或绝缘体14中不产生寄生电流。这是重要的，因为寄生电流导致低效率的开关。对于射频(例如，高达300ghz)的5g无线传输，需要在该相同频率范围内的开关操作速度。
[0053]
例如，绝缘体14可以包括厚的多晶硅层，在其上方具有掩埋氧化物层，例如二氧化硅(sio2)。与高电阻率基板12(例如，电阻率大于3000ωcm)结合，该绝缘体14将沟道16的谐波性能与基板12分离。掩埋氧化物的一个缺点是电阻率有限，并且介电常数相对高，这意味着在邻近器件之间可能存在串扰。多晶硅和掩埋氧化物绝缘体14的一个缺点是，由于晶体硅沟道16不能在多晶或非晶结构上方生长，因此需要复杂的多步骤制造工艺来形成器件。另一个缺点是需要高电阻率基板12，其昂贵并且在一些制造环境中可能难以处理。
[0054]
现在将参照图2更具体地描述本发明。层状结构24包括基板26。基板26可以是硅(si)基板26。例如基板26可以包括硅《100》，这通常用于诸如cmos之类的硅半导体应用。可替代地，基板26可以包括不同晶体取向的硅，例如对于在硅上引入iii-n生长的一些应用是优选的《111》。可替代地，基板26可以包括硅《110》、或朝向另一晶体取向错切的硅《100》、或朝向另一晶体取向错切的硅《111》。
[0055]
通过适当的掺杂，基板26可以是p型或n型。重掺杂的p掺杂si基板26(例如具有5e
18-1e
19
cm-3
掺杂剂杂质浓度)可以被称为p
+
基板26，而轻掺杂的si基板26(例如具有小于或等于5e
15
cm-3
载流子)可以被称为p-基板26。以5e
18-1e
19
cm-3
掺杂的p
+
基板26具有约0.01ωcm到0.02ωcm的电阻率。
[0056]
在基板26上或上方生长的是绝缘体28。绝缘体28包括如将描述的从外延生长的硅形成的多孔硅。绝缘体28可以包括具有不同孔隙率的两个子层30、32。直接在基板26上或上方的第一子层30包括比第二子层32高的孔隙率，例如30-60％、30-40％或35-40％，第二子层32在第一子层30上或上方生长并且具有小于25％的孔隙率。绝缘体28还具有高电阻率，例如大于或等于3000ωcm。较高孔隙率的第一子层30具有比较低孔隙率的第二子层32高的电阻率。例如，第一子层30可以具有10,000ωcm、25,000ωcm或甚至更高的电阻率。
[0057]
具有两种不同的孔隙率的多孔si意味着它结合了不同的有益性质。较高孔隙率的第一子层30是优异的绝缘体，因为多孔化处理耗尽了大部分或全部载流子，使得其变得不导电，即不电导通。较低孔隙率的第二子层32保持形成它的外延层的晶体结构，因此后续层可以以非常低的缺陷生长或传播来外延地生长。第二子层32也具有所需的热性质，因为它具有较高比例的原始外延材料，该原始外延材料与多孔的空洞相比具有显著较高的热导率。通过适当设计第一子层30及第二子层32，绝缘体28可具有3wm-1
k-1
或更大、5wm-1
k-1
或更大、10wm-1
k-1
或更大、或其他值的热导率。
[0058]
多孔的si绝缘体28可以是几微米厚。例如，它可为3μm厚、4μm厚、5μm厚、10μm厚、20μm厚、或其他厚度。可以选择第一子层30和第二子层32的厚度，使得存在期望的性质。因此，第一子层30可以足够厚以完全绝缘，并且第二子层32可以足够厚以提供用于后续生长的晶体结构以及热导率。
[0059]
在绝缘体28上或上方是半导体层34。半导体层34包括外延生长的硅，例如50-1000nm、或更窄地50-500nm、50-200nm、50-75nm、50-150nm、100-250nm、150-500nm、或500-1000nm的硅。厚度由在半导体层34中、上方或从其制造的器件的期望性能来设定，但是趋势是半导体层34需要相对于上一代器件较薄。半导体层34具有低rms表面粗糙度，例如小于或等于1nm。半导体层34还具有大于阈值的电阻率，以便对于在层状结构24上方生长的器件表现出适当的传输性质。例如，电阻率阈值可以是10ωcm、5ωcm、20ωcm或适合于所考虑的具体应用的其他值。
[0060]
半导体层34是高质量、低缺陷的硅，因为它是外延生长的。因此，它特别适合作为用于以非常高的速度操作的rf开关的沟道层，因为它表现出优异的高频性能。绝缘体28的第一子层30具有足够高的孔隙率，使得它显著耗尽电荷载流子，并且可以完全耗尽载流子。因此，它作为有效的绝缘体操作，以将沟道层34与基板26隔离。这意味着没有寄生电流可以流过绝缘体28，特别地绝缘体28的第一子层30，并且所有电流流过沟道层34。该层状结构24的特征在于优异的整体谐波性能。例如，二次谐波2f0在15dbm输入功率下可以小于-100dbm，通常通过共面波导结构测量，这是优异的谐波性能。
[0061]
绝缘体28的第二子层32具有足够低的孔隙率，使得晶体结构被维持。这使得高质量的晶体半导体层34能够在第二子层32上方外延生长。第一子层30和第二子层32中的不同的孔隙率水平可以通过使用不同的掺杂剂水平或离子注入来实现。
[0062]
图3图示了层状结构24，其中绝缘体28的一部分包括未被多孔化的外延生长的材
料29。因此，它表现出块体材料的性质，例如良好的导热性但相对差的绝缘性。
[0063]
图4图示了层状结构24，具有在半导体层34(在所示的示例中为沟道层)上、中或上方的器件区36。器件区36包括源极38、漏极40和栅极42。如常规的那样，源极38和漏极40被离子注入或扩散到半导体(沟道)层34的顶部以提供到沟道层34的欧姆接触。栅极42位于源极38和漏极40之间并且在绝缘氧化物上以使其能够调制源极38和漏极40之间的电流流动。当阈值水平的电压被施加在源极38和栅极42之间时，电流可以从源极38流到漏极40，而当电压下降到阈值以下，例如为零时，阻挡电流在源极38和漏极40之间流动。因此通过调制栅极42上的电压来使电流流动导通和截止。
[0064]
因为多孔层28的第二子层32的结晶度，所以半导体层34和绝缘体28之间的界面是高质量的。这意味着它不用作使用层状结构24形成的开关的损耗机制。这对于未来器件的较薄的半导体层34变得更重要，因为界面厚度是半导体层厚度的较大比例，因此任何损耗成比例地较大。
[0065]
层状结构24的热特性是重要的，因为当器件区36中的开关被操作时，它产生热。如果这没有被充分地耗散，则在操作期间器件变热并且器件特性可能改变。例如，器件特性可能偏离规格。随着开关速度需求增加，产生更多的热，因此热导率变得更重要。所描述的多孔绝缘体28通过提供具有良好的谐波性能的第一子层30同时还提供具有用于随后外延过生长的良好结晶度(即，其提供晶体配准)和良好的热导率的第二子层32来解决该问题。第一子层30还可以有助于热导率。此外，第一子层30的谐波性能基本上对操作温度不敏感。
[0066]
多孔绝缘体28的介电常数低于氧化硅，氧化硅是基于硅的常见绝缘体。有利地，介电常数是操作中的邻近器件之间的串扰的原因，因此多孔绝缘体28的较低介电常数减小了串扰。
[0067]
图5图示了制造层状结构24的方法中的第一步骤。在第一步骤中，在基板26上或上方生长外延层44。外延层44可以包括第一子层46和第二子层48。第一子层46具有第一电阻率r1，并且第二子层48具有第二电阻率r2，第二电阻率r2低于第一电阻率r1。例如，第一电阻率r1可以在0.4-10ωcm的范围内，而第二电阻率r2可以在0.01-0.4ωcm的范围内。可以通过对第一子层46进行少于第二子层48的掺杂来实现不同的电阻率r1及r2，其中掺杂剂为p型(自由载流子为空穴而非电子)。例如，第一子层46可以是掺杂有1e
15-5e
16
cm-3
硼的硅，即-p掺杂si。第二子层48可以是掺杂有1e
18-1e
19
cm-3
硼的硅，即-p掺杂si。可替代地，硅可以是n掺杂，例如在第一子层46中具有1e
17-5e
18
cm-3
砷并且在第二子层48中具有5e
14-1e
16
cm-3
砷。
[0068]
图6图示了制造层状结构24的方法中的第二步骤。在第二步骤中，外延层44被多孔化以形成多孔层28。多孔层28具有与外延层44的第一子层46和第二子层48匹配的第一子层30和第二子层32。第一子层30具有比第二子层32高的孔隙率，因为对于给定的多孔化处理，多孔化的量取决于外延材料的电阻率。因此，外延层44的较高电阻率、较低掺杂的第一子层46变成多孔层28的较多孔的第一子层30，而外延层44的较低电阻率、较高掺杂的第二子层48变成多孔层28的较少孔的第二子层32。
[0069]
使外延层44多孔化将所得的多孔绝缘体28的电阻率提高到大于或等于3000ωcm。在多孔化之前，外延层44的第一子层46和第二子层48可具有小于或等于10ωcm、或甚至小于或等于1ωcm的电阻率。例如，第一子层46可具有在0.01-0.4ωcm范围内的电阻率，而第
二子层48具有在0.4-10ωcm范围内的电阻率。初始电阻率越高，多孔化之后的最终电阻率越高，两者之间具有非线性关系。因此，多孔层28的第一子层30可具有大于或等于3000ωcm的电阻率，并且第二子层32可具有显著高于此的电阻率，例如大于或等于10,000ωcm。
[0070]
可替代地，制造层状结构24的方法中的第二步骤可以包括仅使外延层44的上部部分多孔化，以如图3所示地留下与基板26相邻的部分29，该部分29是非多孔化的外延材料。
[0071]
更特别地，多孔化包括将图5的层状结构24放置在如将参考图7描述的多孔化工具60中。图7图示了用于晶片的多孔化的常规工具，例如如在jonghopark，yasuko yanagida和takeshi hatsuzawa的“fabrication of p-type porous silicon using double tank electrochemical cell with halogen and led light sources”中所描述的(http://dx.doi.org/10.1016/j.snb.2016.04.058 2016elsevier b.v)。多孔化工具60包括横向地分隔开的阴极62和阳极64。在它们之间是框架72，框架72具有与阴极62和阳极64相同的垂直和水平范围。框架72被配置成支撑要被多孔化的晶片66。晶片66通常是圆形晶片，其被支撑成使得其前侧68面朝阴极62并且其后侧70面朝阳极64。当在底板82和顶板84的位置中时，前侧流体室74被限定在阴极62、框架72和晶片66的前侧68之间。当在底板82和顶板84的位置中时，后侧流体室78被限定在阳极64、框架72和晶片66的后侧70之间。
[0072]
在使用中，前侧流体室74和后侧流体室78填充有流体76。流体76被选择以使得当在阴极62和阳极64之间施加电压时，如箭头80所示，电流从阴极62流到晶片66的前侧68，并从晶片66的后侧70流到阳极64。例如，流体76可以是氢氟酸。该电流通过电解使晶片66的前侧68多孔化。即，它将孔蚀刻(隧穿)到晶片66的表面中，孔大致垂直于表面延伸，从而以半随机图案从晶片66去除材料。因此，晶片66的密度降低。
[0073]
在图8所示的制造层状结构24的方法的第三步骤中，半导体层34在多孔层28上方外延生长。半导体层34可以外延生长，因为多孔层28的第二子层32的孔隙率足够低，使得该结构保持具有单晶取向的晶体。因此，半导体层34可以生长为具有高质量、低缺陷结构的单晶外延层。
[0074]
可选地，半导体层34是沟道层，并且该方法包括在沟道层34上方生长、沉积或接合源极38、漏极40和栅极42以形成器件区36的另一步骤。
[0075]
图9示出了层状结构24，在层状结构24中多孔层28包括贯穿其厚度的分级的孔隙率，在接近基板26的第一部分50中具有较高的孔隙率并且在与半导体层34相邻的第二部分52中具有较低的孔隙率。例如第一部分50中的孔隙率可以是30-60％，并且第二部分52中的孔隙率可以小于或等于25％。第一部分50可以如所图示地与基板26相邻，或者可以通过外延部分29与其分隔。从与基板26相邻到与沟道层34相邻，分级可以是线性的。可替换地，它可以遵循不同的分布，例如二次方程、高阶多项式、或对数。可替换地，它可以从与基板26相邻向上通过多孔层28逐步减小。步长(step)可以具有相同的尺寸或不同的尺寸。孔隙率可以等量或不同量地降低。通过提供外延层44的分级掺杂，实现分级的孔隙率，这进而导致分级的电阻率。
[0076]
可替换地，多孔层28可以包括多于两个子层，包括中间子层或者具有比其任一侧上的层大或小的孔隙率的子层。例如，可以有三个子层，中间子层具有比下层子层或上层子层高的孔隙率；或者中间子层具有在上层子层和下层子层之间的中间孔隙率；或者中间子层具有比上层子层或下层子层低的孔隙率。或者，可以有具有交替的孔隙率的四个子层，使
得最下面的子层具有高孔隙率，例如至少30％，下一个子层具有较低的孔隙率，例如≤25％，下一个子层具有与最下面的子层相同的孔隙率，并且顶部子层具有与第二子层相同的孔隙率。在最下面的子层和基板26之间还可以有非多孔化的子层29。子层和分级分布的其它组合对于本领域技术人员来说将是清楚的。
[0077]
如上所述，层状结构24可以完全在硅中实现。可替换地，绝缘多孔层28可以包括不同的iv族材料(诸如锗(ge))，或者硅与一种或多种其它iv族元素的化合物。例如，它可以包括硅锗(sige)或硅锗锡(sigesn)。如果半导体层34是纯硅，则在多孔层44的顶部和半导体层34之间可能存在小的晶格失配。这将少量应变引入到半导体层34中，相对于非应变层，这可以改善载流子传输特性，即-载流子迁移率。
[0078]
另外地或可替换地，半导体层34可以包括另一iv族元素(诸如锗)，或者iv族元素的化合物(诸如硅锗或硅锗锡)。与改变多孔层28的材料一样，通过引入受控的晶格失配，这使得能够将小应变引入到半导体层34，并因此改善载流子迁移率。
[0079]
可替换地，半导体层34可以包括iii族和v族材料的化合物。例如，半导体层34可以包括iii-n材料，诸如氮化镓(gan)。这种材料可以应用于电子器件(例如，场效应晶体管fet)或光子器件(例如，μled)。在一些应用中，gan半导体层34可以生长在多孔层28上方，该多孔层28生长在si《111》基板上方。半导体层34也可以包括与iii族和v族材料复合的稀土材料。例如，它可以包括稀土-iii-n化合物。
[0080]
图10图示了制造层状结构24的方法的第一步骤，其中基板26的上部部分54具有第一电阻率r1。因此，它具有与外延层44的第一子层46相同的电阻率，因此可以较薄。如关于图5所描述的，第二子层48具有较低的电阻率r2。例如，第一电阻率r1可以被选择以提供大于30％的孔隙率，而第二电阻率r2可以被选择以提供小于或等于25％的孔隙率。
[0081]
图11图示了从图10所示的结构形成的层状结构24。层状结构24包括比先前的示例中薄的基板26。在基板26上方是多孔层28，如先前示例中一样多孔层28包括第一子层30和第二子层32。然而，在该示例中，第一子层30是通过使基板26的上部部分54以及外延层44的第一子层46多孔化而形成的。由于它们开始时具有相同的电阻率r1，因此多孔化在多孔层28中形成单一的、不可区分的第一子层30。有利的是，在该布置中外延层44生长可以较快，因为由于多孔层28部分地由基板26形成，所以第一子层30可以较薄。如果基板26例如经由不同的掺杂水平或离子注入而具有不同的电阻率，则这可能是有益的，以便在穿过基板26的限定深度处提供蚀刻停止。可替换地，基板26可以贯穿地具有相同的电阻率，并且当蚀刻已到达基板26中的期望的深度时，在多孔化期间电流流动停止。
[0082]
图12是针对示例性样品的通过层状结构24的电阻率与深度的双变量拟合图。样品包括大约15μm厚的第一子层30、大约300nm厚的第二子层32、以及大约180nm厚的半导体层34。电阻率是从层状结构24的顶部朝向并进入基板26来测量的。可以看出，存在3μm的高电阻率多孔材料，具有约4kωcm的电阻率，这对应于第一子层30。第二子层32和半导体层34在图表的最左边几乎不可区分，一部分是因为它们相对于第一子层30薄，一部分是因为第一子层30和第二子层32的接近导致第二子层32以及第一子层30中的高载流子耗尽。蚀刻在大约4.5μm深度处停止，第一子层30的剩余部分是非多孔化的(外延层44)，具有约0.3ωcm的低电阻率。在图表的这些水平部分之间是通过多孔绝缘体28的第一子层30的近似线性的过渡，其是第一子层30的多孔化部分和非多孔化部分之间的边界区域。由于多孔化图案的半
随机性质，该过渡不是突然的。然而，可以选择层的厚度，使得过渡不影响器件操作。基板26在图12上未被示出，但将具有小于0.1ωcm的电阻率。
[0083]
已经描述了在生长期间外延层44的掺杂以便实现所需的电阻率的绝缘体28。然而，在外延层44的多孔化之前，可以替代地使用离子注入，以在接近基板26和接近半导体层34处实现相同的电阻率水平。例如，外延层44可以在其整个厚度上以相同的掺杂剂水平被掺杂，然后与半导体层34相邻的上部部分被离子注入以提高掺杂剂水平，从而得到较低电阻率的多孔。可替代地，可以在远离和接近基板26处使用两种不同量的离子注入，或者可以使用分级分布。可以选择离子注入传导以提供与外延生长中实现的掺杂剂分布近似匹配的掺杂剂分布。
[0084]
虽然多孔层28已经被描述为具有不同孔隙率的两个子层30、32，但是它可以替代地具有三个或更多个子层。例如，它可以具有交替的较高孔隙率和较低孔隙率的四个子层。这种多孔层28可以由具有交替的较高电阻率和较低电阻率的外延层44形成。可替代地，具有较高孔隙率的多孔层28的第一子层30可由基板26的上部部分54形成，并且然后可以由外延层44形成分别具有较低孔隙率、较高孔隙率和较低孔隙率的另外三个子层。
[0085]
例如5g移动电话的设备遵循增加功能性的趋势，这导致对效率的更严格要求，以最小化信号和功率损耗，从而保持电池寿命。增加的功能性还导致较高的频率，这意味着需要改善的谐波，因此需要较厚的绝缘体28以更有效地将基板26与半导体层34隔离。绝缘体28可以如所需的那样厚，因为多孔工艺不是固有地深度受限的，而是可以通过掺杂水平、电流密度、电解浓度或时间来控制。此外，可以与绝缘体28的厚度无关地实现高质量的半导体层34，因为它取决于由于第二子层32的较低孔隙率而保持的结晶度和外延层44的质量。
[0086]
相反，包括氧化硅绝缘体的现有方法不能被制造地较厚，因为这些方法需要氢注入以能够进行裂解。如果氧化物太厚，则氢注入到所需深度是不可能的。此外，二氧化硅是不良的热导体，因此它不能被制造得较厚。因此，现有的绝缘体不适合于诸如5g移动通信之类的具有较严格的谐波要求的下一代设备。

技术特征：
1.一种层状结构(24)，包括：基板(26)；多孔层(28)；以及外延半导体层(34)；其中，多孔层(28)在邻近基板(26)处具有大于30％的第一孔隙率并且在与半导体层(34)相邻处具有小于或等于25％的第二孔隙率。2.如权利要求1所述的层状结构(24)，其中，基板(26)包括硅。3.如权利要求1或2所述的层状结构(24)，其中，基板(26)具有晶体取向<100>、<111>、<110>或者朝向第二晶体取向错切达20
°
的第一晶体取向。4.如权利要求1所述的层状结构(24)，其中，基板(26)具有在0.01ωcm与10ωcm之间的电阻率。5.如权利要求1所述的层状结构(24)，其中，多孔层(28)包括iv族材料或iv族元素的化合物。6.如权利要求1所述的层状结构(24)，其中，多孔层(28)包括硅、锗、碳、硅锗或硅锗锡。7.如权利要求1所述的层状结构(24)，其中，多孔层(28)被掺杂，并且其中，掺杂具有从基板(26)到外延半导体层(34)的穿过多孔层(28)的分级分布。8.如权利要求1所述的层状结构(24)，其中，多孔层(28)在邻近基板(26)处以第一掺杂水平被掺杂并且在与外延半导体层(34)相邻处以第二掺杂水平被掺杂。9.如权利要求1所述的层状结构(24)，其中，多孔层(28)具有大于或等于3000ωcm的电阻率。10.如权利要求1所述的层状结构(24)，其中，外延半导体层(34)包括iv族材料、iv族元素的化合物、iii族和v族元素的化合物、或者一种或多种稀土元素与iii族和v族元素的化合物。11.如权利要求1所述的层状结构(24)，其中，外延半导体层(34)包括硅、锗、硅锗、硅锗锡、iii-v化合物、氮化镓、或稀土-iii-n合金。12.如权利要求1所述的层状结构(24)，其中，外延半导体层(34)具有小于1nm的rms表面粗糙度。13.如权利要求1所述的层状结构(24)，其中，外延半导体层(34)具有大于或等于10ωcm的电阻率。14.如权利要求1所述的层状结构(24)，其中，外延半导体层(34)包括沟道层，并且还包括源极(38)、漏极(40)和栅极(42)。15.一种制造层状结构(24)的方法，包括以下步骤：在基板(26)上生长外延层(44)，其中外延层(44)在邻近基板(26)处具有第一电阻率(r1)并且在远离基板(26)处具有第二电阻率(r2)，并且其中第二电阻率(r2)小于第一电阻率(r1)；使外延层(44)多孔化以形成多孔层(28)，所述多孔层(28)在邻近基板(26)处具有大于30％的孔隙率并且在远离基板(26)处具有小于或等于25％的孔隙率；以及在多孔层(28)上方外延生长半导体层(34)。16.如权利要求15所述的方法，还包括在生长外延层(44)的步骤期间对外延层(44)进
行掺杂。17.如权利要求16所述的方法，其中，掺杂包括与在和沟道层(34)相邻处相比在邻近基板(26)处以较低的掺杂剂水平对外延层(44)进行掺杂。18.如权利要求15所述的方法，还包括在使外延层(44)多孔化的步骤之前对外延层(44)的至少一部分进行离子注入的步骤。19.如权利要求15所述的方法，其中，使外延层(44)多孔化的步骤还包括至少使基板(26)的上部部分(54)多孔化，其中，基板(26)的上部部分具有第一电阻率(r1)。20.如权利要求15所述的方法，还包括在半导体层(34)上方提供源极(28)、漏极(40)和栅极(42)以形成开关的步骤，其中，半导体层(34)形成沟道层(34)。

技术总结
公开了层状结构。一种制造层状结构的方法，包括在基板上生长外延层，外延层在邻近基板处具有第一电阻率并且在远离基板处具有第二电阻率(小于第一电阻率)。使外延层孔化以形成多孔层，多孔层在邻近基板处具有>30％的孔隙率并且在远离基板处具有≤25％的孔隙率。在多孔层上方外延生长半导体(沟道)层。另外一种层状结构，包括：基板；多孔层；以及外延半导体(沟道)层。多孔层在邻近基板处具有＞30％的第一孔隙率并且在与半导体层相邻处具有≤25％的第二孔隙率。可以针对不同的功能优化两种不同的孔隙率。较高的孔隙率在使沟道与基板绝缘方面是有效的。较低的孔隙率提供了具有露出的单晶取向的晶体结构，其支持包括高质量、低缺陷、外延生长的沟道层。外延生长的沟道层。外延生长的沟道层。


技术研发人员：R
受保护的技术使用者：IQE公开有限公司
技术研发日：2023.01.31
技术公布日：2023/8/2