扇出型晶圆级封装结构及其制备方法与流程

1.本公开涉及半导体封装技术领域，特别涉及一种扇出型晶圆级封装结构及其制备方法。


背景技术：

2.目前，在半导体封装业界，扇出型晶圆级封装(fan-out wafer level package，fowlp)作为应用于众多移动应用的成熟技术，主要包括两种方式，分别为芯片先装(chip-first)和芯片后装(chip-last)。其中，chip-first工艺的优势在于其具有较成熟的制程和较低的成本，但在制程中仍然存在晶粒偏移、重布线层(redistribution layer，rdl)中金属/介电界面平整度不佳等问题，导致良率低下。


技术实现要素：

3.本公开旨在至少解决现有技术中存在的问题之一，提供一种扇出型晶圆级封装结构及其制备方法。
4.本公开的一个方面，提供了一种扇出型晶圆级封装结构的制备方法，所述制备方法包括：
5.提供玻璃载盘；
6.在所述玻璃载盘沿其厚度方向的第一表面形成金属种子层；
7.在所述金属种子层上形成重布线层；所述重布线层包括依次交替形成的多层钝化子层和多层金属布线子层，各所述钝化子层通过干膜压合技术形成，各所述金属布线子层相互电连接，且最底层的所述金属布线子层与所述金属种子层电连接；
8.在最顶层的所述金属布线子层上通过所述干膜压合技术形成钝化层；
9.在所述钝化层上形成多个焊盘，所述多个焊盘分别与最顶层的所述金属布线子层电连接；
10.将芯片倒装在所述多个焊盘上；
11.去除所述玻璃载盘和所述金属种子层，制备得到扇出型晶圆级封装结构。
12.可选的，所述在最顶层的所述金属布线子层上通过所述干膜压合技术形成钝化层，包括：
13.提供pi干膜；
14.将所述pi干膜置于最顶层的所述金属布线子层上；
15.通过加热加压的方式对所述pi干膜进行压合，使所述pi干膜贴合在最顶层的所述金属布线子层上，形成所述钝化层。
16.可选的，所述芯片上形成有多个第一金属柱，所述将芯片倒装在所述多个焊盘上，包括：
17.将所述多个第一金属柱与所述多个焊盘一一对应连接，使所述芯片通过所述多个第一金属柱与所述多个焊盘电连接。
18.可选的，在所述将所述多个第一金属柱与所述多个焊盘一一对应连接之后，所述制备方法还包括：
19.在所述芯片与所述钝化层之间填充底胶，使所述底胶包覆所述多个第一金属柱以及所述芯片朝向所述多个第一金属柱的一侧。
20.可选的，在所述芯片与所述钝化层之间填充底胶之后，所述制备方法还包括：
21.在所述钝化层上形成塑封层，所述塑封层包覆所述芯片和所述底胶。
22.可选的，在所述去除所述玻璃载盘和所述金属种子层之后，所述制备方法还包括：
23.在裸露出的所述钝化子层上形成多个第二金属柱，所述多个第二金属柱与所述金属布线子层电连接。
24.可选的，所述制备方法还包括：
25.分别在各个所述第二金属柱上形成焊球。
26.可选的，所述干膜压合技术所采用的温度范围为60℃-80℃。
27.可选的，所述干膜压合技术所采用的压力范围为0.2mpa-0.5mpa。
28.本公开的另一个方面，提供了一种扇出型晶圆级封装结构，所述封装结构采用前文记载的扇出型晶圆级封装结构的制备方法制备得到。
29.本公开实施例相对于现有技术而言，使用chip-last工艺，采用玻璃载盘作为临时载盘可以完全避免晶圆翘曲的问题，采用干膜压合技术形成rdl制程中各层钝化子层以及rdl层上的钝化层，可以有效解决因rdl电镀高低不平、平整度不好造成的晶粒虚焊以及晶粒偏移的问题，提高了产品共面性，工艺流程简单，无复杂程序，极大提高了芯片生产良率，节约了时间及物料成本，可广泛应用到半导体封装行业。同时，采用干膜压合技术还可以提高晶粒精准度，有利于后续实现rdl过程中更为复杂的布线结构。
附图说明
30.一个或多个实施方式通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施方式的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
31.图1为本公开提供的现有技术中的chip-first工艺流程图；
32.图2为本公开提供的现有的chip-first工艺中重布线层的结构示意图；
33.图3为本公开一实施方式提供的一种扇出型晶圆级封装结构的制备方法的流程图；
34.图4为本公开另一实施方式提供的一种扇出型晶圆级封装结构的制备方法对应的部分封装结构的示意图；
35.图5为本公开另一实施方式提供的一种扇出型晶圆级封装结构的制备方法对应的部分封装结构的示意图；
36.图6为本公开另一实施方式提供的一种扇出型晶圆级封装结构的制备方法对应的部分封装结构的示意图；
37.图7为本公开另一实施方式提供的一种扇出型晶圆级封装结构的制备方法对应的部分封装结构的示意图；
38.图8为采用本公开另一实施方式提供的一种扇出型晶圆级封装结构的制备方法对
应的部分封装结构的示意图；
39.图9为本公开另一实施方式提供的一种扇出型晶圆级封装结构的示意图。
具体实施方式
40.现有技术中，如图1所示，chip-first工艺首先对芯片进行封装，得到芯片封装结构，之后在芯片封装结构的基础上依次进行rdl工艺、植球工艺，具有较成熟的制程和较低的成本。现有的chip-first工艺在制程中通常采用液态聚酰亚胺(polyimide，pi)胶制作rdl中的介电层，需要经过聚酰胺(polyamide，pa)涂布、涂布后检查、pa烘烤、pa烘烤后检查等步骤。然而，这会使得介电层的均匀性较差，如出现图2所示的凸起，从而导致rdl电镀高低不平，rdl总体厚度变化(total thickness variation，ttv)不良，进而造成晶粒虚焊(cold joint)以及晶粒偏移等问题，导致产品良率低下。
41.为使本公开实施方式的目的、技术方案和优点更加清楚，下面将结合附图对本公开的各实施方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在本公开各实施方式中，为了使读者更好地理解本公开而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施方式的种种变化和修改，也可以实现本公开所要求保护的技术方案。以下各个实施方式的划分是为了描述方便，不应对本公开的具体实现方式构成任何限定，各个实施方式在不矛盾的前提下可以相互结合相互引用。
42.本公开的一个实施方式涉及一种扇出型晶圆级封装结构的制备方法s100，其流程如图3所示，包括：
43.步骤s110，提供玻璃载盘。
44.具体的，现有的扇出型晶圆级封装通常使用金属载体做玻璃载盘承接芯片键合(die bond)的作业方式，会带来晶圆翘曲的问题。而本实施方式选用玻璃载盘，可以完全避免上述晶圆翘曲问题，提高了芯片封装的成品率和产品的安全性。
45.步骤s120，在玻璃载盘沿其厚度方向的第一表面形成金属种子层。
46.具体的，一并结合图4，步骤s120可以在玻璃载盘110沿其厚度方向的第一表面110a首先形成粘合胶层120，之后在粘合胶层120上形成金属种子层130。举例而言，步骤s120可以采用溅射工艺形成金属种子层130，金属种子层130的材料可以选择钛、铜。
47.步骤s130，在金属种子层上形成重布线层；重布线层包括依次交替形成的多层钝化子层和多层金属布线子层，各钝化子层通过干膜压合技术形成，各金属布线子层相互电连接，且最底层的金属布线子层与金属种子层电连接。
48.具体的，一并结合图4，在形成重布线层时，步骤s130可以首先采用干膜压合技术在金属种子层130上形成钝化子层141a，之后直接在钝化子层141a上开口(图中并未标出)，基于该开口采用电镀技术形成金属布线子层142a，使金属布线子层142a与金属种子层130电连接。之后，步骤s130可以采用干膜压合技术在金属布线子层142a上形成钝化子层141b，在钝化子层141b上开口，采用电镀技术形成金属布线子层142b，使金属布线子层142b与金属布线子层142a电连接。类似的，步骤s130可以在金属布线子层142b上依次交替形成钝化子层141c、金属布线子层142c、钝化子层141d、金属布线子层142d、钝化子层141e、金属布线子层142e，其中，钝化子层141c、钝化子层141d、钝化子层141e均采用干膜压合技术形成，金属布线子层142c、金属布线子层142d、金属布线子层142e均可采用电镀技术形成，且金属布
线子层142c与金属布线子层142b电连接，金属布线子层142d与金属布线子层142c电连接，金属布线子层142e与金属布线子层142d电连接。
49.需要说明的是，本实施方式并不对重布线层包括的钝化子层的数量和金属布线子层的数量进行限制，本领域技术人员可以根据实际需要进行设置。
50.步骤s140，在最顶层的金属布线子层上通过干膜压合技术形成钝化层。
51.具体的，一并结合图4，步骤s140可以在金属布线子层142e上通过干膜压合技术形成钝化层150。
52.需要说明的是，经发明人的多次试验研究发现，步骤s130和步骤s140中的干膜压合技术所采用的温度范围为60℃-80℃、所采用的压力范围为0.2mpa-0.5mpa时，通过干膜压合技术形成的各层钝化子层和钝化层平整度较高，其中，温度设定为70℃、压力设定为0.35mpa时，通过干膜压合技术形成的各层钝化子层和钝化层平整度最高。
53.示例性的，步骤s140可以包括：提供pi干膜；将pi干膜置于最顶层的金属布线子层上；通过加热加压的方式对pi干膜进行压合，使pi干膜贴合在最顶层的金属布线子层上，形成钝化层。
54.具体的，一并结合图4，步骤s140可以首先提供pi干膜，将pi干膜置于金属布线子层142e上，之后通过加热加压的方式对金属布线子层142e上的pi干膜进行压合，使pi干膜贴合在金属布线子层142e上，形成钝化层150。其中，加热加压时所采用的温度范围可以是60℃-65℃，也可以是65℃-70℃，还可以是70℃-80℃等，只要温度范围处于60℃-80℃范围内即可。加热加压时所采用的压力范围可以是0.2mpa-0.3mpa，也可以是0.3mpa-0.4mpa，还可以是0.4mpa-0.5mpa等，只要压力范围处于0.2mpa-0.5mpa范围内即可。优选的，加热加压时所采用的温度为70℃，所采用的压力为0.35mpa。
55.步骤s150，在钝化层上形成多个焊盘，多个焊盘分别与最顶层的金属布线子层电连接。
56.具体的，一并结合图4，步骤s150可以首先在钝化层150上定义焊盘开口图形，以该焊盘开口图形为掩膜，刻蚀钝化层150形成多个焊盘开口(图中并未标出)，在各个焊盘开口内覆盖金属分别形成各个焊盘160，使各个焊盘160分别与金属布线子层142e电连接。当然，本领域技术人员也可以采用其他方法在钝化层上形成多个焊盘，本实施方式对此并不限制。
57.步骤s160，将芯片倒装在多个焊盘上。
58.具体的，一并结合图5，在步骤s160之前，可以首先通过电镀工艺在芯片170上生长铜柱181，之后，为了使芯片的倒装更加容易，可以在铜柱181上形成锡球182，从而在芯片170上形成由铜柱181和锡球182组成的第一金属柱180。
59.示例性的，一并结合图5和图6，当芯片170上形成有多个第一金属柱180时，步骤s160可以包括：将多个第一金属柱与多个焊盘一一对应连接，使芯片通过多个第一金属柱与多个焊盘电连接。
60.具体的，步骤s160可以将带有多个第一金属柱180的芯片170通过沾取助焊剂(flux)&die bond机台在钝化层150上进行晶粒粘合(die placement)，将多个第一金属柱180与多个焊盘160一一对应连接，使芯片170通过多个第一金属柱180与多个焊盘160电连接。
61.需要说明的是，芯片上的第一金属柱可以是图6所示的由铜柱181和锡球182组成的第一金属柱180，也可以是其他材料或者其他形式的金属柱，只要芯片通过多个第一金属柱与多个焊盘电连接即可。
62.示例性的，在将多个第一金属柱与多个焊盘一一对应连接之后，扇出型晶圆级封装结构的制备方法还包括：在芯片与钝化层之间填充底胶，使底胶包覆多个第一金属柱以及芯片朝向多个第一金属柱的一侧。
63.具体的，一并结合图7，这里可以采用晶圆级的底胶工艺在芯片170与钝化层150之间填充底胶191，使底胶191包覆多个第一金属柱180以及芯片170朝向多个第一金属柱180的一侧，实现对芯片170的二次加固，从而避免晶圆级成型(wafer level molding)工艺带来的晶粒偏移风险和芯片被封胶冲走的风险。
64.示例性的，在芯片与钝化层之间填充底胶之后，扇出型晶圆级封装结构的制备方法还包括：在钝化层上形成塑封层，塑封层包覆芯片和底胶。
65.具体的，一并结合图8，这里可以使用晶圆级的压合成型(molding)技术在钝化层150上形成塑封层192，使塑封层192包覆芯片170和底胶191。
66.通过在钝化层上形成包覆芯片和底胶的塑封层，实现了六面保护的扇出型封装，强化了产品的安全性。
67.步骤s170，去除玻璃载盘和金属种子层，制备得到扇出型晶圆级封装结构。
68.具体的，一并结合图7和图8，步骤s170可以使用解键合(de-bond)工艺去除玻璃载盘110和粘合胶层120，之后利用蚀刻(etch)工艺去除金属种子层130，制备得到图8所示的扇出型晶圆级封装结构。
69.示例性的，在步骤s170去除玻璃载盘和金属种子层之后，扇出型晶圆级封装结构的制备方法还包括：在裸露出的钝化子层上形成多个第二金属柱，多个第二金属柱与金属布线子层电连接。
70.具体的，一并结合图9，在得到图8所示的扇出型晶圆级封装结构之后，还可以在裸露出的钝化子层141a上进行重新布线流程，形成多个第二金属柱193，使得多个第二金属柱193与金属布线子层142a电连接，从而使封装结构通过多个第二金属柱193与其他结构电连接。
71.一并结合图9，第二金属柱193可以是铜柱。示例性的，为了使带有第二金属柱的扇出型晶圆级封装结构与其他结构的结合更加容易，可以分别在各个第二金属柱193上形成焊球194，以使该封装结构通过焊球194与其他结构电连接。其中，焊球194可以是常用的锡球。
72.示例性的，为了减小封装结构的厚度，还可以在图8的基础上将塑封层192高于芯片170的部分去除，从而得到图9所示的封装结构。
73.表1示出了采用液态pi胶制备的重布线层和采用干膜压合技术制备的重布线层的性能对比分析。从表1中可以看出，采用干膜压合技术制备的重布线层在抗拉强度、杨氏模量、耐高温熔点方面均优于液态pi胶制备的重布线层。
74.表1液态pi胶制备的重布线层与干膜压合制备的重布线层的性能对比
[0075][0076]
表2示出了采用液态pi胶制备的重布线层和采用干膜压合技术制备的重布线层的工艺对比分析。
[0077]
表2液态pi胶制备的重布线层与干膜压合制备的重布线层的工艺对比
[0078][0079]
本公开实施方式相对于现有技术而言，使用chip-last工艺，采用干膜压合技术形成rdl制程中各层钝化子层以及rdl层上的钝化层，可以有效解决因rdl电镀高低不平、平整度不好造成的晶粒虚焊以及晶粒偏移的问题，提高了产品共面性，工艺流程简单，无复杂程序，极大提高了芯片生产良率，节约了时间及物料成本，可广泛应用到半导体封装行业。同时，采用干膜压合技术还可以提高晶粒精准度，有利于后续实现rdl过程中更为复杂的布线结构。
[0080]
本公开的另一个实施方式涉及一种扇出型晶圆级封装结构，该扇出型晶圆级封装结构可以采用上述任一实施方式所述的扇出型晶圆级封装结构的制备方法制备得到。
[0081]
示例性的，一种扇出型晶圆级封装结构包括：
[0082]
重布线层，重布线层包括依次交替设置的多层钝化子层和多层金属布线子层；各钝化子层通过干膜压合技术形成，各金属布线子层相互电连接；
[0083]
钝化层，钝化层设置在重布线层沿其厚度方向的一侧，且钝化层通过干膜压合技术形成；
[0084]
多个焊盘，多个焊盘设置在钝化层上，且多个焊盘分别与重布线层中的金属布线子层电连接；
[0085]
芯片，芯片倒装在多个焊盘上。
[0086]
具体的，如图9所示，扇出型晶圆级封装结构包括重布线层140、钝化层150、多个焊盘160以及芯片170。
[0087]
重布线层140包括依次交替设置的钝化子层141a、金属布线子层142a、钝化子层141b、金属布线子层142b、钝化子层141c、金属布线子层142c、钝化子层141d、金属布线子层142d、钝化子层141e、金属布线子层142e。其中，钝化子层141a、钝化子层141b、钝化子层141c、钝化子层141d、钝化子层141e均采用干膜压合技术形成。金属布线子层142b与金属布线子层142a电连接，金属布线子层142c与金属布线子层142b电连接，金属布线子层142d与金属布线子层142c电连接，金属布线子层142e与金属布线子层142d电连接。
[0088]
钝化层150设置在重布线层140沿其厚度方向的一侧即金属布线子层142e上，且钝化层150通过干膜压合技术形成。多个焊盘160设置在钝化层150上，且多个焊盘160分别与重布线层140中的金属布线子层142e电连接。芯片170倒装在多个焊盘上160。
[0089]
示例性的，一并结合图9，芯片170上设置有多个第一金属柱180，多个第一金属柱180与多个焊盘160一一对应连接，芯片170通过多个第一金属柱180与多个焊盘160电连接。示例性的，第一金属柱180可以包括铜柱181和锡球182，以使芯片170与焊盘160的结合更加牢固。
[0090]
示例性的，一并结合图9，扇出型晶圆级封装结构还包括底胶191，底胶191包覆多个第一金属柱180以及芯片170朝向多个第一金属柱180的一侧，从而实现对芯片170的二次加固，避免晶粒偏移风险。
[0091]
示例性的，一并结合图9，扇出型晶圆级封装结构还包括塑封层192，塑封层192包覆芯片170和底胶191，从而实现了六面保护的扇出型封装，强化了产品的安全性。
[0092]
示例性的，一并结合图9，扇出型晶圆级封装结构还包括设置在重布线层140沿其厚度方向另一侧的多个第二金属柱193，多个第二金属柱193与金属布线子层142a电连接，从而使该封装结构通过多个第二金属柱193与其他结构电连接。举例而言，第二金属柱193可以是铜柱。示例性的，为了使带有第二金属柱的扇出型晶圆级封装结构与其他结构的结合更加容易，扇出型晶圆级封装结构还包括各个第二金属柱193上的焊球194，以使该封装结构通过焊球194与其他结构电连接。其中，焊球194可以是常用的锡球。
[0093]
由于本公开实施方式提供的扇出型晶圆级封装结构可以采用本公开上述实施方式提供的扇出型晶圆级封装结构的制备方法制备得到，因此，本公开上述实施方式对其提供的扇出型晶圆级封装结构未进行详尽描述之处，可参照本公开上述实施方式提供的扇出型晶圆级封装结构的制备方法所述。
[0094]
本公开实施方式相对于现有技术而言，各层钝化子层以及rdl层上的钝化层均采用干膜压合技术形成，有效解决了因rdl电镀高低不平、平整度不好造成的晶粒虚焊以及晶
粒偏移的问题，提高了晶粒精准度以及产品共面性，极大提高了芯片生产良率，可广泛应用到半导体封装行业。
[0095]
本领域的普通技术人员可以理解，上述各实施方式是实现本公开的具体实施方式，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本公开的精神和范围。

技术特征：
1.一种扇出型晶圆级封装结构的制备方法，其特征在于，所述制备方法包括：提供玻璃载盘；在所述玻璃载盘沿其厚度方向的第一表面形成金属种子层；在所述金属种子层上形成重布线层；所述重布线层包括依次交替形成的多层钝化子层和多层金属布线子层，各所述钝化子层通过干膜压合技术形成，各所述金属布线子层相互电连接，且最底层的所述金属布线子层与所述金属种子层电连接；在最顶层的所述金属布线子层上通过所述干膜压合技术形成钝化层；在所述钝化层上形成多个焊盘，所述多个焊盘分别与最顶层的所述金属布线子层电连接；将芯片倒装在所述多个焊盘上；去除所述玻璃载盘和所述金属种子层，制备得到扇出型晶圆级封装结构。2.根据权利要求1所述的制备方法，其特征在于，所述在最顶层的所述金属布线子层上通过所述干膜压合技术形成钝化层，包括：提供pi干膜；将所述pi干膜置于最顶层的所述金属布线子层上；通过加热加压的方式对所述pi干膜进行压合，使所述pi干膜贴合在最顶层的所述金属布线子层上，形成所述钝化层。3.根据权利要求2所述的制备方法，其特征在于，所述芯片上形成有多个第一金属柱，所述将芯片倒装在所述多个焊盘上，包括：将所述多个第一金属柱与所述多个焊盘一一对应连接，使所述芯片通过所述多个第一金属柱与所述多个焊盘电连接。4.根据权利要求3所述的制备方法，其特征在于，在所述将所述多个第一金属柱与所述多个焊盘一一对应连接之后，所述制备方法还包括：在所述芯片与所述钝化层之间填充底胶，使所述底胶包覆所述多个第一金属柱以及所述芯片朝向所述多个第一金属柱的一侧。5.根据权利要求4所述的制备方法，其特征在于，在所述芯片与所述钝化层之间填充底胶之后，所述制备方法还包括：在所述钝化层上形成塑封层，所述塑封层包覆所述芯片和所述底胶。6.根据权利要求5所述的制备方法，其特征在于，在所述去除所述玻璃载盘和所述金属种子层之后，所述制备方法还包括：在裸露出的所述钝化子层上形成多个第二金属柱，所述多个第二金属柱与所述金属布线子层电连接。7.根据权利要求6所述的制备方法，其特征在于，所述制备方法还包括：分别在各个所述第二金属柱上形成焊球。8.根据权利要求1至7任一项所述的制备方法，其特征在于，所述干膜压合技术所采用的温度范围为60℃-80℃。9.根据权利要求8所述的制备方法，其特征在于，所述干膜压合技术所采用的压力范围为0.2mpa-0.5mpa。10.一种扇出型晶圆级封装结构，其特征在于，所述封装结构采用权利要求1至9任一项
所述的制备方法制备得到。

技术总结
本公开涉及半导体封装领域，提供一种扇出型晶圆级封装结构及其制备方法，方法包括：提供玻璃载盘；在玻璃载盘沿其厚度方向的第一表面形成金属种子层；在金属种子层上形成重布线层；重布线层包括依次交替形成的多层钝化子层和多层金属布线子层，各钝化子层通过干膜压合技术形成，各金属布线子层相互电连接，最底层的金属布线子层与金属种子层电连接；在最顶层的金属布线子层上通过干膜压合技术形成钝化层；在钝化层上形成多个分别与最顶层的金属布线子层电连接的焊盘；将芯片倒装在多个焊盘上；去除玻璃载盘和金属种子层，制备得到扇出型晶圆级封装结构。本公开可避免晶圆翘曲问题，有效解决因RDL电镀高低不平造成的晶粒虚焊及晶粒偏移问题。焊及晶粒偏移问题。焊及晶粒偏移问题。


技术研发人员：李尚轩 石佩佩
受保护的技术使用者：南通通富科技有限公司
技术研发日：2023.05.16
技术公布日：2023/8/2