用于具有温度依赖性响应的光学元件的温度锁定回路的制作方法

1.本公开的实施例一般涉及用于具有温度依赖性响应的光学元件的温度锁定回路。


背景技术：

2.光学设备已经用于通信，例如通过光纤通道进行的通信。光通信可实现低损耗的物理通道和很高的速度。类似于电气设备，一些光学设备可用于处理或过滤信号，即使是光信号。然而，一些光学设备可具有电气设备中不存在或不那么重要的特征。光学设备在未来技术中的进一步发展和实现可能需要解决这些特征。


技术实现要素：

3.本文所述实施例一般涉及用于具有温度依赖性响应的光学元件的温度锁定回路的设备和方法。在一些实施例中，针对高速运行的光学设备，可实现设置跟踪和温度锁定。
4.本文所述的一个实施例是一种设备。该设备包括控制器和数模转换器(dac)。控制器包括dc可控互阻抗级、限幅电路和处理器。dc可控互阻抗级具有输入节点和输出节点。dc可控互阻抗级的输入节点被配置成电耦合到光电二极管。限幅电路具有输入节点和输出节点。限幅电路的输入节点电耦合到dc可控互阻抗级的输出节点。处理器具有电耦合到限幅电路的输出节点的输入节点。处理器被配置成基于限幅电路的输出节点上的信号来控制dc可控互阻抗级，以降低dc可控互阻抗级的输出节点上的信号的dc分量。dac具有电耦合到处理器输出节点的输入节点并且具有被配置成电耦合到加热器的输出节点。处理器被配置成基于限幅电路的输出节点上的信号来控制dac输出节点上的输出电压。
5.本文所述的另一实施例是一种用于控制设备温度的方法。dc设置由处理器生成，其中dc设置从处理器输出到dc可控互阻抗级。dc可控互阻抗级具有电耦合到光电二极管的输入节点。光电二极管被配置成在其上入射从光学元件传来的光信号。光学元件具有温度依赖性光学响应。基于dc可控互阻抗级的输出节点上的信号，处理器生成dc设置。在生成dc设置之后，由处理器生成温度设置。从处理器到dac的代码输出基于温度设置。dac具有输出节点，其电耦合到靠近光学元件安置的加热器。基于dc可控互阻抗级的输出节点上的信号，处理器生成温度设置。
6.本文所述的另一实施例是一种设备。该设备包括光学元件、光电二极管、加热器、互阻抗级、限幅电路和处理器。光学元件被配置成传递光信号并且具有温度依赖性光学响应。光电二极管相对于光学元件进行安置，使得至少一些穿过光学元件的光信号入射到光电二极管上。加热器靠近光学元件安置并且被配置成将电能转换成热能。互阻抗级的输入节点电耦合到光电二极管。互阻抗级包括电连接于互阻抗级输入节点与电源节点之间的可控电流源。限幅电路的输入节点电耦合到互阻抗级的输出节点。处理器的输入节点电耦合到限幅电路的输出节点。处理器被配置成基于限幅电路的输出节点上的输出信号来控制可控电流源的电流；并且被配置成基于限幅电路的输出节点上的输出信号来控制提供给加热器的电能的量。
7.参考以下详细描述可以理解这些方面和其他方面。
附图说明
8.为了能够详细理解上述特征的方式，可以通过参考示例性具体实施来获得上文简要概括的更具体的描述，其中一些示例性具体实施在附图中示出。然而，应当注意，附图仅示出了典型的示例性具体实施并且因此不应被视为限制其范围。
9.图1是根据一些实施例的一种设备的封装。
10.图2是根据一些实施例的图1的设备的至少一部分的简化示意图。
11.图3a和图3b是示出了当光信号的中心波长分别处于光学响应幅度峰值的右手侧(rhs)和左手侧(lhs)时的影响曲线图。
12.图4是根据一些实施例的图2的简化示意图的更详细示意图。
13.图5是根据一些实施例的一种用于温度锁定回路的方法的流程图。
14.图6描绘了根据一些实施例的图4的数字信号处理器(dsp)的示意图。
15.图7是根据一些实施例的dsp的各种信号、来自图4的数模转换器(dac)的电压输出以及图4的加热器温度的时序图。
16.图8是根据一些实施例的可控电流源的电路示意图。
17.图9是根据一些实施例的由dsp输出的热代码、从图4的dac输出的电压以及图4的加热器温度的时序图。
18.图10是根据一些实施例的dsp的脉冲宽度调制(pwm)电路的示意图。
19.图11a和图11b是示出了根据一些实施例的于不同模式下在pwm电路中生成的信号的时序图。
20.图12a和图12b是根据一些实施例的dsp的跟踪电路的操作流程图。
21.图13是根据一些实施例的一种设备的简化示意图。
22.图14是根据一些实施例的图13的设备的依次操作的流程图。
23.为了方便理解，在可能的情况下，使用相同的附图标号来表示附图中共有的相同元件。设想一个示例的元件可有利地并入其他示例中。
具体实施方式
24.本文所述实施例一般涉及用于具有温度依赖性响应的光学元件的温度锁定回路的设备和方法。一般而言，根据一些实施例的设备包括电集成电路(ic)管芯(其包括电ic)和光学管芯(其包括光电电路)。光学管芯和光电电路包括光学元件、光电二极管和加热器。光学元件被配置成传递光信号，并且光学元件具有温度依赖性光学响应。示例性光学元件包括环形调制器、双环滤波器、mech-zehnder干涉仪(mzi)等。光电二极管相对于光学元件进行安置，使得至少一些穿过光学元件的光信号入射到光电二极管上。加热器靠近光学元件进行安置。电ic管芯和电ic包括控制器和第一数模转换器(dac)。光电二极管电耦合到控制器的输入节点。控制器的输出节点电耦合到第一dac的输入节点，并且第一dac的输出节点电耦合到加热器。一般而言，控制器被配置成控制加热器的温度，从而控制光学元件的温度，使得光学元件可以在光信号的目标波长处，具有目标光学响应。控制器可以使第一dac输出具有抖动占空比的电压。
25.此外，电ic的控制器可包括互阻抗级、限幅电路和处理器(例如，数字信号处理器(dsp))。互阻抗级可包括互阻抗放大器以及具有第二dac的可控电流源。处理器被配置成迭代地跟踪dc设置和温度设置。dc设置可包括输出到第二dac的代码，该代码使第二dac向可控电流源输出偏置电压，以及/或者可包括一个或多个可以使可控电流源内的偏置晶体管可操作地耦合或去耦合的选择信号。可控电流源被配置成降低及/或移除由互阻抗级输出的信号的dc分量。温度设置可包括电平选择值和占空代码，并且在一些实施例中，具有抖动占空比的热代码基于电平选择值和占空代码而生成并且输出到第一dac。来自第一dac的电压输出可以控制加热器，以实现光学管芯中的温度，使得光学元件具有例如其峰或谷与目标波长对准的光学响应。基于从限幅电路采样的信号以及基于从互阻抗级输出的相应信号，可跟踪dc设置和温度设置。在一些实施例中，针对按诸如大等于53gb/s的高速而运行的光学设备，可实现跟踪和锁定。
26.下文中参考附图描述各种特征。应当注意，附图可以按比例绘制也可以不按比例绘制，并且类似结构或功能的元件在所有附图中由相似的附图标号表示。应当注意，附图仅旨在便于对特征的描述。它们并不旨在作为所要求保护的发明的穷举性描述或作为对所要求保护的发明的范围的限制。另外，所例示的示例不必具有所示出的所有方面或优点。结合特定示例描述的方面或优点不一定限于该示例，并且即使未如此示出或未如此明确描述，也可在任何其他示例中实践。进一步，本文所述的方法可按特定操作次序来描述，但根据其他示例的其他方法可按各种其他次序(例如，包括各种操作的不同的串行或并行执行)用更多或更少的操作来实现。
27.在以下描述中，在各种电路运行的上下文中，描述了各种信号、数据或代码。所述的信号、数据或代码指示在其上施加或传播信号、数据或代码的对应节点，并且还指示通信地耦合和/或电连接的节点。例如，对从第一电路输出且输入到第二电路的信号、数据或代码的描述指示第一电路的输出节点(信号、数据或代码在其上从第一电路输出)通信地耦合和/或电连接到第二电路的输入节点(信号、数据或代码在其上输入到第二电路)。在以下描述中可省略对此类节点的明确描述，但本领域普通技术人员将容易理解这些节点的存在。另外，给定节点可具有多个位位置，诸如针对多位数据或多位代码的位置。
28.图1示出了根据一些实施例的一种设备的封装100。封装100包括电集成电路(ic)管芯102、光学管芯104和封装基板106。电ic管芯102包括被配置成生成传输到光学管芯104的电信号的各种电路，并且包括被配置成控制光学管芯104的光学响应的控制电路。光学管芯104被配置成：基于所收到的电信号，生成光信号；以及传输该光信号，例如，经由光纤。
29.通过外部电连接器112，光学管芯104机械地附接并电耦合到电ic管芯102(例如，电ic管芯102的背侧)。在一些实施例中，外部电连接器112是小凸起。通过外部电连接器114，电ic管芯102(例如，电ic管芯102的前侧)机械地附接并电耦合到封装基板106的第一侧。在一些实施例中，外部电连接器114是受控塌陷芯片连接(c4)。外部电连接器116处于封装基板106的第二侧上(例如，与封装基板106的第一侧相对的一侧)并且机械地附接并电耦合到封装基板106。
30.图2是根据一些实施例的图1的设备的至少一部分的简化示意图。在所示实施例中，电ic管芯102包括电ic 202，并且光学管芯104包括光电电路204。电ic 202包括控制器210和dac 212。虽未示出，但是电ic 202还包括用以生成电信号的电路，该电信号将作为光
信号通过光通道进行传输。光电电路204包括光源220、光学元件222、光学输出通道224、光电二极管226和加热器228。光学元件222可以是任何被配置成传递光信号并且具有温度依赖性光学响应的光学元件，诸如环形调制器、双环滤波器、mech-zehnder干涉仪(mzi)等。在一些实施例中，加热器228是电阻器；但是可使用任何加热器。
31.一般而言，电ic 202的电路生成了传送到光电电路204的电信号。基于所收到的电信号，光源220生成光信号，并将光信号传输到光学元件222。从光学元件222输出的光信号通过光输出通道224进行传输。光电二极管226安置在光学管芯104中，使得某部分从光学元件222输出的光信号入射到光电二极管226上。光电二极管226被配置成响应于入射到光电二极管226上的光信号而生成电流(例如，包括通过电耦合到电源节点，诸如vdd节点)。光电二极管226电耦合到控制器210，并且控制器210被配置成检测由光电二极管226生成的电流。响应于所检测的电流，控制器210向dac 212输出数字值。dac 212被配置成将数字值转换成模拟电压和/或电流。加热器228电耦合到dac 212，并且靠近光学元件222而安置在光学管芯104中。dac 212被配置成向加热器228输出模拟电压和/或电流。响应于所收到的模拟电压和/或电流，加热器228可以控制光学元件222的温度。
32.在一些实施例中，光学元件222具有可基于光学元件222的温度而变化的光学响应。图3a和图3b是示出了根据一些实施例的温度对光学元件222的光学响应的影响的曲线图。图3a和图3b的曲线图具有沿x轴的波长(λ)并且具有沿y轴的光学元件222的光学响应(|h|)的幅度(例如，随波长而变化的幅度)。图3a和图3b示出了由光学元件222输出的光信号的中心波长(λc)302。图3a示出了当中心波长(λc)302处于光学响应幅度峰值右手侧(rhs)时的影响，并且图3b示出了当中心波长(λc)302处于光学响应幅度峰值左手侧(lhs)时的影响。
33.图3a示出了当光学元件222处于第一温度时的第一响应304，并且示出了当光学元件222处于第二温度时的第二响应306。第一温度小于第二温度。在此rhs情形中，第一响应304在中心波长(λc)302处具有幅度314，其小于第二响应306在中心波长(λc)302处的幅度316。将光学元件222的温度从第一温度增加到第二温度导致中心波长(λc)302处的幅度增加，这使中心波长(λc)302更接近第二响应306的峰值。反之，将光学元件222的温度从第二温度减小至第一温度可导致中心波长(λc)302处的幅度减小，这使中心波长(λc)302更远离第一响应304的峰值。
34.图3b示出了当光学元件222处于第一温度时的第一响应324，并且示出了当光学元件222处于第二温度时的第二响应326。第一温度小于第二温度。在此lhs情形中，第一响应324在中心波长(λc)302处具有幅度334，其大于第二响应326在中心波长(λc)302处的幅度336。将光学元件222的温度从第一温度增加到第二温度导致中心波长(λc)302处的幅度减小，这使中心波长(λc)302更远离第二响应326的峰值。反之，将光学元件222的温度从第二温度减小至第一温度可导致中心波长(λc)302处的幅度增加，这使中心波长(λc)302更接近第一响应324的峰值。
35.一般而言，本文所述实施例可通过温度锁定回路来控制光学元件222的温度，以控制光学元件222的光学响应。加热器228被配置成生成一般位于光学元件222附近的热能，并且加热器228由控制器210控制。响应于由光电二极管226检测到的光信号，控制器210可以控制加热器228以提供热能来增加和/或减小光学元件222的温度，以使例如光学元件222的
光学响应幅度的峰值或波谷接近光信号的中心波长。
36.在一些实施例中，加热器228不可主动降低光学元件222的温度。反之，热能可能从封装100中散发出来，诸如通过采用散热器，这加上由加热器228提供的热能数量降低，可导致光学元件222的温度减小(例如，热能总体减小)。在此类情况下，通过加热器228按比热能散发更大的速率来提供热能，可增加温度，并且通过加热器按比热能消散更小的速率来提供热能(如果有的话)，可减小温度。
37.图4是根据一些实施例的图2的简化示意图的更详细示意图。控制器210包括dc可控互阻抗级、限幅电路402、dac 404和dsp 406。dc可控互阻抗级包括电流源410、电阻器412、互阻抗放大器(tia)414、可控电流源416和dac 418。
38.光电二极管226的阴极电连接到第一电源节点(例如，vdd节点)，并且光电二极管226的阳极电耦合到dc可控互阻抗级的输入节点420，该输入节点还可以是控制器210的输入节点。电流源410电连接在第一电源节点(例如，vdd节点)与输入节点420之间。电流源410可以是或包括由静态电流偏置的电流镜，使得电流源410被配置成提供静态或恒定电流。可控电流源416电连接在输入节点420与第二电源节点(例如，接地节点)之间。电阻器412的第一端子电连接到输入节点420，并且电阻器412的第二端子(与第一端子相对)电连接到dc可控互阻抗级的输出节点422。tia 414的输入节点电连接到输入节点420，并且tia 414的输出节点电连接到输出节点422。
39.限幅电路402的信号输入节点电连接到dc可控互阻抗级的输出节点422。限幅电路402的参考电压输入节点电连接到dac 404的输出节点。限幅电路402的输出节点电连接到dsp 406的输入节点。在一些实施例中，限幅电路402可以是或包括比较器。dac 404的输入节点可电耦合到例如存储了与参考电压(v
ref
)对应的数字值的存储器元件(诸如，电熔丝(efuse))。在一些实施例中，参考电压v
ref
可以是v
dd
/2。
40.dsp 406具有一个或多个控制输出节点，其电连接到dc可控互阻抗级的一个或多个相应控制输入节点，包括可控电流源416和dac 418。dsp 406具有一个控制输出节点，其电连接到可控电流源416的控制输入节点。dsp 406具有另一控制输出节点，其电连接到dac 418的输入节点。dac 418的输出节点电连接到可控电流源416的偏置电压节点。在所示实施例中，可控电流源416具有两个机制，通过这两个机制可以控制可控电流源416，这将在随后详细描述。在其他实施例中，可以实现一个和/或不同的机制来控制可控电流源416。
41.dsp 406具有另一输出节点，其电连接到dac 212的输入节点。dsp 406可包括或者是组合逻辑、顺序逻辑、状态机和任何其他电路的任何组合。dsp 406一般被配置成实现本文所述的功能，并且还可单独由硬件、由执行机器可执行指令的硬件、或它们的组合来实现这些功能中的每个功能(例如，该功能的一部分单独由硬件来实现，而该功能的另一部分由执行机器可执行指令的硬件来实现)。
42.dac 212的输出节点电连接到加热器228的输入节点。在所示实施例中，加热器228包括或者是电阻器430。在所示实施例中，电阻器430电连接在加热器228的输入节点与电源节点(例如，接地节点)之间。
43.在操作中，响应于入射到光电二极管226上的光信号，光电二极管226生成电流。由控制器210，在输入节点420处，作为输入电流i
in
，接收由光电二极管226生成的电流。基于输入节点420处的输入电流i
in
，dc可控互阻抗级在dc可控互阻抗级的输出节点422处生成电压
信号。基于输出节点422处的电压信号是否大于由dac 404输出的参考电压，限幅电路402生成逻辑“1”或逻辑“0”。基于例如通信地耦合到dac 404的输入节点的存储器元件中存储的数字值，dac 404生成参考电压。参考电压可以是静态电压，并且因此，在一些实施例中，存储器元件中存储的数字值可以是静态的。dsp 406采样由限幅电路402生成的逻辑“1”和逻辑“0”。
44.如图5所示，dsp 406在框502处迭代地跟踪dc设置并且在框504处跟踪温度设置。当在框502处跟踪dc设置时，dsp 406为可控电流源416和dac 418设置dc设置，以提供电流i
dc
，该电流将输入节点420处的输入电流i
in
的dc分量转往第二电源节点(例如，接地节点)。这可导致输出节点422处的电压信号的dc分量被降低和/或移除。降低和/或移除电压信号的该dc分量可使限幅电路402和dsp 406相对于入射到光电二极管226上的光信号，更准确地捕获逻辑“1”和逻辑“0”。
45.一般来说且如随后更详细所述，基于从限幅电路402捕获的逻辑“1”的数目及逻辑“0”的数目，dsp 406响应性地增加或减少可控制电流源416的电流i
dc
。在框502处捕获来自限幅电路402的样本以供dc设置跟踪的时段期间，从dac 212到加热器228的电压输出在不同占空比之间抖动。一般而言，假设对于统计上显著的样本大小，入射到光电二极管226上的光信号具有相等数目的逻辑“1”和逻辑“0”。因此，在来自dac 212的电压输出在不同占空比之间抖动的情况下，如果所捕获的逻辑“1”的数目例如显著大于所捕获的逻辑“0”的数目，则dc分量可处于输出节点422处的电压信号中，并且dsp 406响应性地调节可控电流源416的电流i
dc
，以降低和/或移除输出节点422处的电压信号的dc分量。反之，如果所捕获的逻辑“0”的数目例如显著大于所捕获的逻辑“1”的数目，则可控电流源416的电流i
dc
可能错误地转移了一部分输入节点420处的输入电流i
in
的ac分量，并且dsp 406响应性地调节可控电流源416的电流i
dc
，以恢复输出所转移的节点422处的电压信号的ac分量。
46.当在框504处跟踪温度设置时，dsp 406设置提供给dac 212的代码，该dac又向加热器228(例如，电阻器430)提供电压和/或电流。取决于电压和/或电流以及热能从封装100中散发的速率，可维持、可增加或可减小光学元件222的温度，这可调节光学元件222的光学响应。该代码具有抖动的占空比。例如，该代码可：在时钟信号为逻辑低时，具有一个占空比；并且在时钟信号为逻辑高时，具有另一不同的占空比。如随后更详细所述，基于在时钟信号的相应周期内的给定时间处取样的逻辑“1”的数目和逻辑“0”的数目，dsp 406响应性地增加或减小提供给dac 212的代码的电平和/或代码的占空比。一般而言，所捕获的逻辑“1”和逻辑“0”的数目指示光信号的中心波长是处于光学元件222的光学响应的rhs还是lhs，这部分地是由于dc设置。dsp 406使基于所捕获的逻辑“1”和逻辑“0”的数目，调节提供给dac 212的代码的电平和/或占空比，使得光学元件222的温度响应性地得到调节。
47.由于例如封装100可安置在环境温度可变化的环境中，因此dsp 406可迭代地跟踪dc设置并跟踪温度设置，以调节提供给加热器228的电能，该电能由加热器转换成热能。在每次迭代中，可以将dc设置重置为某个预定初始量，使得可以在每次迭代中重新确定可控电流源416的电流i
dc
的数量。可以从一次迭代到另一次迭代来调节温度设置。在一些实施例中，每次迭代时，不对温度设置进行重置。
48.以下附图和描述提供了在一些方面中可编程的更详细实施例。其他实施例可能是不可编程的，或者可能在更少、更多或不同方面中可编程。本领域普通技术人员将容易理解
用以更改以下实施例以省略或包括各种可编程性的修改。
49.图6描绘了根据一些实施例的dsp 406的示意图。dsp 406包括时钟分频电路602、时钟生成电路604、多路复用器606、614、最大/最小计算电路608、同步电路610、跟踪电路612和脉冲宽度调制(pwm)电路616。图6还示出了dac 212、418、加热器228、限幅电路402和可控电流源416以便于解释各种信号。
50.在详细解释图6之前，参照图7的时序图，一般地描述了图6中标识的各种信号。该一般性描述将有助于将随后详细所述的各操作和功能性置于上下文中进行理解。dsp时钟信号(dsp_clk)一般是dsp 406运行所基于的时钟信号。跟踪时钟信号(track_clk)是基于dsp_clk的分频时钟信号。在本文所述的实施例中，track_clk的频率是dsp_clk频率的一半，但track_clk的频率可以是dsp_clk频率的其他等分量。在一个实施例中，dsp_clk的频率是875mhz，并且track_clk的频率是437.5mhz。
51.采样时钟信号(sampling_clk)与峰值锁定信号(slicer_clk_peak)的频率相同并且相位一致。sampling_clk部分地控制着dsp 406何时处于框502的dc设置跟踪阶段以及何时处于框504处的温度设置跟踪阶段。sampling_clk可以是可编程的。一般而言，sampling_clk的频率比dsp_clk的频率小几个数量级。例如，sampling_clk的频率可以是从几十千赫级到几十兆赫级。除了每个周期内由dsp 406作出增加或减少温度设置的决策(其重置了限幅电路402)的很短时间之外，slicer_clk_peaklock一般处于逻辑“1”电平。
52.图7示出了pwm模式时钟信号(pwm_mode_clk)，其在dsp 406中可能并不明确。pwm_mode_clk指示从pwm电路616输出信号的频率。pwm_mode_clk是基于dsp_clk的分频时钟信号。在下文所述的实施例中，pwm_mode_clk具有可编程频率。pwm_mode_clk的频率可以是dsp_clk频率的任何等分量，不管其可编程的还是不可编程的。在一个实施例中，pwm_mode_clk在两个模式之间可编程，两个模式中的一种模式将pwm_mode_clk的频率控制为dsp_clk频率的十六分之一，并且两个模式中的另一模式将pwm_mode_clk的频率控制为dsp_clk频率的六十四分之一。
53.模拟输出电压(vout_thermal_dac)从dac 212输出到加热器228。vout_thermal_dac基于从dsp 406输出的信号并且具有与pwm_mode_clk相同的频率。vout_thermal_dac在k电平电压(v[k])与(k+1)电平电压(v[k+1])之间振荡。基于sampling_clk，抖动vout_thermal_dac的占空比。当sampling_clk为逻辑低时，vout_thermal_dac具有占空比dc0，并且当sampling_clk为逻辑高时，vout_thermal_dac具有占空比dc1。占空比dc1大于占空比dc0。
[0054]
具有占空比dc0的vout_thermal_dac使加热器228处的温度为温度temp0。具有占空比dc1的vout_thermal_dac使加热器228处的温度为温度temp0+deltatemp。在温度响应性地改变之前，可能发生从占空比dc0变到占空比dc1的延迟702。
[0055]
加热器228处的温度可以是由加热器228将电能转化成热能的速率以及热能从封装100中消散的速率的复杂函数。vout_thermal_dac越大(例如，针对相对于电压v[k]的电压v[k+1]而言)，在加热器228处所转换的热能越大。因此，与vout_thermal_dac的占空比越小相比，vout_thermal_dac的占空比越大，在加热器228处所转换的热能更多(假设vout_thermal_dac在针对占空比的相同电压之间抖动)。这可导致更多热能在加热器228处累积，这可导致温度增加。温度增加可以是对数响应，尽管图7出于说明性目的，示出了步长增加
或减少。在一些实施例中，vout_thermal_dac的占空比增加的时间与加热器228处的温度达到温度temp0+deltatemp的时间之间的延迟702为6μs级。多个抖动vout_thermal_dac的周期可发生于占空比增加的时间与加热器228处的温度达到温度temp0+deltatemp的时间之间。
[0056]
通过选择将使k电平电压v[k]和(k+1)电平电压v[k+1]中的哪个抖动以及选择使vout_thermal_dac抖动的占空比，可控制加热器228处的温度。选择k的值确定了vout_thermal_dac在其间抖动的电压电平。选择这些电压电平可确定在加热器228处可实现的可能温度范围(例如，从温度temp[k]到温度temp[k+1])。
[0057]
选择进行抖动的vout_thermal_dac的占空比可实现：加热器228处的温度处于从温度temp[k]到温度temp[k+1]的范围内。由于加热器228所转换的热能的累积(例如，集成)，占空比可实现：加热器228处的温度插值处于从温度temp[k]到温度temp[k+1]的范围内。占空比越低，可使加热器228处的温度越接近温度temp[k]，而占空比越高，可使加热器228处的温度越接近温度temp[k+1]。
[0058]
回顾图6，时钟分频电路602被配置成按某数量(在一个实施例中，其为二)对输入时钟信号进行分频。时钟分频电路602可包括被配置成将频率一分为二的计时d触发器。在时钟分频电路602的输入节点上输入dsp_clk，并且在时钟分频电路602的输出节点上输出track_clk。
[0059]
时钟生成电路604被配置成根据track_clk、可编程的采样频度值(prog_sampling_freq)以及可编程的采样偏移值(prog_sampling_offset)来生成sampling_clk和slicer_clk_peaklock。时钟生成电路604可包括任何适当的逻辑或其他电路以生成sampling_clk和slicer_clk_peaklock。prog_sampling_freq可以为sampling_clk选择主频率，并且可通过由时钟生成电路604实现的架构和电路来确定可用的主频率。prog_sampling_offset可选择多个附加的track_clk周期，以纳入针对sampling_clk的一个周期内，并且可用数目的附加周期可以由时钟生成电路604所实现的架构和电路来确定。作为一个示例，假设对于由prog_sampling_freq指示的所选主频率的每个周期，发生了32,768个周期的track_clk，并且由prog_sampling_offset指示的附加周期数是128，因此每sampling_clk周期，sampling_clk的频率将实现32,896个(例如，32,768+128)track_clk周期。在数学上，sampling_clk的频率可如下所示进行标注：
[0060][0061]
其中f
sampling_clk
和f
track_clk
分别是sampling_clk和track_clk的频率，f(prog_sampling_freq)是由prog_sampling_freq指示的主频率，并且c(prog_sampling_freq)是由prog_sampling_offset指示的附加周期数。在一个实施例中，下表1列出了f
track_clk
、prog_sampling_freq、f(prog_sampling_freq)、prog_sampling_offset、c(prog_sampling_freq)和f
sampling_clk
的示例值。
[0062][0063]
基于sampling_clk，时钟生成电路604还生成slicer_clk_peaklock。slicer_clk_peaklock一般处于启用限幅电路402的逻辑电平，除了在sampling_clk的每个周期期间的相对少量时间(其中slicer_clk_peaklock处于重置限幅电路402的逻辑电平)之外，如上所述。slicer_clk_peaklock处于重置限幅电路402的逻辑电平的时间准许：在框504处的温度设置跟踪阶段，dsp 406确定并可能地调节dac 212的代码输出。
[0064]
多路复用器606被配置成：在“1”选择输入节点处，接收track_clk；并且在“0”选择输入节点处，接收slicer_clk_peaklock。多路复用器606被配置成基于从多路复用器614输入的控制信号选择性地输出track_clk和slicer_clk_peaklock作为限幅器时钟信号(slicer_clk)，这将随后进行描述。一般而言，启用了直流设置跟踪后，slicer_clk是框502的dc设置跟踪阶段的track_clk，并且slicer_clk是框504的温度设置跟踪阶段的slicer_clk_peaklock。禁用了dc设置跟踪后，slicer_clk是track_clk。
[0065]
最大/最小计算电路608被配置成计算在sampling_clk周期期间作为捕获目标的逻辑“1”和/或“0”的最大和/或最小数目。由于从限幅电路402捕获的信号是互补信号，因此确定逻辑“1”的最大数目也可指示逻辑“0”的最小数目，反之亦然。因此，可使用最大和/或最小数目的逻辑“1”和/或“0”中的任一项或组合来实现各种逻辑。在本文所述的实施例中，最大/最小计算电路608被配置成计算逻辑“1”的最大和最小数目。最大/最小计算电路608可包括任何适当的逻辑或其他电路以计算最大值和/或最小值。
[0066]
在所示实施例中，最大/最小计算电路608被配置成基于可编程tia dc误差比率值(prog_tia_dc_ratio)、prog_sampling_freq、prog_sampling_offset和track_clk来计算逻辑“1”的最大数目(max1)和逻辑“1”的最小数目(min1)。prog_tia_dc_ratio指示：在sampling_clk的一个周期内，从限幅电路402捕获的多个样本可含有的错误样本的百分比。
例如，如果1％的捕获样本数目可能是错的并且样本数目是32,896(例如，在以上实施例中，每个sampling_clk周期的track_clk周期数)，则错误样本数可以是32,896个中的329个。
[0067]
针对dc设置跟踪，在sampling_clk的各个周期期间，基于track_clk，从限幅电路402捕获多个样本。在sample_clk的一个周期期间，针对sample_clk的不同部分，vout_thermal_dac具有不同占空比，如上文参照图7所述。因此，在延迟702之后，针对sampling_clk的一个周期，加热器228处的温度将抖动，使得光学元件222的响应同样抖动。如果在这些条件下，输入电流i
in
的dc分量存在并且基本上未被移除，则基于track_clk而从限幅电路402捕获的样本可具有与逻辑“0”数目相比，明显更大的逻辑“1”数目，或者反之亦然。理想地(尽管可能不实际)，输入电流i
in
的dc分量被移除，并且逻辑“1”的数目等于逻辑“0”的数目。针对统计上显著的样本大小，假设入射到光电二极管226上的光信号的逻辑“1”的数目等于逻辑“0”的数目，使得从限幅电路402捕获的样本内的逻辑“1”的数目应当等于逻辑“0”的数目。因此，将任何相对于逻辑“1”的捕获数目等于逻辑“0”的捕获数目的偏离假定为错误。因此，max1被计算为每个sampling_clk周期的track_clk周期数的一半乘以由prog_tia_dc_ratio指示的百分比的一半与一之和，并且min1被计算为每个sampling_clk周期的track_clk周期数的一半乘以由prog_tia_dc_ratio指示的百分比的负一半与一之和。如上所示，每个sampling_clk周期的track_clk的周期数可以被计算为由prog_sampling_frequency指示的每个主频周期的track_clk周期数与由prog_sampling_offset指示的附加周期数之和。在数学上，max1可如下所示进行标注：
[0068][0069]
其中f
track_clk
、f(prog_sampling_freq)、c(prog_sampling_offset)均如上所述，并且e(prog_tia_dc_ratio)是由prog_tia_dc_ratio指示的百分比(除以100)。如果max1是非整数，则将max1向下舍入到最接近的整数。在数学上，min1可如下所示进行标注：
[0070][0071]
如果min1是非整数，则将min1向上舍入到最接近的整数。
[0072]
下表2列出了prog_tia_dc_ratio、e(prog_tia_dc_ratio)以及所得的min1和max1的示例值，假设prog_sampling_freq[1:0]＝00并且prog_sampling_offset[3:0]＝0000，如表1所指示。
[0073][0074][0075]
在转到跟踪电路612之前，描述了从跟踪电路612输出到dac 418和可控电流源416的信号。互阻抗级dac数字代码(tia_dac_code)是从跟踪电路612输出到dac 418的多位值(例如，八位值)。dac 418将tia_dac_code的多位值转换成输出到可控电流源416的模拟偏置电压(v_tia_dac)。互阻抗级电流选择数字代码(tia_ictrl)是从跟踪电路612输出到可控电流源416的多位代码(例如，八位代码)。
[0076]
一般而言，可控电流源416包括并联电连接的多个串联连接的晶体管对(例如，串联电连接的晶体管的沟道)。针对每对，这些晶体管中的一个晶体管具有电连接到v_tia_dac以将电阻器偏置成具有一定电阻的栅极节点，并且这些晶体管中的另一晶体管具有电连接到tia_ictrl的相应位位置以选择性地且可操作地电连接并联配置中的相应晶体管对的栅极节点。
[0077]
简要地参考用以说明v_tia_dac和tia_ictrl的图8，示出了示例性可控制电流源416。可控电流源416包括i个串联连接的n型晶体管对802-0、804-0、802-1、804-1、
…
802-(i-1)、804-(i-1)(例如，n型场效应晶体管(fet))。
[0078]
针对每对串联连接的n型晶体管对802、804，n型晶体管802的源极节点电连接到电源节点(例如，接地节点)；n型晶体管802的漏极节点电连接到n型晶体管804的源极节点；并且n型晶体管804的漏极节点电连接到节点810。因此，i个串联连接的n型晶体管对802、804并联电连接。n型晶体管802的相应栅极节点电连接到施加了v_tia_dac的节点。n型晶体管804的每个栅极节点电连接到施加了tia_ictrl的相应位值的节点。例如，n型晶体管804-0的栅极节点电连接到施加了tia_ictrl[0]的节点；n型晶体管804-1的栅极节点电连接到施加了tia_ictrl[1]的节点；等等。v_tia_dac可以将n型晶体管802偏置以具有所需电阻。tia_ictrl的位位置可选择性地使n型晶体管804个别地处于断开(例如，非导电)状态或处于接通(例如，导电)状态，以选择性地且可操作地并联连接n型晶体管802以实现有效电阻。将所偏置的n型晶体管802并联电连接，这可控制流经节点810的电流i
dc
。
[0079]
回顾图6，同步电路610被配置成使来自限幅电路402的输入信号(tia_in)与track_clk同步。例如，同步电路610可以是或包括时钟触发的触发器。同步电路610将同步后的tia_in输出到跟踪电路612。
[0080]
跟踪电路612被配置成跟踪tia_in并且响应性地输出用于控制可控电流源416(例如，用于dc设置跟踪)的各种代码。跟踪电路612被配置成接收来自时钟分频电路602的track_clk、来自时钟生成电路604的sampling_clk、来自同步电路610的同步tia_in、来自最大/最小计算电路608的min1和max1以及可编程dc跟踪置信度投票值(prog_tia_dc_
vote)。跟踪电路612还被配置成生成并输出tia_dac_code、tia_ictrl及跟踪dc设置阶段完成信号(tia_dc_track_done)。
[0081]
prog_tia_dc_vote是或指示预定sampling_clk周期数之内的采样周期数，其中从tia_in(基于track_clk)捕获的逻辑“1”的数目等于或大于min1且小于或等于max1，以确定dc设置跟踪阶段是否完成。
[0082]
tia_dc_track_done指示dc设置跟踪阶段是否完成。在此实施例中，tia_dc_track_done：当dc设置跟踪阶段正在进行时，为逻辑“0”；并且当dc设置跟踪阶段完成时，为逻辑“1”。
[0083]
如果在预定数目的sampling_clk周期发生之前，针对sampling_clk的相应周期且基于track_clk所捕获的逻辑“1”的数目等于或大于针对prog_tia_dc_vote周期数的min1且小于或等于max1，则tia_dc_track_done设置为逻辑“1”以指示dc设置跟踪阶段完成；否则，在预定数目的sampling_clk周期发生之后，调节tia_dac_code和/或tia_ictrl以调节可控电流源416的电流i
dc
，并且执行预定周期数的另一迭代以继续dc设置跟踪阶段。随后描述了此dc设置跟踪阶段的附加细节。
[0084]
跟踪电路612输出了tia_dc_track_done，其如上所述：在dc设置跟踪阶段，设置为逻辑“0”；并且当dc设置跟踪阶段完成后，设置为逻辑“1”。将tia_dc_track_done反转并输入到多路复用器614的“1”选择输入节点。逻辑“1”被输入到多路复用器614的“0”选择输入节点。多路复用器614的选择控制输入节点接收互阻抗级dc跟踪启用信号(tia_dc_track_en)，其可以是用户可设置的启用信号。多路复用器614的输出节点通信地耦合到多路复用器606的选择控制输入节点。当禁用直流设置跟踪时(使得tia_dc_track_en设置为逻辑“0”)，多路复用器614将逻辑“1”输出到多路复用器606的选择控制输入节点，这使多路复用器606将slicer_clk_peaklock作为slicer_clk输出到限幅电路402。当启用直流设置跟踪时(使得tia_dc_track_en设置为逻辑“1”)，多路复用器614将反转的tia_dc_track_done输出到多路复用器606的选择控制输入节点，这使多路复用器606在直流设置跟踪阶段完成时(例如，当tia_dc_track_done为逻辑“1”时)，将slicer_clk_peaklock作为slicer_clk输出到限幅电路402，并且在dc设置跟踪阶段期间(例如，当tia_dc_track_done为逻辑“0”时)，将track_clk作为slicer_clk输出到限幅电路402。
[0085]
在继续说明跟踪电路612和pwm电路616之前，描述了从pwm电路616输出到dac 212的信号。所输出的dac热代码(dout_thermal_code[63:0])是从pwm电路616输出到dac 212的多位值(例如，在所示实施例中为六十四位热代码)。在此实施例中，dac 212将dout_thermal_code[63:0]的热代码转换成输出到加热器228的vout_thermal_dac。图9示出了这些信号的各方面。在任一情况下，dout_thermal_code[63:0]可具有选定的k位位置(dout_thermal_code[k])，其具有pwm_mode_clk的频率，并且dout_thermal_code[k](且在一些情形中，与dout_thermal_code[k+1]或dout_thermal_code[k-1]一起)可以按选定占空比进行抖动。pwm_mode_clk的一个周期处于例如时间t0与时间t1之间。此外，出于说明性目的，pwm_mode_clk的三个周期处于时间t0与时间t2之间。
[0086]
dout_thermal_code[k]在时间t0与时间t2之间具有占空比dc0。出于说明性目的，占空比dc0是50％。在时间t0与时间t2之间，从(k-1)位位置(dout_thermal_code[k-1])到0位位置(dout_thermal_code[0])的位位置为逻辑“1”。从(k+1)位位置(dout_thermal_code
[k+1])到63位位置(dout_thermal_code[63])的位位置为逻辑“0”。在时间t0与时间t2之间具有这些值的dout_thermal_code[63:0]的位位置使vout_thermal_dac按照与占空比dc0对应的占空比而在电压v[k]与电压v[k+1]之间振荡，这使加热器228处的温度为温度temp0，如上文参照图7所述。
[0087]
在时间t2处，dout_thermal_code[k]的占空比增加到占空比dc1。在时间t2与时间t4之间，dout_thermal_code[k]具有占空比dc1。出于说明性目的，占空比dc0是70％。在时间t2与时间t4之间，dout_thermal_code[(k-1):0]为逻辑“1”，并且dout_thermal_code[63:(k+1)]为逻辑“0”。在时间t2与时间t4之间具有这些值的dout_thermal_code[63:0]的位位置使vout_thermal_dac按照与占空比dc1对应的占空比，在电压v[k]与电压v[k+1]之间振荡。在时间t2与时间t4之间的vout_thermal_dac使加热器228处的温度增加到温度temp0+deltatemp，如上文参照图7所述。如图所示，在时间t2处的占空比增加之后的时间t3处，加热器228处的温度从温度temp0增加到温度temp0+deltatemp。在一些实施例中，dout_thermal_code[k]的占空比增加(例如，在时间t2处)的时间与加热器228处的温度达到温度temp0+deltatemp(例如，在时间t3处)的时间之间的延迟为6μs级。此外，在一些实施例中，pwm_mode_clk的周期可处于几十纳秒的数量级，并且因此，使dout_thermal_code[k]振荡的多个周期可发生于占空比增加的时间与加热器228处的温度达到温度temp0+deltatemp的时间之间。
[0088]
在时间t4处，dout_thermal_code[k]的占空比减小到占空比dc0。在图9中的时间t4之后，dout_thermal_code[k]具有占空比dc0。在时间t4之时及之后，dout_thermal_code[(k-1):0]为逻辑“1”，并且dout_thermal_code[63:(k+1)]为逻辑“0”。在时间t4之后具有这些值的dout_thermal_code[63:0]的位位置使vout_thermal_dac按照与占空比dc0对应的占空比，在电压v[k]与电压v[k+1]之间振荡。在时间t4之后的vout_thermal_dac使加热器228处的温度减小到温度temp0。如图所示，在时间t4处的占空比减小之后的时间t5处，加热器228处的温度从温度temp0+deltatemp减小到温度temp0。
[0089]
通过选择待进行振荡的dout_thermal_code[63:0]的哪个k位位置以及通过选择用于使dout_thermal_code[k]抖动的占空比，可控制加热器228处的温度。选择k的值，这确定了vout_thermal_dac在其间振荡的电压电平。在所示实施例中，vout_thermal_dac可以是六十五个可能电压(v[0]、v[1]、
……
v[64]))中的一者，因为dout_thermal_code[63:0]是六十四位代码。可用电压依次增加，使得v[0]《v[1]《v[2]《
…
《v[64]。因此，选择k值越大，可导致电压v[k]、v[k+1]的电平越大，反之，选择k值越小，可导致电压v[k]、v[k+1]的电平越低。选择这些电压电平可确定在加热器228处可实现的可能温度范围(例如，从温度temp[k]到温度temp[k+1])。
[0090]
选择使dout_thermal_code[k]抖动的占空比，这可实现：加热器228处的温度处于从温度temp[k]到温度temp[k+1]的范围内。由于加热器228所转换的热能的累积(例如，集成)，占空比可实现：加热器228处的温度插值处于从温度temp[k]到温度temp[k+1]的范围内。占空比越低，可使加热器228处的温度越接近温度temp[k]，而占空比越高，可使加热器228处的温度越接近温度temp[k+1]。
[0091]
虽然图9的说明示出了dout_thermal_code[63:0]，其中k不为零且不为六十三(例如，其中一些位位置均为逻辑“1”，并且其他位位置均为逻辑“0”)，k可以是零且可以是六十
三。此外，dout_thermal_code[k]的占空比可以是0％并且可以是100％。在一些实施例中k为零且占空比为0％的情况下，dout_thermal_code[63:0]处于饱和最小值，并且在一些实施例中k为六十三且占空比为100％的情况下，dout_thermal_code[63:0]处于饱和最大值。
[0092]
此外，如以下一些示例性情形所指示，不同占空比之间的抖动可以使dout_thermal_code[63:0]的多个位位置按一定占空比而振荡。例如，如果抖动步长增加为20％占空比并且k位位置的占空比为90％，则占空比可以在以下两项之间抖动：dout_thermal_code[k]，按90％占空比振荡(其中dout_thermal_code[(k-1):0]为逻辑“1”并且dout_thermal_code[63:(k+1)]为逻辑“0”)；与dout_thermal_code[k+1]，按10％占空比振荡(其中dout_thermal_code[k:0]为逻辑“1”并且dout_thermal_code[63:(k+2)]为逻辑“0”)。
[0093]
回顾图6，跟踪电路612被配置成跟踪tia_in并且响应性地向pwm电路616输出占空码(duty_code)和k级选择信号(k_sel)以控制加热器228(例如，以供温度设置跟踪)。跟踪电路612被配置成接收可编程pwm分辨率值(prog_pwm_res)和可编程pwm步长值(prog_pwm_step)。prog_pwm_res是dout_thermal_code[63:0]的一个或多个位位置的振荡频率(例如，上述pwm_mode_clk的频率)的指示值。prog_pwm_step是用于使duty_code增加的步长大小的指示值。prog_pwm_res和prog_pwm_step一起可用于显式地或隐式地确定duty_code的可用值。如随后将详细描述，当sampling_clk为逻辑低时，k_sel指示dout_thermal_code[63:0]的哪个k位位置将按照duty_code所指示的占空比而振荡。
[0094]
在一些实施例中，prog_pwm_res是每个pwm_mode_clk周期的dsp_clk周期数的指示值，并且prog_pwm_step指示duty_code的每次递增或递减的dsp_clk周期数。在一个实施例中，dsp_clk的频率为875mhz；prog_pwm_res指示每个pwm_mode_clk周期的16或64个dsp_clk周期；并且prog_pwm_step指示duty_code每次递增或递减的1、2、4或8个dsp_clk周期。表3详述了该实施例中所得到的duty_code的可用值。
[0095][0096][0097]
跟踪电路612被配置成在sampling_clk的相应下降沿捕获tia_in的预定数目个样本；并且被配置成基于所捕获的样本在温度设置跟踪期间增加或减小k_sel和/或duty_code。在针对温度设置跟踪的第一迭代中，可以将k_sel和duty_code初始化为一些值。在温度设置跟踪期间，跟踪电路612捕获tia_in的预定n个样本数。跟踪电路612确定逻辑“1”的数目是否大于或等于预定数目n的一半。如果是，则跟踪电路612将duty_code增加到下一个可用值，除非duty_code处于最高可用值。当duty_code是最高可用值时，跟踪电路612将k_sel增加一(除非k_sel处于最高可用值)，并且将duty_code重置为最低可用值。如果k_sel和duty_code处于相应的最高可用值，则来自pwm电路616的输出信号饱和，并且维持k_sel和duty_code的值。在此类情形中，可设置错误标记。
[0098]
以下伪码示出了可基于上表3中的实施例使k_sel和duty_code递增的方式。该伪码在数学上隐式地确定了下一个可用的duty_code，并且在适当情况下，通过串连k_sel和duty_code，使k_sel递增且重置了duty_code。
[0099]
temp_incr＝(k_sel
×26
)+duty_code+2
[(2x prog_pwm_res)+prog_pwm_step]
//concatenate k_sel and duty_code；添加增量步长大小
[0100]
如果(temp_incr《4096){k_sel＝temp_incr[11:6]；duty_code＝temp_incr[5:0]}//当k_sel和duty_code不饱和且可增加时，由temp_incr得到所递增的k_sel和duty_code
[0101]
如果所捕获的逻辑“1”的数目不大于或等于预定n数目的一半，则跟踪电路612将duty_code减小到下一个可用值，除非duty_code处于最低可用值。当duty_code是最低可用值时，跟踪电路612将k_sel减一(除非k_sel处于最低可用值)，并且将duty_code重置为最高可用值。如果k_sel和duty_code处于相应的最低可用值，则来自pwm电路616的输出信号饱和，并且维持k_sel和duty_code的值。在此类情形中，可设置错误标记。
[0102]
以下伪码示出了可基于上表3中的实施例使k_sel和duty_code递减的方式。该伪码在数学上隐式地确定了下一个可用的duty_code，并且在适当情况下，通过串连k_sel和duty_code，使k_sel递减且重置了duty_code。
[0103]
temp_incr＝(k_sel
×26
)+duty_code-2
[(2x prog_pwm_res)+prog_pwm_step]
//concatenate k_sel and duty_code；减去增量步长大小
[0104]
如果(temp_incr》-1){k_sel＝temp_incr[11:6]；duty_code＝temp_incr[5:0]}//当k_sel和duty_code不饱和且可减小时，由temp_incr得到所递增的k_sel和duty_code
[0105]
如果k_sel和/或duty_code中的任一项由跟踪电路612来修改(例如，增加、减小或重置)，则跟踪电路612将tia_dc_track_done重置为逻辑“0”，并且将tia_dac_code和tia_ictrl重置为零。在维持k_sel和duty_code的值或者重置tia_dc_track_done、tia_dac_code和tia_ictrl之后，温度设置跟踪完成，并且跟踪电路612环回到dc设置跟踪。
[0106]
跟踪电路612可实现任何逻辑、状态机(例如，有限状态机)以及/或者还可执行机器可执行指令的其他电路，以实现dc设置跟踪和温度设置跟踪。
[0107]
结合图6，图10是根据一些实施例的pwm电路616的示意图。pwm电路616被配置成接收dsp_clk、track_clk、prog_pwm_res、可编程占空比抖动步长值(prog_pwm_dither_step)、sampling_clk、k_sel和duty_code，并且被配置成生成并输出dout_thermal_code[63:0]。pwm电路616被配置成基于k_sel、duty_code和prog_pwm_dither_step，生成抖动k级选择值(k_sel_dither)和抖动占空码值(duty_code_dither)；并且被配置成当sampling_clk为逻辑低时，基于k_sel和duty_code，且当sampling_clk为逻辑高时，基于k_sel_dither和duty_code_dither，来生成并输出dout_thermal_code[63:0]。
[0108]
pwm电路616包括算术/逻辑单元(alu)1002，其被配置成一般通过将由prog_pwm_dither_step指示的占空比步长大小添加到k_sel和duty_code中来生成k_sel_dither和duty_code_dither。pwm电路616的alu 1002将k_sel和duty_code串连，其中duty_code是最低有效位位置并且k_sel是下一较高有效位位置，并且将由prog_pwm_dither_step指示的占空比步长大小添加到所串连的k_sel和duty_code中。如果添加后，所串连的k_sel和duty_code的位位置数目之后的下一最高有效位位置是“1”，则可清除该结果剩余的较低有效位位置。如果添加后，所串连的k_sel和duty_code的位位置数目之后的下一最高有效位位置是“0”，则该位位置以及在位置上与k_sel(来自串连)对应的结果的剩余较低有效位位
置是k_sel_dither，并且在位置上与duty_code(来自串连)对应的最低有效位位置是duty_code_dither。另外，alu 1002可包括逻辑以基于prog_pwm_res，对prog_pwm_dither_step执行检查操作。如随后将变得显而易见，基于由prog_pwm_res指示的模式，可限制可用占空比以及因此可用duty_code_dither。在表3的实施例中，当prog_pwm_res是“0”时，不对prog_pwm_dither_step执行检查，但是当prog_pwm_dither_step不是四的倍数并且prog_pwm_res是“1”时，执行检查以将prog_pwm_dither_step向下舍入到下一个四的倍数。以下伪码示出了具有给定位长度的各种值的alu 1002的该操作的实施例。
[0109]
在由prog_pwm_res＝1指示的模式下，当prog_pwm_dither_step不是4的倍数时，如果(prog_pwm_res＝＝1){prog_pwm_dither_step＝integer(prog_pwm_dither_step/4)
×
4}//将prog_pwm_dither_step向下舍入到最接近的4的倍数。
[0110]
temp_concat＝(k_sel
×26
)+duty_code//temp_concat为13位([12:0])，并且k_sel和duty_code各为6位([5:0])；在temp_concat[12]中，将k_sel和duty_code与“0”串连
[0111]
temp_accum_dither＝temp_concat+prog_pwm_dither_step
[0112]
如果(temp_accum_dither[12]＝＝1){temp_accum_dither＝4096}//如果temp_accum_dither》＝4096，设置temp_accum_dither＝4096(temp_accum_dither[12]＝1和temp_accum_dither[11:0]＝0)
[0113]
k_sel_dither＝temp_accum_dither[12:6]//由temp_accum_dither得到k_sel_dither
[0114]
duty_code_dither＝temp_accum_dither[5:0]//由temp_accum_dither得到duty_code_dither
[0115]
下表4示出了由以上伪码生成的一些示例值。
[0116][0117][0118]
pwm电路616包括被配置成生成并输出具有不同占空比的中间信号(pwm_int[m])的状态机和/或计数器1004，其中pwm_int[m]基于dsp_clk和prog_pwm_res。例如，针对给定m，可通过如下方式来生成pwm_int[m]：基于m位置和prog_pwm_res，对于多个dsp_clk周期，将逻辑“1”断言为pwm_int[m]；并且随后基于prog_pwm_res，对于剩余多个dsp_clk周期，将
逻辑“0”断言为pwm_int[m]。图11a和图11b是根据一些实施例的基于不同prog_pwm_res的各种pwm_int[m]的时序图。
[0119]
图11a示出了当如表3所示prog_pwm_res＝0时的信号(例如，指示pwm_mode_clk的频率为13.67mhz或者每个pwm_mode_clk周期的64个dsp_clk周期)。在图10中，pwm_mode_clk并非显式地生成，而是作为参考在图11a中示出。图11a示出了作为64个dsp_clk周期的跨度1102，其对应于此模式下每个pwm_int[m]和pwm_mode_clk的一个周期。在此模式下，在相应pwm_int[m]的每个周期开始时，状态机和/或计数器1004将pwm_int[m]设置为逻辑“1”。针对m个dsp_clk周期数，状态机和/或计数器1004将pwm_int[m]维持为逻辑“1”(例如，通过对dsp_clk的上升沿数目进行计数)。在(m+1)个dsp_clk周期处，状态机和/或计数器1004将pwm_int[m]设置为逻辑“0”并且在该pwm_int[m]周期中的剩余数目个dsp_clk周期期间将pwm_int[m]维持在该值。作为示例，pwm_int[0]对于任何非dsp_clk周期为逻辑“1”，并且对于每个dsp_clk周期为逻辑“0”。pwm_int[1]对于该pwm_int[1]周期中的一个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[1]周期中的六十三个dsp_clk后续周期为逻辑“0”。pwm_int[2]对于该pwm_int[2]周期中的两个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[2]周期中的六十二个dsp_clk后续周期为逻辑“0”。pwm_int[63]对于该pwm_int[63]周期中的六十三个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[63]周期中的最后dsp_clk周期为逻辑“0”。
[0120]
图11b示出了当如表3所示prog_pwm_res＝1时的信号(例如，指示pwm_mode_clk的频率为54.69mhz或者每个pwm_mode_clk周期的16个dsp_clk周期)。类似于图11a，在图11b中示出了pwm_mode_clk作为参考。图11b还示出了作为16个dsp_clk周期的跨度1104，其对应于此模式下每个pwm_int[m]和pwm_mode_clk的一个周期。在此模式下，在相应pwm_int[m]的每个周期开始时，状态机和/或计数器1004将pwm_int[m]设置为逻辑“1”。针对(m/4)个dsp_clk周期数，状态机和/或计数器1004将pwm_int[m]维持为逻辑“1”(例如，通过对dsp_clk的上升沿数目进行计数)。在((m/4)+1)个dsp_clk周期处，状态机和/或计数器1004将pwm_int[m]设置为逻辑“0”并且在pwm_int[m]周期中的剩余数目个dsp_clk周期期间将pwm_int[m]维持在该值。作为示例，pwm_int[0]对于任何非dsp_clk周期为逻辑“1”，并且对于每个dsp_clk周期为逻辑“0”。pwm_int[4]对于该pwm_int[4]周期中的一个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[4]周期中的十五个dsp_clk后续周期为逻辑“0”。pwm_int[8]对于该pwm_int[8]周期中的两个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[8]周期的十四个dsp_clk后续周期为逻辑“0”。pwm_int[60]对于该pwm_int[60]周期中的十五个dsp_clk初始周期为逻辑“1”，并且对于该pwm_int[60]周期中的最后dsp_clk周期为逻辑“0”。在此模式下，状态机和/或计数器1004可禁用任何pwm_int[m]，其中m不是4的倍数。
[0121]
从图11a和11b中显而易见，pwm_int[m]的占空比随着m值的增加而增加。此外，占空比可以在图11a和图11b所示的不同模式之间具有不同分布。例如，以pwm_int[4]为例，在图11a中，pwm_int[4]对于跨度1102中的初始四个dsp_clk周期为逻辑“1”，并且对于跨度1102中的剩余六十个dsp_clk周期为逻辑“0”，而在图11b中，pwm_int[4]对于遍布整个跨度1102中的一个dsp_clk周期的四个实例为逻辑“1”，并且对于跨度1102中的剩余六十个dsp_clk周期为逻辑“0”。
[0122]
回顾图10，pwm电路616还包括多路复用器1010、1020、1030、1032和触发器1012、1014、1022、1024、1034。多路复用器1010具有通信地耦合到alu 1012且被配置成接收duty_code的“0”选择输入节点，并且具有通信地耦合到alu 1002且被配置成接收duty_code_dither的“1”选择输入节点。多路复用器1010具有被配置成接收sampling_clk的选择控制输入节点。多路复用器1010具有通信地耦合到触发器1012的输入节点的输出节点。触发器1012具有通信地耦合到触发器1014的输入节点的输出节点。触发器1014具有通信地耦合到多路复用器1030的选择控制输入节点的输出节点。触发器1012具有被配置成接收track_clk的时钟输入节点，并且触发器1014具有被配置成接收dsp_clk的时钟输入节点。如应显而易见，多路复用器1010和触发器1012、1014的每个输入节点和输出节点可以是多位节点。因此，虽然触发器1012或触发器1014以单个的形式示意性地示出，但是对于所示的触发器，可实现多个单个位触发器，其中每个触发器对应于一个相应位位置。
[0123]
多路复用器1020具有通信地耦合到alu 1002且被配置成接收k_sel的“0”选择输入节点，并且具有通信地耦合到alu 1002且被配置成接收k_sel_dither的“1”选择输入节点。多路复用器1020具有被配置成接收sampling_clk的选择控制输入节点。多路复用器1020具有通信地耦合到触发器1022的输入节点的输出节点。触发器1022具有通信地耦合到触发器1024的输入节点的输出节点。触发器1024具有通信地耦合到多路复用器1032的选择控制输入节点的输出节点。触发器1022具有被配置成接收track_clk的时钟输入节点，并且触发器1024具有被配置成接收dsp_clk的时钟输入节点。如应显而易见，多路复用器1020和触发器1022、1024的每个输入节点和输出节点可以是多位节点。因此，虽然触发器1022或触发器1024以单个的形式示意性地示出，但是对于所示的触发器，可实现多个单个位触发器，其中每个触发器对应于一个相应位位置。
[0124]
在所示实施例中，多路复用器1030具有六十四个“m”选择输入节点，其中m为0-63，其通信地耦合到alu 1002且被配置成接收相应的pwm_int[m]。多路复用器1030具有被配置成输出pwm占空码信号(pwm_duty_code)的输出节点。
[0125]
在所示实施例中，多路复用器1032具有六十五个“q”选择输入节点，其中q为0-64。六十五个“q”选择输入节点均为64位输入节点并且被配置成接收相应热代码(therm[q])。针对每个therm[q]，将从多路复用器1030输出的pwm_duty_code映射到相应therm[q]的q位位置；将小于q的相应therm[q]的每个位位置设置为逻辑“1”；并且将大于q的相应therm[q]的每个位位置设置为逻辑“0”。一般而言，针对每个therm[q]，生成64位热代码，其中q位位置按pwm_duty_code来振荡。将therm[64]的每个位位置设置为逻辑“1”(例如，therm[64]的每个位位置小于q＝64)。therm[64]可以是饱和条件。多路复用器1032具有通信地耦合到触发器1034的输入节点的输出节点。触发器1034具有作为pwm电路616的输出节点的输出节点，在该输出节点上提供了dout_thermal_code[63:0]。触发器1034具有被配置成接收dsp_clk的时钟输入节点。在所示实施例中，如应显而易见，多路复用器1032和触发器1034的每个输入节点和输出节点为64位节点。因此，虽然触发器1034以单个的形式示意性地示出，但是对于所示的触发器1034，可实现六十四个单个位触发器，其中每个触发器对应于一个相应位位置。
[0126]
在描述图10的其他操作时，省略了触发器1012、1014、1022、1024、1034的操作。这些触发器一般使信号与相应时钟(诸如track_clk或dsp_clk)同步。此类操作对于本领域普
通技术人员来说是显而易见的，因此为了简洁而省略。
[0127]
在操作中，alu 1002生成并输出如上所述的k_sel_dither和duty_code_dither，并且状态机和/或计数器1004生成并输出如上所述的pwm_int[m]，其中m为0-63。当sampling_clk为逻辑低时(例如，对应于多路复用器1010、1020的“0”选择)，多路复用器1010将duty_code输出到多路复用器1030的选择控制输入节点，这使多路复用器1030输出pwm_int[duty_code]作为pwm_duty_code。因此，多路复用器1030输出具有所需占空比的信号。此外，当sampling_clk为逻辑低时，多路复用器1020将k_sel输出到多路复用器1032的选择控制输入节点，这使多路复用器1032输出therm[k_sel]作为dout_thermal_code[63:0]。因此，多路复用器1032利用在所需位位置处具有所需占空比的信号来输出热代码。
[0128]
当sampling_clk为逻辑高时(例如，对应于多路复用器1010、1020的“1”选择)，多路复用器1010将duty_code_dither输出到多路复用器1030的选择控制输入节点，这使多路复用器1030输出pwm_int[duty_code_dither]作为pwm_duty_code。因此，多路复用器1030输出具有所需占空比的信号。此外，当sampling_clk为逻辑高时，多路复用器1020将k_sel_dither输出到多路复用器1032的选择控制输入节点，这使多路复用器1032输出therm[k_sel_dither]作为dout_thermal_code[63:0]。因此，多路复用器1032利用在所需位位置处具有所需占空比的信号来输出热代码，其可不同于当sampling_clk为逻辑低时的热代码输出。
[0129]
一般来说，当sampling_clk为逻辑低时：
[0130]
dout_thermal_code[63:0]＝therm[k_sel]＝
[0131]
{(63-k_sel)’d0,pwm_duty_code＝pwm_int[duty_code],(k_sel)’b1}
[0132]
当sampling_clk为逻辑高时：
[0133]
dout_thermal_code[63:0]＝therm[k_sel_dither]＝
[0134]
{(63-k_sel_dither)’d0,pwm_duty_code＝pwm_int[duty_code_dither],(k_sel_dither)’b1}
[0135]
图12a和图12b是根据一些实施例的dsp 406的跟踪电路612的操作1200a、1200b的流程图。针对上下文，将利用图12a和图12b的流程图来描述dsp 406的整体操作。一般而言，图12a示出了dc设置跟踪，并且图12b示出了温度设置跟踪。
[0136]
首先，用户对各种可编程值的值进行编程。针对可编程值，用户可以将值写入dsp 406可访问的存储器、寄存器等。用户写入prog_pwm_res、prog_pwm_step、prog_pwm_dither_step、prog_sampling_freq、prog_sampling_offset、prog_tia_dc_ratio、prog_tia_dc_vote和tia_dc_track_en的值。
[0137]
此外，时钟分频电路602由如上所述的dsp_clk生成track_clk。基于如上所述的prog_sampling_freq、prog_sampling_offset和track_clk，时钟生成电路604生成sampling_clk和slicer_clk_peaklock。基于如上所述的prog_tia_dc_ratio、prog_sampling_freq和prog_sampling_offset，max/min计算电路608计算max1和min1。
[0138]
参考图12a的操作1200a，在框1202处，tia_dac_code、tia_ictrl、k_sel、tia_dc_track_done、多数投票计数器(count_majority_vote)、回合跟踪计数器(round_dc_track)设置为零，并且duty_code设置为可用duty_code值范围内的中间值。通过将tia_dac_code和tia_ictrl设置为零，由可控电流源416生成的电流被降低到最小量和/或被关断，这将从
电流i
in
中移除的dc分量降低到到最小量以及/或者不从电流i
in
中移除dc分量。当sampling_clk为低时，将duty_code设置为中间值(例如，图10的实施例中的32)使pwm电路616的多路复用器1030输出pwm_int[duty_code]，使得所输出的pwm_int[duty_code]具有50％或接近50％的占空比。当sampling_clk为低时，将k_sel设置为零使pwm电路616的多路复用器1032输出therm[k_sel＝0]＝{63’d0,pwm_duty_code＝pwm_int[duty_code]}作为dout_thermal_code[63:0]。此外，基于在框1202处设置的k_sel和duty_code以及prog_pwm_dither_step，alu 1002生成k_sel_dither和duty_code_dither。当sampling_clk为高时，pwm电路616的多路复用器1032输出therm[k_sel_dither]＝{(63-k_sel_dither)’d0,pwm_duty_code＝pwm_int[duty_code_dither],(k_sel_dither)’b1}作为dout_thermal_code[63:0]。因此，基于sampling_clk，将dout_thermal_code[63:0]设置为在不同的占空比之间抖动，这使vout_thermal_dac和加热器228处的温度响应性地抖动。
[0139]
在框1204处，确定tia_dc_track_done是否等于零。如果tia_dc_track_done不等于零，则操作进行到随后所述的图12b中的温度设置跟踪。如果tia_dc_track_done等于零，则在框1206处，针对sampling_clk的一个周期，在track_clk的相应上升沿，捕获tia_in的样本，并且对逻辑“1”的数目进行计数。如上所指示，在sampling_clk的一个周期期间，dout_thermal_code[63:0]的占空比抖动，这使加热器228处的温度抖动。在一个sampling_clk周期内捕获tia_in的样本可导致所捕获的样本是对由于加热器228的不同温度引起的光学元件222的不同光学响应的响应。
[0140]
在框1208处，确定所捕获的逻辑“1”的数目是否大于或等于min1且小于或等于max1。一般来说，框1208的确定结果指示所捕获的逻辑“1”的数目是否处于由prog_tia_dc_ratio指示的误差范围内。如果所捕获的逻辑“1”的数目处于min1与max1内，则在框1210处，将count_majority_vote递增一。在框1210之后，或者如果所捕获的逻辑“1”的数目不处于min1与max1内，则在框1212处，确定count_majority_vote是否等于prog_tia_dc_vote。如果count_majority_vote等于prog_tia_dc_vote，则在框1214处，tia_dc_track_done设置为一，并且count_majority_vote和round_dc_track设置为零。在框1214之后，操作环回到框1204。
[0141]
如果count_majority_vote不等于prog_tia_dc_vote，则在框1216处，确定round_dc_track是否等于预定数目x。预定数目x可以是可编程值或者可编码到算法中。如果round_dc_track不等于预定数目x，则在框1218处，round_dc_track递增一。在框1218之后，操作环回到框1204。
[0142]
如果round_dc_track等于预定数目x，则在框1220处，递增tia_dac_code和/或tia_ictrl。递增tia_dac_code和/或tia_ictrl增加了通过可控电流源416的电流i
dc
。在一些情况下，tia_dac_code和tia_ictrl中的一项的递增可能伴随着另一项的减小。tia_dac_code和tia_ictrl的修改方式可基于各考虑因素，诸如可控电流源416的结构以及针对框1220的每次迭代的目标步长增加。例如，可在框1220的后续多次迭代中独立地增加tia_dac_code而不增加tia_ictrl，直到tia_dac_code在框1220的另一迭代处饱和为止，在该迭代处，tia_dac_code设置为所降低的值并且tia_ictrl得到增加。即使利用降低的tia_dac_code(以及对应降低的v_tia_dac)，增加tia_ictrl也可以使另一串联连接的n型晶体管对802、804可操作地电耦合在节点810与电源节点(例如，接地节点)之间，使得流经n型晶体管
804的沟道的累积电流(以及因此电流i
dc
)增加。在框1220之后，于框1222处，count_majority_vote和round_dc_track设置为零，并且操作环回到框1204。
[0143]
一般而言，框1204-1222的操作循环形成了dc设置跟踪。round_dc_track对以下项进行计数：在round_dc_track变得等于数目x并且tia_dac_code和/或tia_ictrl增加之前，在框1206处捕获样本的次数。count_majority_vote对以下项进行计数：在round_dc_track小于数目x的同时，在框1206处捕获的样本处于由max1和min1所指示的误差范围内的次数。当count_majority_vote变得等于prog_tia_dc_vote时，tia_dac_code和tia_ictrl的值足以使得所捕获的样本处于具有置信度的由max1和min1所指示的误差范围内。count_majority_vote等于prog_tia_dc_vote使dc设置跟踪结束，并且使tia_dc_track_done设置为一。
[0144]
一般而言，如果在x次迭代之后(例如，针对x个sampling_clk周期数，捕获样本)，所捕获样本处于由min1和max1指示的误差范围内的迭代次数小于prog_tia_dc_vote，则通过递增tia_dac_code和/或tia_ictrl来增加当前i
dc
，并且通过重置count_majority_vote和round_dc_track来继续针对dc设置跟踪的后续迭代。如果在完成x次迭代之前，所捕获的样本处于由min1和max1指示的误差范围内的迭代次数等于prog_tia_dc_vote，则通过将tia_dc_track_done设置为一，结束dc设置跟踪(这使框1204使操作继续进行到温度设置跟踪)，并且设置当前i
dc
以供温度设置跟踪。将count_majority_vote和round_dc_tracking重置，以在温度设置跟踪之后，进行dc设置跟踪的后续迭代。
[0145]
回顾图12a的操作1200a，如果在框1204处的确定结果是tia_dc_track_done不等于零(例如，dc设置跟踪结束)，则在框1252处，在针对y个sampling_clk周期数的sampling_clk各周期的相应时间，捕获tia_in的样本，并且对所捕获的逻辑“1”的数目和逻辑“0”的数目进行计数。在一些实施例中，在sampling_clk为逻辑低的同时并且在相应周期内处于sampling_clk上升沿之前及附近的一个时间，捕获每个样本。例如，可在sampling_clk的相应上升沿之前，于10个dsp_clk周期内，捕获每个样本。可实现专用信号，其具有与该采样时间对应的上升沿或下降沿。
[0146]
在框1254处，确定逻辑“1”和逻辑“0”的总计数数目是否等于数目y。如果否，则发生错误，并且温度设置跟踪结束，使得操作环回到框1204以供dc设置跟踪。如果逻辑“1”和逻辑“0”的总计数数目等于数目y，则在框1256处，确定逻辑“1”的计数数目是否大于或等于数目y的一半。一般而言，框1256确定是否计数了更多逻辑“1”或更多逻辑“0”。
[0147]
如果逻辑“1”的计数数目大于或等于数目y的一半，则在框1258处，确定k_sel和duty_code是否处于相应的最大值。如果k_sel和duty_code都处于相应最大值(例如，指示dout_thermal_code[63:0]处于最大占空码)，则在框1260处，维持k_sel和duty_code的相应值，并且可设置错误标志。在框1260之后，温度设置跟踪结束，使得操作环回到框1204以供dc设置跟踪。如果k_sel和duty_code中的任一项或两项不处于相应最大值，则在框1262处，增加k_sel和/或duty_code，如上所述。在框1262之后，在框1264处，将tia_dc_track_done、tia_dac_code和tia_ictrl设置为零，其结束了温度设置跟踪并且重置了供后续dc设置跟踪的变量。在框1264之后，操作环回到框1204以供dc设置跟踪。
[0148]
如果逻辑“1”的计数数目不大于或等于数目y的一半，则在框1266处，确定k_sel和duty_code是否处于相应最小值。如果k_sel和duty_code都处于相应最小值(例如，指示
dout_thermal_code[63:0]处于最小占空码)，则在框1260处，维持k_sel和duty_code的相应值，并且可设置错误标志。在框1260之后，温度设置跟踪结束，使得操作环回到框1204以供dc设置跟踪。如果k_sel及duty_code中的任一项或两项不处于相应最小值，则在框1268处，减小k_sel和/或duty_code，如上所述。在框1268之后，在框1270处，将tia_dc_track_done、tia_dac_code和tia_ictrl设置为零，其结束了温度设置跟踪并且重置了供后续dc设置跟踪的变量。在框1270之后，操作环回到框1204以供dc设置跟踪。
[0149]
更改k_sel和duty_code使pwm电路616响应性地更改k_sel_dither和duty_code_dither。更改k_sel、duty_code、k_sel_dither和duty_code_dither使dout_thermal_code[63:0]在不同的占空比之间抖动，这又使vout_thermal_dac在不同的占空比之间以及可能地在不同的电压电平之间抖动。对vout_thermal_dac的更改使加热器228处的温度升高或减小。
[0150]
在第一温度与第二温度(其由dout_thermal_code[63:0]的抖动占空比产生)之间且基于sampling_clk的整个抖动期间，基于在框1206处捕获的样本，确定dc设置。在所述的实施例中，当sampling_clk为逻辑高时，在光学元件222处形成第一温度，并且当sampling_clk为逻辑低时，在光学元件222处形成高于第一温度的第二温度。一般而言，光学元件222在第一温度和第二温度下的光学响应可以像图3a或图3b中所示。
[0151]
在图3a的rhs情形中，相对于当光学元件222处于第一温度并且具有在中心波长(λc)302处具有幅度314的第一响应304时捕获的样本，当光学元件222处于第二温度并且具有在中心波长(λc)302处具有幅度316的第二响应306时所捕获的样本具有更低的损耗。在所述的实施例中，当sampling_clk为逻辑低时，捕获样本，并且当sampling_clk为低时，样本靠近周期结尾，这允许光学元件222达到或几乎达到第二温度。当在光学元件222处于第二温度时捕获了样本后，相对于dc设置，响应306在幅度316处的耗损更低，这导致更多的捕获样本为逻辑“1”。因此，逻辑“1”的计数数目大于或等于样本总数的一半，这一般指示光信号的中心波长(λc)302处于光学响应的rhs上，像图3a中那样。温度设置(例如，k_sel和/或duty_code)响应性地增加，以一般使光学元件222的光学响应的峰值朝光信号的中心波长(λc)302移动。
[0152]
在图3b的lhs情形中，相对于当光学元件222处于第一温度并且具有在中心波长(λc)302处具有幅度334的第一响应324时捕获的样本，当光学元件222处于第二温度并且具有在中心波长(λc)302处具有幅度336的第二响应326时所捕获的样本具有更大的损耗。当在光学元件222处于第二温度时捕获了样本后，相对于dc设置，响应326在幅度336处的耗损更大，这导致更少的捕获样本为逻辑“1”。因此，不大于或等于样本总数一半的逻辑“1”的所计数目一般指示光信号的中心波长(λc)302处于光学响应的lhs上，如图3b中那样。温度设置(例如，k_sel和/或duty_code)响应性地减小，以一般使光学元件222的光学响应的峰值朝光信号的中心波长(λc)302移动。
[0153]
本领域普通技术人员可以容易地理解对此温度设置跟踪的修改(例如，对所实现的逻辑的修改)。例如，如果在框1252处，当sampling_clk为高时，捕获样本，则当逻辑“1”的计数数目大于或等于数目y的一半时，可减小k_sel和/或占空码，并且当逻辑“1”的计数数目不大于或等于数目y的一半时，可增加k_sel和/或占空码。
[0154]
如图12a和图12b所指示，迭代地执行dc设置跟踪和温度设置跟踪，像图5所示。在
每次迭代执行dc设置跟踪之前，设置或重置tia_dac_code和tia_ictrl，使得独立于tia_dac_code和tia_ictrl的任何先前值，确定tia_dac_code和tia_ictrl。此外，温度设置跟踪的迭代可建立在由温度设置跟踪的先前迭代所生成的k_sel和duty_code的值上。利用dc设置跟踪和温度设置跟踪的重复迭代，如果例如设备安置环境的环境温度改变，则可以持续重新校准该设备。
[0155]
图13是根据一些实施例的一种设备的简化示意图。该设备(可处于像图1的封装中)包括处于电ic管芯102上的电ic 1302以及处于光学管芯104上的光电电路1304。电ic包括控制器210-1、210-2、210-3、dac 212-1、212-2、212-3和控制器1303。每个控制器210-1、210-2、210-3和对应的dac 212-1、212-2、212-3被配置并一般像上述控制器210和dac 212那样运行。控制器1303通信地耦合到控制器210-1、210-2、210-3，并且被配置成控制控制器210-1、210-2、210-3之间的操作。虽未示出，但是电ic 1302还包括用以生成电信号的电路，该电信号将作为光信号通过光通道进行传输。
[0156]
光电电路1304包括光源(未具体示出)、公共通道路径1310、奇数通道路径1312、偶数通道路径1314、mech-zehnder干涉仪(mzi)波长分离器1320、mzi滤波器1322、1324、光电二极管226以及加热器228-1、228-2、228-3。加热器228-1靠近mzi波长分离器1320而安置在光学管芯104中。加热器228-2靠近mzi滤波器1322而安置在光学管芯104中。加热器228-3靠近mzi滤波器1324而安置在光学管芯104中。
[0157]
公共通道路径1310被配置成承载奇数通道光信号1340和偶数通道光信号1342。mzi波长分离器1320被配置成从公共通道路径1310接收奇数通道光信号1340和偶数通道光信号1342，并且将奇数通道光信号1340分离到奇数通道路径1312，将偶数通道光信号1342分离到偶数通道路径1314。mzi滤波器1322被配置成从奇通道路径1312接收奇数通道光信号1340，抑制寄生偶数通道光信号，并且在光通道上传输奇数通道光信号1340。mzi滤波器1324被配置成从偶数通道路径1314接收偶数通道光信号1342，抑制寄生奇数通道光信号，并且在光通道上传输偶数通道光信号1342。
[0158]
光电二极管226安置在光学管芯104中，使得某部分从mzi滤波器1322、1324输出的光信号入射到光电二极管226上。光电二极管226被配置成响应于入射到光电二极管226上的光信号来生成电流。
[0159]
光电二极管226的输出节点1330电耦合到控制器210-1、210-2、210-3的dc可控互阻抗级的每个输入节点420-1、420-2、420-3。加热器228-1电耦合到dac 212-1；加热器228-2电耦合到dac 212-2；以及加热器228-3电耦合到dac 212-3。
[0160]
在操作中，响应于来自mzi滤波器1322、1324的光信号入射到光电二极管226上，光电二极管226生成电流。在输入节点420-1、420-2、420-3处，光电二极管226所生成的电流在控制器210-1、210-2、210-3之间进行分流并且由它们作为相应的输入电流i
in1
、i
in2
、i
in3
而接收。每个控制器210-1、210-2、210-3对相应输入电流i
in1
、i
in2
、i
in3
进行操作，如上所述。控制器1303控制着控制器210-1、210-2、210-3，以在控制器210-1、210-2、210-3之间，依次执行dc设置跟踪和温度设置跟踪。
[0161]
图14是根据一些实施例的此依次操作的流程图。在框1402处，由控制器210-1执行dc设置跟踪，并且在框1404处，由控制器210-1执行温度设置跟踪。在框1406处，由控制器210-2执行dc设置跟踪，并且在框1408处，由控制器210-2执行温度设置跟踪。在框1410处，
由控制器210-3执行dc设置跟踪，并且在框1412处，由控制器210-3执行温度设置跟踪。基于哪个控制器已经结束其温度设置跟踪，控制器1303可以协调并控制哪个控制器开始其dc设置跟踪。每个控制器210-1、210-2、210-3的每项dc设置跟踪可分别如上文所述，并且针对每个控制器210-1、210-2、210-3的每项温度设置跟踪可分别如上文所述。
[0162]
因此，图13和图14的实施例示出了如何实现单个光电二极管以控制多个例如光学滤波器。此实施例说明了：使用相同光电二极管来依次操作多个控制器可作用于控制例如光学管芯中的多个光学滤波器的温度。
[0163]
一些非限制性实施例可表示如下。
[0164]
实施例1.一种设备，包括：
[0165]
第一控制器，所述第一控制器包括：
[0166]
第一dc可控互阻抗级，所述第一dc可控互阻抗级具有输入节点和输出节点，所述第一dc可控互阻抗级的所述输入节点被配置成电耦合到光电二极管；
[0167]
第一限幅电路，所述第一限幅电路具有输入节点和输出节点，所述第一限幅电路的所述输入节点电耦合到所述第一dc可控互阻抗级的所述输出节点；以及
[0168]
第一处理器，所述第一处理器具有电耦合到所述第一限幅电路的所述输出节点的输入节点，所述第一处理器被配置成控制所述第一dc可控互阻抗级，以基于所述第一限幅电路的所述输出节点上的信号，降低所述第一dc可控互阻抗级的所述输出节点上的信号的dc分量；以及
[0169]
第一数模转换器(dac)，所述dac具有电耦合到所述第一处理器的输出节点的输入节点并且具有被配置成电耦合到加热器的输出节点，所述第一处理器被配置成基于所述第一限幅电路的所述输出节点上的信号来控制所述第一dac的所述输出节点上的输出电压。
[0170]
实施例2.根据实施例1所述的设备，还包括：
[0171]
所述光电二极管，所述光电二极管电耦合到所述第一dc可控互阻抗级的所述输入节点；
[0172]
光学元件，所述光学元件被配置成传递光信号并且具有温度依赖性光学响应，所述光学元件相对于所述光电二极管进行安置使得至少一些所述光信号入射到所述光电二极管上；以及
[0173]
所述加热器，所述加热器电耦合到所述第一dac的所述输出节点，所述加热器靠近所述光学元件进行安置。
[0174]
实施例3.根据实施例1所述的设备，其中所述第一dc可控互阻抗级包括：
[0175]
互阻抗放大器，所述互阻抗放大器电连接在所述第一dc可控互阻抗级的所述输入节点与所述第一dc可控互阻抗级的所述输出节点之间；以及
[0176]
可控电流源，所述可控电流源电连接在所述第一dc可控互阻抗级的所述输入节点与电源节点之间。
[0177]
实施例4.根据实施例1所述的设备，其中所述第一处理器被配置成控制所述第一dac的所述输出节点上的所述输出电压在不同占空比之间抖动。
[0178]
实施例5.根据实施例1所述的设备，其中所述第一处理器被配置成：
[0179]
迭代地执行以下操作：
[0180]
确定dc设置以控制所述第一dc可控互阻抗级从而降低所述第一dc可控互阻抗级
的所述输出节点上的所述信号的所述dc分量，所述第一处理器被配置成控制所述第一dc可控互阻抗级，以使用所述dc设置来降低所述第一dc可控互阻抗级的所述输出节点上的所述信号的所述dc分量；以及
[0181]
在确定所述dc设置之后，确定温度设置以控制所述第一dac的所述输出节点上的所述输出电压，所述第一处理器被配置成使用所述温度设置来控制所述第一dac的所述输出节点上的所述输出电压。
[0182]
实施例6.根据实施例1所述的设备，其中所述第一处理器包括：
[0183]
跟踪电路，所述跟踪电路被配置成捕获所述第一限幅电路的所述输出节点上的所述信号的样本，基于从所述第一限幅电路的所述输出节点上的所述信号所捕获的第一样本来生成所述第一dc可控互阻抗级的电流控制设置，并且基于在捕获所述第一样本之后且从所述第一限幅电路的所述输出节点上的所述信号所捕获的第二样本，生成占空码和电平选择码；以及
[0184]
脉冲宽度调制电路，所述脉冲宽度调制电路被配置成基于所述占空码和所述电平选择码来生成抖动占空码和抖动电平选择码，并且生成热代码，所述热代码具有输出到所述第一dac的所述输入节点的抖动占空比。
[0185]
实施例7.根据实施例1所述的设备，还包括：
[0186]
第二控制器，所述第二控制器包括：
[0187]
第二dc可控互阻抗级，所述第二dc可控互阻抗级具有输入节点和输出节点，所述第二dc可控互阻抗级的所述输入节点电连接到所述第一dc可控互阻抗级的所述输入节点，所述第二dc可控互阻抗级的所述输入节点被配置成电耦合到所述光电二极管；
[0188]
第二限幅电路，所述第二限幅电路具有输入节点和输出节点，所述第二限幅电路的所述输入节点电耦合到所述第二dc可控互阻抗级的所述输出节点；以及
[0189]
第二处理器，所述第二处理器具有电耦合到所述第二限幅电路的所述输出节点的输入节点，所述第二处理器被配置成控制所述第二dc可控互阻抗级，以基于所述第二限幅电路的所述输出节点上的信号，降低所述第二dc可控互阻抗级的所述输出节点上的信号的dc分量；
[0190]
以及
[0191]
第二dac，所述第二dac具有电耦合到所述第二处理器的第一输出节点的输入节点并且具有被配置成电耦合到第二加热器的输出节点，所述第二处理器被配置成基于所述第二限幅电路的所述输出节点上的所述信号来控制所述第二dac的所述输出节点上的输出电压。
[0192]
实施例8.一种用于控制设备温度的方法，所述方法包括：
[0193]
由处理器生成从所述处理器输出到第一dc可控互阻抗级的第一dc设置，所述第一dc可控互阻抗级具有电耦合到光电二极管的输入节点，所述光电二极管被配置成在其上入射从第一光学元件传来的光信号，所述第一光学元件具有温度依赖性光学响应，其中基于所述第一dc可控互阻抗级的输出节点上的信号，所述处理器生成所述第一dc设置；以及
[0194]
在生成所述第一dc设置之后，由所述处理器生成第一温度设置，其中从所述处理器到第一数模转换器(dac)的第一代码输出基于所述第一温度设置，所述第一dac具有电耦合到靠近所述第一光学元件进行安置的第一加热器的输出节点，其中基于所述第一dc可控
互阻抗级的输出节点上的信号，所述处理器生成所述第一温度设置。
[0195]
实施例9.根据实施例8所述的方法，其中迭代地执行生成所述第一dc设置和生成所述第一温度设置。
[0196]
实施例10.根据实施例8所述的方法还包括：基于所述第一温度设置，使所述第一dac的输出节点上的电压占空比抖动。
[0197]
实施例11.根据实施例8所述的方法，其中生成所述第一dc设置包括：
[0198]
迭代地执行以下操作，直到投票计数器等于第一预定量：
[0199]
基于所述第一dc可控互阻抗级的所述输出节点上的所述信号，捕获多个样本；
[0200]
当所捕获的相应迭代的样本处于误差范围之内时，递增所述投票计数器；
[0201]
当回合计数器小于第二预定量时，递增所述回合计数器；以及
[0202]
当所述回合计数器等于或大于所述第二预定量时：
[0203]
调节所述第一dc设置；以及
[0204]
重置所述投票计数器和所述回合计数器。
[0205]
实施例12.根据实施例8所述的方法，其中生成所述第一温度设置包括：
[0206]
基于所述第一dc可控互阻抗级的所述输出节点上的所述信号，捕获多个样本；以及
[0207]
基于所捕获的样本是否具有多数逻辑“1”，调节所述第一温度设置。
[0208]
实施例13.根据实施例8所述的方法，其中所述第一dc可控互阻抗级包括：
[0209]
互阻抗放大器，所述互阻抗放大器电连接在所述第一dc可控互阻抗级的所述输入节点与所述第一dc可控互阻抗级的所述输出节点之间；以及
[0210]
可控电流源，所述可控电流源电连接在所述第一dc可控互阻抗级的所述输入节点与电源节点之间，所述第一dc设置控制着所述可控电流源的电流。
[0211]
实施例14.根据实施例8所述的方法，其中所述第一代码是具有抖动的占空比的热代码。
[0212]
实施例15.根据实施例8所述的方法，还包括：
[0213]
在生成所述第一温度设置之后，生成输出到第二dc可控互阻抗级的第二dc设置，所述第二dc可控互阻抗级具有电耦合到所述光电二极管的输入节点，所述光电二极管还被配置成在其上入射从第二光学元件传来的光信号，所述第二光学元件具有温度依赖性光学响应，其中基于所述第二dc可控互阻抗级的输出节点上的信号，生成所述第二dc设置；以及
[0214]
在生成所述第二dc设置之后，生成第二温度设置，其中到第二dac的第二代码输出基于所述第二温度设置，所述第二dac具有电耦合到靠近所述第二光学元件进行安置的第二加热器的输出节点，其中所述第二温度设置基于所述第二dc可控互阻抗级的所述输出节点上的所述信号而生成。
[0215]
实施例16.一种设备，包括：
[0216]
光学元件，所述光学元件被配置成传递光信号并且具有温度依赖性光学响应；
[0217]
光电二极管，所述光电二极管相对于所述光学元件进行安置，使得至少一些穿过所述光学元件的光信号入射到所述光电二极管上；
[0218]
加热器，所述加热器靠近所述光学元件进行安置并且被配置成将电能转换成热能；
[0219]
互阻抗级，所述互阻抗级的输入节点电耦合到所述光电二极管，所述互阻抗级包括电连接在所述互阻抗级的所述输入节点与电源节点之间的可控电流源；
[0220]
限幅电路，所述限幅电路的输入节点电耦合到所述互阻抗级的输出节点；以及
[0221]
处理器，所述处理器的输入节点电耦合到所述限幅电路的输出节点，所述处理器被配置成基于所述限幅电路的所述输出节点上的输出信号来控制所述可控电流源的电流，并且被配置成基于所述限幅电路的所述输出节点上的所述输出信号来控制提供给所述加热器的电能的量。
[0222]
实施例17.根据实施例16所述的设备，还包括数模转换器(dac)，所述dac的输入节点电耦合到所述处理器的输出节点，所述dac的输出节点电耦合到所述加热器，所述处理器被配置成通过控制所述dac的所述输出节点上的输出电压来控制提供给所述加热器的所述电能的量。
[0223]
实施例18.根据实施例17所述的设备，其中所述处理器被配置成在所述处理器的电耦合到所述dac的所述输入节点的所述输出节点上输出热代码，所述热代码具有抖动占空比。
[0224]
实施例19.根据实施例16所述的设备，其中所述处理器被配置成生成第一设置以控制所述可控电流源的电流，所述处理器被配置成通过迭代地执行以下操作，直到投票计数器等于第一预定量，而生成所述第一设置：
[0225]
捕获所述限幅电路的所述输出节点上的所述输出信号的多个第一样本；
[0226]
当所捕获的相应迭代的第一样本处于误差范围之内时，递增所述投票计数器；
[0227]
当回合计数器小于第二预定量时，递增所述回合计数器；以及
[0228]
当所述回合计数器等于所述第二预定量时：
[0229]
调节所述第一设置；以及
[0230]
重置所述投票计数器和所述回合计数器。
[0231]
实施例20.根据实施例19所述的设备，其中所述处理器被配置成生成热代码以控制提供给所述加热器的所述电能的量，所述热代码在所述处理器的输出节点上输出，所述处理器被配置成通过以下步骤来生成所述热代码：
[0232]
捕获所述限幅电路的所述输出节点上的所述输出信号的多个第二样本；
[0233]
基于所捕获的第二样本是否具有多数逻辑“1”，调节选择设置；以及
[0234]
基于所述选择设置，生成所述热代码。
[0235]
尽管前述内容针对特定实施例，但在不脱离本发明的基本范围的情况下，可设计出其他的和另外的实施例，并且本发明的范围由所附权利要求确定。

技术特征：
1.一种设备，包括：第一控制器，所述第一控制器包括：第一dc可控互阻抗级，所述第一dc可控互阻抗级具有输入节点和输出节点，所述第一dc可控互阻抗级的所述输入节点被配置成电耦合到光电二极管；第一限幅电路，所述第一限幅电路具有输入节点和输出节点，所述第一限幅电路的所述输入节点电耦合到所述第一dc可控互阻抗级的所述输出节点；以及第一处理器，所述第一处理器具有电耦合到所述第一限幅电路的所述输出节点的输入节点，所述第一处理器被配置成控制所述第一dc可控互阻抗级，以基于所述第一限幅电路的所述输出节点上的信号，降低所述第一dc可控互阻抗级的所述输出节点上的信号的dc分量；以及第一数模转换器(dac)，所述dac具有电耦合到所述第一处理器的输出节点的输入节点并且具有被配置成电耦合到加热器的输出节点，所述第一处理器被配置成基于所述第一限幅电路的所述输出节点上的信号来控制所述第一dac的所述输出节点上的输出电压。2.根据权利要求1所述的设备，还包括：所述光电二极管，所述光电二极管电耦合到所述第一dc可控互阻抗级的所述输入节点；光学元件，所述光学元件被配置成传递光信号并且具有温度依赖性光学响应，所述光学元件相对于所述光电二极管进行安置使得至少一些所述光信号入射到所述光电二极管上；以及所述加热器，所述加热器电耦合到所述第一dac的所述输出节点，所述加热器靠近所述光学元件进行安置。3.根据权利要求1所述的设备，其中所述第一dc可控互阻抗级包括：互阻抗放大器，所述互阻抗放大器电连接在所述第一dc可控互阻抗级的所述输入节点与所述第一dc可控互阻抗级的所述输出节点之间；以及可控电流源，所述可控电流源电连接在所述第一dc可控互阻抗级的所述输入节点与电源节点之间。4.根据权利要求1所述的设备，其中所述第一处理器被配置成控制所述第一dac的所述输出节点上的所述输出电压在不同占空比之间抖动。5.根据权利要求1所述的设备，其中所述第一处理器被配置成：迭代地执行以下操作：确定dc设置以控制所述第一dc可控互阻抗级从而降低所述第一dc可控互阻抗级的所述输出节点上的所述信号的所述dc分量，所述第一处理器被配置成控制所述第一dc可控互阻抗级，以使用所述dc设置来降低所述第一dc可控互阻抗级的所述输出节点上的所述信号的所述dc分量；以及在确定所述dc设置之后，确定温度设置以控制所述第一dac的所述输出节点上的所述输出电压，所述第一处理器被配置成使用所述温度设置来控制所述第一dac的所述输出节点上的所述输出电压。6.根据权利要求1所述的设备，其中所述第一处理器包括：跟踪电路，所述跟踪电路被配置成捕获所述第一限幅电路的所述输出节点上的所述信
号的样本，基于从所述第一限幅电路的所述输出节点上的所述信号所捕获的第一样本来生成所述第一dc可控互阻抗级的电流控制设置，并且基于在捕获所述第一样本之后且从所述第一限幅电路的所述输出节点上的所述信号所捕获的第二样本，生成占空码和电平选择码；以及脉冲宽度调制电路，所述脉冲宽度调制电路被配置成基于所述占空码和所述电平选择码来生成抖动占空码和抖动电平选择码，并且生成热代码，所述热代码具有输出到所述第一dac的所述输入节点的抖动占空比。7.根据权利要求1所述的设备，还包括：第二控制器，所述第二控制器包括：第二dc可控互阻抗级，所述第二dc可控互阻抗级具有输入节点和输出节点，所述第二dc可控互阻抗级的所述输入节点电连接到所述第一dc可控互阻抗级的所述输入节点，所述第二dc可控互阻抗级的所述输入节点被配置成电耦合到所述光电二极管；第二限幅电路，所述第二限幅电路具有输入节点和输出节点，所述第二限幅电路的所述输入节点电耦合到所述第二dc可控互阻抗级的所述输出节点；以及第二处理器，所述第二处理器具有电耦合到所述第二限幅电路的所述输出节点的输入节点，所述第二处理器被配置成控制所述第二dc可控互阻抗级，以基于所述第二限幅电路的所述输出节点上的信号，降低所述第二dc可控互阻抗级的所述输出节点上的信号的dc分量；以及第二dac，所述第二dac具有电耦合到所述第二处理器的第一输出节点的输入节点并且具有被配置成电耦合到第二加热器的输出节点，所述第二处理器被配置成基于所述第二限幅电路的所述输出节点上的所述信号来控制所述第二dac的所述输出节点上的输出电压。8.一种设备，包括：光学元件，所述光学元件被配置成传递光信号并且具有温度依赖性光学响应；光电二极管，所述光电二极管相对于所述光学元件进行安置，使得至少一些穿过所述光学元件的光信号入射到所述光电二极管上；加热器，所述加热器靠近所述光学元件进行安置并且被配置成将电能转换成热能；互阻抗级，所述互阻抗级的输入节点电耦合到所述光电二极管，所述互阻抗级包括电连接在所述互阻抗级的所述输入节点与电源节点之间的可控电流源；限幅电路，所述限幅电路的输入节点电耦合到所述互阻抗级的输出节点；以及处理器，所述处理器的输入节点电耦合到所述限幅电路的输出节点，所述处理器被配置成基于所述限幅电路的所述输出节点上的输出信号来控制所述可控电流源的电流，并且被配置成基于所述限幅电路的所述输出节点上的所述输出信号来控制提供给所述加热器的电能的量。9.根据权利要求8所述的设备，还包括数模转换器(dac)，所述dac的输入节点电耦合到所述处理器的输出节点，所述dac的输出节点电耦合到所述加热器，所述处理器被配置成通过控制所述dac的所述输出节点上的输出电压来控制提供给所述加热器的所述电能的量。10.根据权利要求9所述的设备，其中所述处理器被配置成在所述处理器的电耦合到所述dac的所述输入节点的所述输出节点上输出热代码，所述热代码具有抖动占空比。11.根据权利要求8所述的设备，其中所述处理器被配置成生成第一设置以控制所述可
控电流源的电流，所述处理器被配置成通过迭代地执行以下操作，直到投票计数器等于第一预定量，而生成所述第一设置：捕获所述限幅电路的所述输出节点上的所述输出信号的多个第一样本；当所捕获的相应迭代的第一样本处于误差范围之内时，递增所述投票计数器；当回合计数器小于第二预定量时，递增所述回合计数器；以及当所述回合计数器等于所述第二预定量时：调节所述第一设置；以及重置所述投票计数器和所述回合计数器。12.根据权利要求11所述的设备，其中所述处理器被配置成生成热代码以控制提供给所述加热器的所述电能的量，所述热代码在所述处理器的输出节点上输出，所述处理器被配置成通过以下操作来生成所述热代码：捕获所述限幅电路的所述输出节点上的所述输出信号的多个第二样本；基于所捕获的第二样本是否具有多数逻辑“1”，调节选择设置；以及基于所述选择设置，生成所述热代码。13.一种用于控制设备温度的方法，所述方法包括：由处理器生成从所述处理器输出到第一dc可控互阻抗级的第一dc设置，所述第一dc可控互阻抗级具有电耦合到光电二极管的输入节点，所述光电二极管被配置成在其上入射从第一光学元件传来的光信号，所述第一光学元件具有温度依赖性光学响应，其中基于所述第一dc可控互阻抗级的输出节点上的信号，所述处理器生成所述第一dc设置；以及在生成所述第一dc设置之后，由所述处理器生成第一温度设置，其中从所述处理器到第一数模转换器(dac)的第一代码输出基于所述第一温度设置，所述第一dac具有电耦合到靠近所述第一光学元件进行安置的第一加热器的输出节点，其中基于所述第一dc可控互阻抗级的输出节点上的信号，所述处理器生成所述第一温度设置。14.根据权利要求13所述的方法，其中生成所述第一dc设置包括：迭代地执行以下操作，直到投票计数器等于第一预定量：基于所述第一dc可控互阻抗级的所述输出节点上的所述信号，捕获多个样本；当所捕获的相应迭代的样本处于误差范围之内时，递增所述投票计数器；当回合计数器小于第二预定量时，递增所述回合计数器；以及当所述回合计数器等于或大于所述第二预定量时：调节所述第一dc设置；以及重置所述投票计数器和所述回合计数器。15.根据权利要求13所述的方法，还包括：在生成所述第一温度设置之后，生成输出到第二dc可控互阻抗级的第二dc设置，所述第二dc可控互阻抗级具有电耦合到所述光电二极管的输入节点，所述光电二极管还被配置成在其上入射从第二光学元件传来的光信号，所述第二光学元件具有温度依赖性光学响应，其中基于所述第二dc可控互阻抗级的输出节点上的信号，生成所述第二dc设置；以及在生成所述第二dc设置之后，生成第二温度设置，其中到第二dac的第二代码输出基于所述第二温度设置，所述第二dac具有电耦合到靠近所述第二光学元件进行安置的第二加热器的输出节点，其中所述第二温度设置基于所述第二dc可控互阻抗级的所述输出节点上
的所述信号而生成。

技术总结
本文所述的实施例一般涉及用于光学元件的温度锁定回路。在一个实施例中，一种设备包括控制器和数模转换器(DAC)。该控制器包括DC可控互阻抗级(DCTS)、纯电路(sheer circuit)和处理器。该DCTS被配置成耦合到光电二极管。该纯电路的输入节点耦合到该DCTS的输出节点。该处理器具有耦合到该纯电路的输出节点的输入节点。该DAC具有耦合到该处理器的输出节点的输入节点并且被配置成耦合到加热器。该处理器被配置成基于由该纯电路输出的信号来控制(i)DCTS以降低该DCTS的该输出节点上的信号的DC分量；和(ii)该DAC的该输出节点上的输出电压。压。压。


技术研发人员：P
受保护的技术使用者：赛灵思公司
技术研发日：2021.06.24
技术公布日：2023/8/4