全共模范围失调电压修调运算放大器的制作方法

1.本发明涉及集成电路技术，特别涉及全共模范围失调电压修调技术。


背景技术：

2.轨到轨输入运算放大器，在低输入共模电压下p输入对管导通，n输入对管关闭，高输入共模电压下p输入对管关闭，n输入对管导通，在中间输入共模电压下p输入对管和n输入对管同时导通。
3.传统的失调电压修调结构，或只对p输入对管和n输入对管同时导通的情况进行修调，无法保证高共模输入、低共模输入、和对管弱导通情况下的精度。或对p管导通、n管关断和p管关断、n管导通的情况分别修调，无法消除分开修调导致的后级电路等效失调重复修正，也无法保证对管弱导通时情况下的精度。


技术实现要素：

4.本发明所要解决的技术问题是，提供一种全共模范围失调电压修调运算放大器，能够提高运放全共模范围的线性度。
5.本发明解决所述技术问题采用的技术方案是，全共模范围失调电压修调运算放大器，包括运放电路和修调电路，所述修调电路包括：
6.第一电流源(101)，其电流输入端接vdd；
7.第二电流源(102)，其电流输出端接vss；
8.第三电流源(103)，其电流输入端接vdd；
9.第四电流源(104)，其电流输入端接vdd；
10.第五电流源(105)，其电流输入端接vdd；
11.第六电流源(106)，其电流输入端接vdd；
12.第七电流源(107)，其电流输出端接vss；
13.第十五nmos管(m15)，其栅极和漏极接第三电流源(103)的电流输出端和第二电流源(102)的电流输入端，源极接vss；
14.第十六nmos管(m16)，其栅极接第十五nmos管(m15)的栅极，源极接vss，漏极接第四电流源(104)的电流输出端；
15.第十七nmos管(m17)，其栅极和漏极接第四电流源(104)的电流输出端，源极接vss；
16.第十八nmos管(m18)，其栅极接第十七nmos管(m17)的栅极，源极接vss；
17.第二十一pmos管(m21)，其源极接vdd，漏极接栅极；
18.第二十二pmos管(m22)，其源极vdd，栅极接第二十一pmos管(m21)的栅极，漏极接运放电路的n管修调电流输入端；
19.第二十三pmos管(m23)，其源极接第一电流源(101)的电流输出端，漏极接第二电流源(102)的电流输入端，栅极接负性电平输入线；
20.第二十四pmos管(m24)，其源极接第一电流源(101)的电流输出端，漏极接第二电流源(102)的电流输入端，栅极接正性电平输入线；
21.第二十五nmos管(m25)，其漏极接第二十一pmos管(m21)的漏极，源极接第十八nmos管(m18)的漏极，栅极接负性电平输入线；
22.第二十六nmos管(m26)，其漏极接第二十一pmos管(m21)的漏极，源极接第十八nmos管(m18)的漏极，栅极接正性电平输入线；
23.第二十七pmos管(m27)，其源极接第五电流源(105)的电流输出端，漏极接运放电路的p管修调电流输入端，栅极接负性电平输入线；
24.第二十八pmos管(m28)，其源极接第五电流源(105)的电流输出端，漏极接运放电路的p管修调电流输入端，栅极接正性电平输入线；
25.第二十九pmos管(m29)，其源极接第六电流源(106)的电流输出端，漏极接第七电流源(107)的电流输入端，栅极接负性电平输入线；
26.第三十pmos管(m30)，第六电流源(106)的电流输出端，漏极接第七电流源(107)的电流输入端，栅极接正性电平输入线。
27.所述运放电路包括输出级和修调级，所述修调级包括：
28.第八电流源(108)，其电流输入端接vdd；
29.第九电流源(109)，其电流输入端接vdd；
30.第十九nmos管(m19)，其漏极和栅极接第八电流源(108)的电流输出端和第七电流源(107)的电流输入端，源极接地；
31.第十一pmos管(m11)，其源极接vdd，栅极接第二十一pmos管(m21)的栅极；
32.第一nmos管(m1)，其漏极接第十一pmos管(m11)的漏极，栅极接负性电平输入线，
33.第十二pmos管(m12)，其源极接vdd，栅极接第十一pmos管(m11)的栅极；
34.第二nmos管(m2)，其漏极接第十二pmos管(m12)的漏极，栅极接正性电平输入线，源极接第一nmos管(m1)的源极；
35.第二十nmos管(m20)，其漏极接第一nmos管(m1)的源极，源极接地，栅极接第十七nmos管的栅极；
36.第三pmos管(m3)，其源极接第九电流源(109)的电流输出端，栅极负性电平输入线；
37.第四pmos管(m4)，其源极接第九电流源(109)的电流输出端，栅极正性电平输入线；
38.第十三nmos管(m13)，其漏极接第三pmos管(m3)的漏极，源极接地，栅极接第一nmos管(m1)的栅极；
39.第十四nmos管(m14)，其漏极接第四pmos管(m4)的漏极，源极接地，栅极接第十三nmos管(m13)的栅极；
40.p管修调模块，包括p管修调电流输入端，其第一p型电流连接点接第十四nmos管(m14)的漏极，第一n型电流连接点接第十三nmos管(m13)的漏极，第二p型电流连接点接第二nmos管(m2)的漏极，第二n型电流连接点接第一nmos管(m1)的漏极；
41.n管修调模块，包括n管修调电流输入端，其第一p型电流连接点接第十四nmos管(m14)的漏极，第一n型电流连接点接第十三nmos管(m13)的漏极，第二p型电流连接点接第
二nmos管(m2)的漏极，第二n型电流连接点接第一nmos管(m1)的漏极。
42.第一电流源(101)、第二电流源(102)、第三电流源(103)的电流值相等，记为i0；
43.第六电流源(106)、第七电流源(107)和第八电流源(108)的电流值相等，记为i2；
44.第九电流源(109)的电流值记为i3，第五电流源(105)的电流值记为i6；
45.第二十一pmos管(m21)和第二十二pmos管(m22)的尺寸相同；
46.第二十三pmos管(m23)和第二十四pmos管(m24)的尺寸相同；
47.第三pmos管(m3)和第四pmos管(m4)的尺寸相同；
48.第二十七pmos管(m27)和第二十八pmos管(m28)的尺寸相同；
49.第二十九pmos管(m29)和第三十pmos管(m30)的尺寸相同；
50.第二十五nmos管(m25)和第二十六nmos管(m26)的尺寸相同；
51.各mos管的尺寸比例为:
52.第十五nmos管(m15):第十六nmos管(m16)＝1:m；
53.第十七nmos管(m17):第十八nmos管(m18):第二十nmos管(m20)＝1:n:p；
54.第二十一pmos管(m21):第二十二pmos管(m22):第十一pmos管(m11):第十二pmos管(m12)＝1:1:p/(2n):p/(2n)；
55.第十九nmos管(m19):第十三nmos管(m13):第十四nmos管(m14)＝1:q:q；
56.第二十三pmos管(m23):第三pmos管(m3)＝i0:i3；
57.第二十七pmos管(m27):第三pmos管(m3)＝i6:i3；
58.第二十九pmos管(m29):第三pmos管(m3)＝i2:i3；
59.第二十五nmos管(m25):第一nmos管(m1)＝n:p。
60.采用本发明的技术，在将轨到轨输入运放的全共模范围失调电压修正到目标值以内的同时，输入失调电压几乎不随共模电压的变化而变化，提高了运放全共模范围的线性度。
附图说明
61.图1是本发明的电路图(含运放电路)。
62.图2是电流转换结构的电路图。
具体实施方式
63.为便于结合附图，下文仅以图中的标记代表部件，例如，以m23代表“第二十三pmos管m23”，特此说明。
64.参见图1和图2，本发明的原理是，在输入共模电压变化的过程中，p输入对管、n输入对管的修调电流总值和p输入对管、n输入对管的尾电流之比始终不变，在p输入对管和n输入对管同时导通时，将n输入对管偏置在一个小电流下，以削弱p输入对管、n输入对管修调过程中重复修正的后级电路等效失调电压。此结构将轨到轨输入运放的全共模范围失调电压修正到目标值以内，提高了运放全共模范围的线性度。
65.图1的虚线左侧部分为修调电路，虚线右侧部分为运放电路。
66.图2的虚线框内结构引用自中国专利申请202123425035.4“小面积高精度的电流修调电路”。
67.本发明的电路包括：
68.第一电流源101，其电流输入端接vdd；
69.第二电流源102，其电流输出端接vss；
70.第三电流源103，其电流输入端接vdd；
71.第四电流源104，其电流输入端接vdd；
72.第五电流源105，其电流输入端接vdd；
73.第六电流源106，其电流输入端接vdd；
74.第七电流源107，其电流输出端接vss；
75.第十五nmos管m15，其栅极和漏极接第三电流源103的电流输出端和第二电流源102的电流输入端，源极接vss；
76.第十六nmos管m16，其栅极接第十五nmos管m15的栅极，源极接vss，漏极接第四电流源104的电流输出端；
77.第十七nmos管m17，其栅极和漏极接第四电流源104的电流输出端，源极接vss；
78.第十八nmos管m18，其栅极接第十七nmos管m17的栅极，源极接vss；
79.第二十一pmos管m21，其源极接vdd，漏极接栅极；
80.第二十二pmos管m22，其源极vdd，栅极接第二十一pmos管m21的栅极，漏极接运放的n管修调电流输入端；
81.第二十三pmos管m23，其源极接第一电流源101的电流输出端，漏极接第二电流源102的电流输入端，栅极接负性电平输入线；
82.第二十四pmos管m24，其源极接第一电流源101的电流输出端，漏极接第二电流源102的电流输入端，栅极接正性电平输入线；
83.第二十五nmos管m25，其漏极接第二十一pmos管m21的漏极，源极接第十八nmos管m18的漏极，栅极接负性电平输入线；
84.第二十六nmos管m26，其漏极接第二十一pmos管m21的漏极，源极接第十八nmos管m18的漏极，栅极接正性电平输入线；
85.第二十七pmos管m27，其源极接第五电流源105的电流输出端，漏极接运放的p管修调电流输入端，栅极接负性电平输入线；
86.第二十八pmos管m28，其源极接第五电流源105的电流输出端，漏极接运放的p管修调电流输入端，栅极接正性电平输入线；
87.第二十九pmos管m29，其源极接第六电流源106的电流输出端，漏极接第七电流源107的电流输入端，栅极接负性电平输入线；
88.第三十pmos管m30，第六电流源106的电流输出端，漏极接第七电流源107的电流输入端，栅极接正性电平输入线。
89.第二十一pmos管m21和第二十二pmos管m22的尺寸相同。
90.本发明中，
91.m23、m24尺寸大小与m3、m4尺寸大小之比等于i0与i3之比，
92.m27、m28尺寸大小与m3、m4尺寸大小之比等于i6与i3之比，
93.m29、m30尺寸大小与m3、m4尺寸大小之比等于i2与i3之比。
94.m25、m26尺寸大小与m1、m2尺寸大小之比等于n与p之比。
95.m15与m16尺寸大小之比为1:m，
96.m17与m18与m20尺寸大小之比为1:n:p，
97.m21与m22与m11与m12尺寸大小之比为1:1:p/(2n):p/(2n)，
98.m19与m13与m14尺寸大小之比为1:q:q。
99.m、n、p、q均为预设值。
100.当输入高共模电压时，m3、m4、m23、m24、m27、m28、m29、m30管关断，m19、m13、m14管电流为0，此时p输入对管关断，流入p管修调模块的电流为0。流过m15、m16的电流为0，i1电流全部流过m17管，m18、m21、m22管电流为n*i1(n倍i1)，m11、m12管电流为p*i1/2，m20管电流为p*i1，此时n输入对管的尾电流为最大值p*i1，流入n管修调模块的电流也为最大值n*i1，n管修调电流总值与n对管尾电流之比为n/p。
101.当输入共模电压逐渐降低，m3、m4、m23、m24、m27、m28、m29、m30管逐渐开启，此时p输入对管逐渐开启，流入p管修调模块的电流逐渐增加到i6，此过程中p管修调电流总值与p对管尾电流之比为定值。流过m15管的电流由0增大到i0，m16管电流由0增大到mi0，m17管电流由i1减小到(i1-mi0)，m18、m21、m22管电流减小到n(i1-mi0)，m11、m12管电流减小到p(i1-mi0)/2，m20管电流减小到p(i1-mi0)。此时n输入对管的尾电流减小到极小值p(i1-mi0)，流入n管修调模块的电流也相应地减小到极小值n(i1-mi0)，n管修调电流总值与n对管尾电流之比仍为n/p。
102.当输入共模电压继续降低到n输入对管开启电压之下时，m1、m2、m25、m26管关断，流过m21、m22、m11、m12的电流为0，此时n输入对管关断，流入n管修调模块的电流为0。p管状态及p管修调电流不变。

技术特征：
1.全共模范围失调电压修调运算放大器，包括运放电路和修调电路，其特征在于，所述修调电路包括：第一电流源(101)，其电流输入端接vdd；第二电流源(102)，其电流输出端接vss；第三电流源(103)，其电流输入端接vdd；第四电流源(104)，其电流输入端接vdd；第五电流源(105)，其电流输入端接vdd；第六电流源(i06)，其电流输入端接vdd；第七电流源(107)，其电流输出端接vss；第十五nmos管(m15)，其栅极和漏极接第三电流源(103)的电流输出端和第二电流源(102)的电流输入端，源极接vss；第十六nmos管(m16)，其栅极接第十五nmos管(m15)的栅极，源极接vss，漏极接第四电流源(104)的电流输出端；第十七nmos管(m17)，其栅极和漏极接第四电流源(104)的电流输出端，源极接vss；第十八nmos管(m18)，其栅极接第十七nmos管(m17)的栅极，源极接vss；第二十一pmos管(m21)，其源极接vdd，漏极接栅极；第二十二pmos管(m22)，其源极vdd，栅极接第二十一pmos管(m21)的栅极，漏极接运放电路的n管修调电流输入端；第二十三pmos管(m23)，其源极接第一电流源(101)的电流输出端，漏极接第二电流源(102)的电流输入端，栅极接负性电平输入线；第二十四pmos管(m24)，其源极接第一电流源(101)的电流输出端，漏极接第二电流源(102)的电流输入端，栅极接正性电平输入线；第二十五nmos管(m25)，其漏极接第二十一pmos管(m21)的漏极，源极接第十八nmos管(m18)的漏极，栅极接负性电平输入线；第二十六nmos管(m26)，其漏极接第二十一pmos管(m21)的漏极，源极接第十八nmos管(m18)的漏极，栅极接正性电平输入线；第二十七pmos管(m27)，其源极接第五电流源(105)的电流输出端，漏极接运放电路的p管修调电流输入端，栅极接负性电平输入线；第二十八pmos管(m28)，其源极接第五电流源(105)的电流输出端，漏极接运放电路的p管修调电流输入端，栅极接正性电平输入线；第二十九pmos管(m29)，其源极接第六电流源(106)的电流输出端，漏极接第七电流源(107)的电流输入端，栅极接负性电平输入线；第三十pmos管(m30)，第六电流源(106)的电流输出端，漏极接第七电流源(107)的电流输入端，栅极接正性电平输入线。2.如权利要求1所述的全共模范围失调电压修调运算放大器，其特征在于，所述运放电路包括输出级和修调级，所述修调级包括：第八电流源(108)，其电流输入端接vdd；第九电流源(109)，其电流输入端接vdd；第十九nmos管(m19)，其漏极和栅极接第八电流源(108)的电流输出端和第七电流源
(107)的电流输入端，源极接地；第十一pmos管(m11)，其源极接vdd，栅极接第二十一pmos管(m21)的栅极；第一nmos管(m1)，其漏极接第十一pmos管(m11)的漏极，栅极接负性电平输入线，第十二pmos管(m12)，其源极接vdd，栅极接第十一pmos管(m11)的栅极；第二nmos管(m2)，其漏极接第十二pmos管(m12)的漏极，栅极接正性电平输入线，源极接第一nmos管(m1)的源极；第二十nmos管(m20)，其漏极接第一nmos管(m1)的源极，源极接地，栅极接第十七nmos管的栅极；第三pmos管(m3)，其源极接第九电流源(109)的电流输出端，栅极负性电平输入线；第四pmos管(m4)，其源极接第九电流源(109)的电流输出端，栅极正性电平输入线；第十三nmos管(m13)，其漏极接第三pmos管(m3)的漏极，源极接地，栅极接第一nmos管(m1)的栅极；第十四nmos管(m14)，其漏极接第四pmos管(m4)的漏极，源极接地，栅极接第十三nmos管(m13)的栅极；p管修调模块，包括p管修调电流输入端，其第一p型电流连接点接第十四nmos管(m14)的漏极，第一n型电流连接点接第十三nmos管(m13)的漏极，第二p型电流连接点接第二nmos管(m2)的漏极，第二n型电流连接点接第一nmos管(m1)的漏极；n管修调模块，包括n管修调电流输入端，其第一p型电流连接点接第十四nmos管(m14)的漏极，第一n型电流连接点接第十三nmos管(m13)的漏极，第二p型电流连接点接第二nmos管(m2)的漏极，第二n型电流连接点接第一nmos管(m1)的漏极。3.如权利要求2所述的全共模范围失调电压修调运算放大器，其特征在于，第一电流源(101)、第二电流源(102)、第三电流源(103)的电流值相等，记为i0；第六电流源(106)、第七电流源(107)和第八电流源(108)的电流值相等，记为i2；第九电流源(109)的电流值记为i3，第五电流源(105)的电流值记为i6；第二十一pmos管(m21)和第二十二pmos管(m22)的尺寸相同；第二十三pmos管(m23)和第二十四pmos管(m24)的尺寸相同；第三pmos管(m3)和第四pmos管(m4)的尺寸相同；第二十七pmos管(m27)和第二十八pmos管(m28)的尺寸相同；第二十九pmos管(m29)和第三十pmos管(m30)的尺寸相同；第二十五nmos管(m25)和第二十六nmos管(m26)的尺寸相同；各mos管的尺寸比例为:第十五nmos管(m15):第十六nmos管(m16)＝1:m；第十七nmos管(m17):第十八nmos管(m18):第二十nmos管(m20)＝1:n:p；第二十一pmos管(m21):第二十二pmos管(m22):第十一pmos管(m11):第十二pmos管(m12)＝1:1:p/(2n):p/(2n)；第十九nmos管(m19):第十三nmos管(m13):第十四nmos管(m14)＝1:q:q；第二十三pmos管(m23):第三pmos管(m3)＝i0:i3；第二十七pmos管(m27):第三pmos管(m3)＝i6:i3；第二十九pmos管(m29):第三pmos管(m3)＝i2:i3；
第二十五nmos管(m25):第一nmos管(m1)＝n:p。

技术总结
全共模范围失调电压修调运算放大器，涉及集成电路技术，本发明包括运放电路和修调电路，其特征在于，所述修调电路包括第一电流源(101)～第七电流源(107)，以及第十五NMOS管(M15)～第三十PMOS管(M30)，第六电流源(106)的电流输出端，漏极接第七电流源(107)的电流输入端，栅极接正性电平输入线。本发明在将轨到轨输入运放的全共模范围失调电压修正到目标值以内的同时，输入失调电压几乎不随共模电压的变化而变化，提高了运放全共模范围的线性度。度。度。


技术研发人员：刘欢
受保护的技术使用者：成都环宇芯科技有限公司
技术研发日：2023.04.10
技术公布日：2023/8/5