一种高EAS的VDMOS器件及其制备方法与流程

一种高eas的vdmos器件及其制备方法
技术领域
1.本发明涉及vdmos器件技术领域，更具体地说，本发明涉及一种高eas的vdmos器件及其制备方法。


背景技术：

2.vdmos是声效应功率晶体管器件，高eas的vdmos器件指的是具有高雪崩能量的声效应功率晶体管器件；在实际使用时，vdmos器件失效的一部分原因是由于雪崩电流引起寄生晶体管开启，如图1所示，vdmos器件的的源区7、p体区8和n漂移区5形成了npn晶体管，出现雪崩击穿时，vdmos器件会在a点附近区域产生击穿，雪崩电流会通过a点经过p体区8到达源区金属层，寄生晶体管开启后，雪崩电流会被放大，漏电流增加，会导致温度升高，而使得p体区8横向上存在的寄生电阻增大，寄生电阻会产生热量，则温度会进一步升高，从而使得器件失效。因此，为了使寄生晶体管难以开启，有必要提出一种高eas的vdmos器件及其制备方法，以至少部分地解决现有技术中存在的问题。


技术实现要素：

3.在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
4.为至少部分地解决上述问题，本发明提供了一种高eas的vdmos器件及其制备方法，包括：s100、在n型衬底上制作n型外延层；s200、在n型外延层上进行p型离子的注入，形成p条；s300、重复步骤s100和s200，并对多个n型外延层上形成的多个p条进行高温推结，形成p柱，多个n型外延层和p柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由衬底到栅极一侧逐渐降低。
5.优选的是，所述多个浓度区域至少包括：第一浓度区域和第二浓度区域，第一浓度区域中的n型外延层的掺杂浓度大于第二浓度区域中的n型外延层的掺杂浓度，第一浓度区域中p型离子注入浓度大于第二浓度区域中p型离子注入浓度。
6.优选的是，所述第一浓度区域的制备包括：在n型衬底上依次制作多层具有第一掺杂浓度的n型外延层；利用掩膜板在每一个具有第一掺杂浓度的n型外延层上注入具有第一浓度的p型离子，每一个具有第一掺杂浓度的n型外延层上均形成第一浓度的p条。
7.优选的是，所述第二浓度区域的制备包括：在位于靠近栅极一侧的第一浓度区域表面依次制作多层具有第二掺杂浓度的n型外延层；
利用掩膜板在每一个具有第二掺杂浓度的n型外延层上注入具有第二浓度的p型离子，每一个具有第二掺杂浓度的n型外延层上均形成第二浓度的p条。
8.优选的是，在n型衬底上依次制作的具有第一掺杂浓度的n型外延层的层数为三层，其中，第二层和第三层的厚度均小于第一层的厚度。
9.优选的是，在位于靠近栅极一侧的第一浓度区域表面依次制作的具有第二掺杂浓度的n型外延层的层数为四层，其中，第一层、第二层以及第三层的厚度均大于第四层的厚度。
10.优选的是，所述n型外延层的第一掺杂浓度和p型离子的第一浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第一掺杂浓度的关系曲线；第一掺杂浓度和第一浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层的第一掺杂浓度和p型离子的第一浓度。
11.优选的是，所述n型外延层的第二掺杂浓度和p型离子的第二浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第二掺杂浓度的关系曲线；第二掺杂浓度和第二浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层的第二掺杂浓度和p型离子的第二浓度。
12.优选的是，所述s300中，对多个n型外延层上形成的多个p条进行高温推结的温度通过下述方法确定：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；其中工艺参数包括：高温推结的温度、多个浓度区域中的n型外延层的掺杂浓度和p型离子注入浓度、栅极厚度以及栅极长度；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于高温推结温度的关系曲线；利用击穿电压和比导通电阻之间的关系曲线确定高温推结的温度。
13.一种高eas的vdmos器件，包括：依次设置的n型衬底、漂移区、p体区以及栅极，两个栅极之间形成源区；其中，所述漂移区由多层n型外延层和p柱形成，所述漂移区包括：由n型衬底向栅极一侧掺杂浓度逐渐降低的多个浓度区域；所述n型衬底背离漂移区的表面设有第一金属层，所述栅极的表面设有第二金属层。
14.相比现有技术，本发明至少包括以下有益效果：本发明所述的高eas的vdmos器件及其制备方法通过采用多次制作n型外延层和p型离子的注入，形成由n型衬底向栅极一侧掺杂浓度逐渐降低的漂移区；多个n型外延层的
总厚度满足需满足耐压要求，通过高温推结将多个p条形成p柱；离子注入不需要较高的温度，且横向扩散较小，有利于减小器件的比导通电阻；步骤s100和s200的重复次数越多，则相同掺杂浓度的浓度区域进行高温推结后得到的掺杂浓度越均匀；上述方法在进行每一次n型外延层的制作和p型离子注入时，都可根据需要调整n型外延层的掺杂浓度和p型离子的注入剂量，能够依据实际器件的使用需求进行设计，提升设计灵活性；对于上述方法形成的器件进行了工艺仿真模拟，雪崩电流在漂移区靠近n型衬底时就由p区转向了n区，也就是相比于现有技术而言，雪崩电流的转折点离p体区的距离较远，可以使得p体区的电流密度更小，通过改变电流路径抑制了寄生晶体管的开启，从而能够使得雪崩能量有所提升。
15.本发明所述的高eas的vdmos器件及其制备方法，本发明的其它优点、目标和特征将部分通过下面的说明体现，部分还将通过对本发明的研究和实践而为本领域的技术人员所理解。
附图说明
16.附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：图1为现有技术中vdmos器件形成的npn晶体管示意图；图2为现有技术中vdmos器件的漂移区均匀掺杂浓度的结构示意图；图3为本发明所述的高eas的vdmos器件的制备方法的流程图；图4为本发明所述的高eas的vdmos器件的制备方法中制作第一层n型外延层的结构示意图；图5为本发明所述的高eas的vdmos器件的制备方法中制作垫氧化层的结构示意图；图6为本发明所述的高eas的vdmos器件的制备方法中利用掩膜板注入p型离子的示意图；图7为本发明所述的高eas的vdmos器件的制备方法中第一次注入p型离子形成的p条示意图；图8为本发明所述的高eas的vdmos器件的制备方法中第一浓度区域制作完成的示意图；图9为本发明所述的高eas的vdmos器件的制备方法中制作第二浓度区域的示意图；图10为本发明所述的高eas的vdmos器件的制备方法中第二浓度区域制作完成的示意图；图11为本发明所述的高eas的vdmos器件的制备方法中进行高温推结形成的p柱示意图；图12为本发明所述的高eas的vdmos器件的结构示意图。
具体实施方式
17.下面结合附图以及实施例对本发明做进一步的详细说明，以令本领域技术人员参
照说明书文字能够据以实施。
18.应当理解，本文所使用的诸如“具有”、“包含”以及“包括”术语并不排除一个或多个其它元件或其组合的存在或添加。
19.如图3所示，本发明提供了一种高eas的vdmos器件的制备方法，包括：s100、在n型衬底1上制作n型外延层2；s200、在n型外延层2上进行p型离子的注入，形成p条3；s300、重复步骤s100和s200，并对多个n型外延层2上形成的多个p条3进行高温推结，形成p柱4，多个n型外延层2和p柱4形成具备不同掺杂浓度的漂移区5；其中，不同掺杂浓度的漂移区5包括多个浓度区域，多个浓度区域的掺杂浓度由n型衬底1到栅极6一侧逐渐降低。
20.如图2所示，为现有技术中vdmos器件的漂移区均匀掺杂浓度的示意图，不同于现有技术的是，在上述方法中，采用多次制作n型外延层2和p型离子的注入，形成由n型衬底1向栅极6一侧掺杂浓度逐渐降低的漂移区5；多个n型外延层2的总厚度满足需满足耐压要求，通过高温推结将多个p条3形成p柱4；离子注入不需要较高的温度，且横向扩散较小，有利于减小器件的比导通电阻；步骤s100和s200的重复次数越多，则相同掺杂浓度的浓度区域进行高温推结后得到的掺杂浓度越均匀；上述方法在进行每一次n型外延层2的制作和p型离子注入时，都可根据需要调整n型外延层2的掺杂浓度和p型离子的注入剂量，能够依据实际器件的使用需求进行设计，提升设计灵活性；对于上述方法形成的器件进行了工艺仿真模拟，雪崩电流在漂移区5靠近n型衬底1时就由p区转向了n区，也就是相比于现有技术而言，雪崩电流的转折点离p体区8的距离较远，可以使得p体区8的电流密度更小，通过改变电流路径抑制了寄生晶体管的开启，从而能够使得雪崩能量有所提升。
21.如图10所示，在一个实施例中，所述多个浓度区域至少包括：第一浓度区域51和第二浓度区域52，第一浓度区域51中的n型外延层2的掺杂浓度大于第二浓度区域52中的n型外延层2的掺杂浓度，第一浓度区域51中p型离子注入浓度大于第二浓度区域52中p型离子注入浓度。
22.多个浓度区域至少为两个，在本实施例中，以两个浓度区域为例进行说明；第一浓度区域51靠近n型衬底1设置，则第一浓度区域51中的n型外延层2的掺杂浓度和p型离子注入浓度均大于第二浓度区域52中n型外延层2的掺杂浓度和p型离子注入浓度，这将有利于提升雪崩能量；若是浓度区域设置为三个，则三个浓度区域中n型外延层2的掺杂浓度和p型离子注入浓度均由n型衬底1向栅极6的一侧逐渐降低，这将使得vdmos器件内的雪崩电流路径改变，从而使得在p体区8的电流密度更小，进而提升雪崩能量。
23.进一步地，所述第一浓度区域51的制备包括：在n型衬底1上依次制作多层具有第一掺杂浓度的n型外延层2；利用掩膜板12在每一个具有第一掺杂浓度的n型外延层2上注入具有第一浓度的p型离子，每一个具有第一掺杂浓度的n型外延层2上均形成第一浓度的p条3。
24.所述第二浓度区域52的制备包括：在位于靠近栅极6一侧的第一浓度区域51表面依次制作多层具有第二掺杂浓度的
n型外延层2；利用掩膜板12在每一个具有第二掺杂浓度的n型外延层2上注入具有第二浓度的p型离子，每一个具有第二掺杂浓度的n型外延层2上均形成第二浓度的p条3。
25.如图4-图11所示，第一浓度区域51和第二浓度区域52的制备为连续的，准备n型衬底1，在n型衬底1上制作第一层n型外延层2，然后进行垫氧化层11生长、光刻、进行第一次p型离子注入，然后再去胶、去垫氧化层11，重复上述步骤（每一次的n型外延层2制作和p型离子注入的浓度均依据预设掺杂浓度进行），直至最后一层制作完成后，再次进行n型外延层2的制作，然后进行高温推结，将多层p条3形成p柱4，p柱4即为漂移区5的p区，在p柱4两侧的n型外延层2为n柱，即为漂移区5的n区。
26.型离子注入次数以及n型外延层2制作层数的增加，有利于vdmos器件的比导通电阻的减小，从而有利于提升器件的整体性能，这也将包括提升器件的雪崩能量，但是随着制作层数的增加p型离子注入窗口对准的难度会随之提升，因此，工艺条件允许的情况下，制作层数越多越好，在工艺条件有限的情况下，则需保证离子注入窗口能够对准的情况下来确定制作层数。
27.在漂移区5制作完成后，就可采用现有的技术去完成器件后续的制备，在漂移区5上依次进行场氧化层淀积、源区7及场注入孔刻蚀、栅氧化层生长、多晶硅淀积、以多晶硅为掩模板的p体区8的p型离子注入、源区7离子注入、p-plus离子注入、回流、接触孔刻蚀、正面和背面金属层的制作，从而形成vdmos器件。
28.进一步地，在工艺条件有限的情况下，以浓度区域为两个举例，n型外延层2的层数总数为7层，需要进行6次p型离子注入以形成p条3；如图8所示，在n型衬底1上依次制作的具有第一掺杂浓度的n型外延层2的层数为三层，其中，第二层和第三层的厚度均小于第一层的厚度。
29.如图10所示，在位于靠近栅极6一侧的第一浓度区域51表面依次制作的具有第二掺杂浓度的n型外延层2的层数为四层，其中，第一层、第二层以及第三层的厚度均大于第四层的厚度。
30.优选的，以器件耐压要求600v为例，以10%-20%的击穿电压设计余量，三层具有第一掺杂浓度的n型外延层2厚度依次为第一层8微米、第二层和第三层7.2微米；四层具有第二掺杂浓度的n型外延层2厚度依次为第四层3微米，第一层、第二层以及第三层7.2微米。
31.在一个实施例中，n型外延层2的第一掺杂浓度和p型离子的第一浓度、n型外延层2的第二掺杂浓度和p型离子的第二浓度、以及多个n型外延层2上形成的多个p条3进行高温推结的温度均可通过工艺仿真模拟软件进行确定；在工艺仿真软件中输入预设的工艺参数进行建模，其中工艺参数包括：高温推结的温度、多个浓度区域中的n型外延层2的掺杂浓度和p型离子注入浓度、栅极6厚度以及栅极6长度。
32.进一步地，所述n型外延层2的第一掺杂浓度和p型离子的第一浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第一掺杂浓度的关系曲线；第一掺杂浓度和第一浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；
利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层2的第一掺杂浓度和p型离子的第一浓度；最终确定第一掺杂浓度为，第一浓度为。
33.所述n型外延层2的第二掺杂浓度和p型离子的第二浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第二掺杂浓度的关系曲线；第二掺杂浓度和第二浓度的变化按照电荷平衡状态下的浓度的倍数进行增加或减小；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层2的第二掺杂浓度和p型离子的第二浓度。
34.最终确定第一掺杂浓度为，第一浓度为。
35.所述s300中，对多个n型外延层2上形成的多个p条3进行高温推结的温度通过下述方法确定：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于高温推结温度的关系曲线；利用击穿电压和比导通电阻之间的关系曲线确定高温推结的温度。
36.最终确定推结温度为1200摄氏度。
37.如图12所示，本发明还提供一种利用所述的高eas的vdmos器件的制备方法获得的高eas的vdmos器件，包括：依次设置的n型衬底1、漂移区5、p体区8以及栅极6，两个栅极6之间形成源区7；其中，所述漂移区5由多层n型外延层2和p柱4形成，所述漂移区5包括：由n型衬底1向栅极6一侧掺杂浓度逐渐降低的多个浓度区域；雪崩电流在漂移区5靠近n型衬底1时就由p区转向了n区，上述结构改变了雪崩电流路径抑制了寄生晶体管的开启，使得雪崩电流的转折点离p体区8的距离较远，可以使得p体区8的电流密度更小，能够提升雪崩能量；所述n型衬底1背离漂移区5的表面设有第一金属层9，所述栅极6的表面设有第二金属层10。
38.第一金属层9的厚度小于第二金属层10的厚度，有利于vdmos器件的散热，这也将进一步提升器件的雪崩能量。
39.在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
40.在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接或彼此可通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的
普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
41.尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节与这里示出与描述的图例。

技术特征：
1.一种高eas的vdmos器件的制备方法，其特征在于，包括：s100、在n型衬底上制作n型外延层；s200、在n型外延层上进行p型离子的注入，形成p条；s300、重复步骤s100和s200，并对多个n型外延层上形成的多个p条进行高温推结，形成p柱，多个n型外延层和p柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由n型衬底到栅极一侧逐渐降低。2.根据权利要求1所述的高eas的vdmos器件的制备方法，其特征在于，所述多个浓度区域至少包括：第一浓度区域和第二浓度区域，第一浓度区域中的n型外延层的掺杂浓度大于第二浓度区域中的n型外延层的掺杂浓度，第一浓度区域中p型离子注入浓度大于第二浓度区域中p型离子注入浓度。3.根据权利要求2所述的高eas的vdmos器件的制备方法，其特征在于，所述第一浓度区域的制备包括：在n型衬底上依次制作多层具有第一掺杂浓度的n型外延层；在每一个具有第一掺杂浓度的n型外延层上注入具有第一浓度的p型离子，每一个具有第一掺杂浓度的n型外延层上均形成第一浓度的p条。4.根据权利要求2所述的高eas的vdmos器件的制备方法，其特征在于，所述第二浓度区域的制备包括：在位于靠近栅极一侧的第一浓度区域表面依次制作多层具有第二掺杂浓度的n型外延层；在每一个具有第二掺杂浓度的n型外延层上注入具有第二浓度的p型离子，每一个具有第二掺杂浓度的n型外延层上均形成第二浓度的p条。5.根据权利要求3所述的高eas的vdmos器件的制备方法，其特征在于，在n型衬底上依次制作的具有第一掺杂浓度的n型外延层的层数为三层，其中，第二层和第三层的厚度均小于第一层的厚度。6.根据权利要求4所述的高eas的vdmos器件的制备方法，其特征在于，在位于靠近栅极一侧的第一浓度区域表面依次制作的具有第二掺杂浓度的n型外延层的层数为四层，其中，第一层、第二层以及第三层的厚度均大于第四层的厚度。7.根据权利要求3所述的高eas的vdmos器件的制备方法，其特征在于，所述n型外延层的第一掺杂浓度和p型离子的第一浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第一掺杂浓度的关系曲线；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层的第一掺杂浓度和p型离子的第一浓度。8.根据权利要求4所述的高eas的vdmos器件的制备方法，其特征在于，所述n型外延层的第二掺杂浓度和p型离子的第二浓度的确定包括：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于第二掺杂浓度的关系曲
线；利用此关系曲线确定使击穿电压满足预设余量且使雪崩能量提升至预设范围内的n型外延层的第二掺杂浓度和p型离子的第二浓度。9.根据权利要求2所述的高eas的vdmos器件的制备方法，其特征在于，所述s300中，对多个n型外延层上形成的多个p条进行高温推结的温度通过下述方法确定：在工艺仿真软件中输入预设的工艺参数进行建模，对器件的工艺进行仿真模拟；通过工艺仿真模拟结果输出击穿电压和比导通电阻之间关于高温推结温度的关系曲线；利用击穿电压和比导通电阻之间的关系曲线确定高温推结的温度。10.利用权利要求1-9任一项所述的高eas的vdmos器件的制备方法获得的高eas的vdmos器件，其特征在于，包括：依次设置的n型衬底、漂移区、p体区以及栅极，两个栅极之间形成源区；其中，所述漂移区由多层n型外延层和p柱形成，所述漂移区包括：由n型衬底向栅极一侧掺杂浓度逐渐降低的多个浓度区域；所述n型衬底背离漂移区的表面设有第一金属层，所述栅极的表面设有第二金属层。

技术总结
本发明涉及VDMOS器件技术领域，具体公开了一种高EAS的VDMOS器件及其制备方法，包括：步骤1、在N型衬底上制作N型外延层；步骤2、在N型外延层上进行P型离子的注入，形成P条；步骤3、重复步骤1和2，并对多个N型外延层上形成的多个P条进行高温推结，形成P柱，多个N型外延层和P柱形成具备不同掺杂浓度的漂移区；其中，不同掺杂浓度的漂移区包括多个浓度区域，多个浓度区域的掺杂浓度由衬底到栅极一侧逐渐降低。雪崩电流在漂移区靠近N型衬底时就由P区转向了N区，雪崩电流的转折点离P体区的距离较远，可使P体区的电流密度更小，通过改变电流路径抑制了寄生晶体管的开启，从而使雪崩能量提升。升。升。


技术研发人员：赵喜高 倪英杰
受保护的技术使用者：广东可易亚半导体科技有限公司
技术研发日：2023.07.07
技术公布日：2023/8/5