提高终端耐压能力的电荷平衡功率半导体器件的制作方法

1.本发明涉及一种功率半导体器件，尤其是一种提高终端耐压能力的电荷平衡功率半导体器件。


背景技术：

2.mosfet（metal-oxide-semiconductor field-effect-transistor）器件因其易于驱动、输入阻抗大、开关速度快等优点，被广泛应用于各个领域。对mosfet器件而言，高的击穿电压需要高的epi电阻率或者大的epi厚度，二者均会导致导通电阻变大，这使得高击穿电压与低导通电阻之间相互矛盾。击穿电压和导通电阻只能折中而不能同时兼顾，普通mosfet器件受硅极限的限制，导通电阻与击穿电压的2.5次方成正比，导通电阻的改善已到达极限。
3.为了更好的降低导通损耗，研究人员开发出各种电荷平衡（charge balanced）器件来兼顾二者关系，如超结器件（super junction-sj）、分栅器件（split gate trench-sgt）等器件形式。电荷平衡器件打破硅极限的限制，使导通电阻与击穿电压的1.3次方成正比。相同电压下，导通电阻更小，因此，电荷平衡的功率半导体器件成为目前热门研究对象。
4.图1中示出了传统功率半导体器件的电场分布示意图，图2中示出了电荷平衡功率半导体器件电场分布示意图，图中，横坐标为电场强度，纵坐标为与晶圆表面的距离，由图示可知，其它条件相同的情况下，电荷平衡器件拥有更高的耐压，如果相同耐压下，电荷平衡器件则允许更高的epi掺杂浓度或者更薄的epi(外延层)厚度，也即可拥有较低的导通电阻。
5.图1和图2中示出了功率半导体器件的一种实施例理想的电场分布，实际情况为漂移区顶部与漂移区底部的电场为峰值电场，漂移区中间区域电场更低，如同马鞍形状，如图2中的虚线所示。凹陷区域的电场大小取决于耗尽程度；如果刚刚完全耗尽，达到电荷平衡，漂移区电场达到最大，相应击穿电压最大；如果未完全耗尽，为电荷失配，击穿电压就会低于最优情况。
6.通常情况下，可以通过调整功率半导体器件中各个结构及相应的参数，以使得功率半导体器件达到电荷平衡。如可调整sgt器件的场氧厚度、mesa宽度等参数；sj器件的p柱和n柱的剂量、宽度等参数。
7.本技术领域人员可知，功率半导体器件的击穿电压由有源区与终端区共同决定，耐压小者决定了功率半导体器件击穿电压的大小。通常希望终端的耐压大于有源区的耐压，这样拥有更好的uis(unclamped inductive switching)能力，因此，终端的耐压也尤为重要。
8.对电荷平衡器件，终端也需要达到电荷平衡的最佳状态，此时，才能有最优的终端耐压。一般地，有源区的耗尽为二维耗尽，而终端的耗尽为三维耗尽，因此，有源区达到的电荷平衡条件，不能直接用于终端区域。
9.由上述说明可知，对电荷平衡功率半导体器件，如何优化终端耐压，使得终端耐压
达到最佳状态，是目前急需解决的技术难题。


技术实现要素：

10.本发明的目的是克服现有技术中存在的不足，提供一种提高终端耐压能力的电荷平衡功率半导体器件，其可在终端到达最佳的电荷平衡状态，提升终端的耐压能力。
11.按照本发明提供的技术方案，所述提高终端耐压能力的电荷平衡功率半导体器件，所述功率半导体器件包括：有源区，位于半导体基板的中心区，包括若干并联成一体的条形元胞，所述条形元胞包括条形电荷平衡结构；终端区，环绕包围所述有源区，包括若干环绕有源区的终端耐压环，其中，对所述终端区内的任一终端耐压环，包括与条形元胞长度方向平行的耐压平行部以及与条形元胞长度方向垂直的耐压垂直部，耐压平行部与耐压垂直部依次首尾相连；在终端区内，至少将一个耐压垂直部邻近有源区的侧边配置成波浪状侧边，其中，对耐压垂直部的波浪状侧边，包括若干依次交替分布的波谷区以及波峰区，波谷区与相邻的波峰区适配连接，波谷区、波峰区均呈弧形状，波谷区的弧形开口朝向有源区，波峰区的弧形开口方向与波谷区的弧形开口方向相反；波浪状侧边内的一波谷区与一条形元胞的条形电荷平衡结构对应，波浪状侧边内的波峰区与相邻条形电荷平衡结构之间的间隙区域对应，且波谷区的宽度不小于所对应条形电荷平衡结构的宽度；在终端区内，至少将紧邻有源区的终端耐压环与正面第一电极金属欧姆接触。
12.在终端区内，将一耐压垂直部的两侧边均配置成波浪状侧边，其中，对一耐压垂直部的两个波浪状侧边，所述两个波浪状侧边内相应波谷区、波峰区的分布状态相一致。
13.对一终端耐压环内的两个耐压垂直部，所述两个耐压垂直部的波浪状侧边分布状态相一致，且两个耐压垂直部相应波浪状侧边内相应波谷区、波峰区的分布状态相一致。
14.对与条形元胞一端部对应的终端区，存在多个耐压垂直部的至少一个侧边均配置成波浪状侧边时，所有波浪状侧边相一致，或者，沿有源区指向终端区的方向上，所述波浪状侧边的弧度逐渐平缓。
15.对任一条形元胞，所述条形元胞内的条形电荷平衡结构包括sj电荷平衡结构或sgt电荷平衡结构。
16.当条形电荷平衡结构为sj电荷平衡结构时，对终端耐压环，包括制备于第一导电类型半导体基板内的第二导电类型掺杂耐压环，其中，第二导电类型掺杂耐压环的结深与sj电荷平衡结构内p柱在半导体基板内的深度相一致；第二导电类型掺杂耐压环内耐压垂直部相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区与sj电荷平衡结构内的p柱对应，波浪状侧边内的波峰区与sj电荷平衡结构内的n柱对应；在终端区内，至少将紧邻有源区的第二导电类型掺杂耐压环与正面第一电极金属
欧姆接触。
17.所述第二导电类型掺杂耐压环的宽度与sj电荷平衡结构内p柱的宽度相一致。
18.当条形电荷平衡结构为sgt电荷平衡结构时，对终端耐压环，包括分布于所述终端区内的终端耐压环槽，其中，在所述终端耐压环槽内填充有终端耐压导电多晶硅，终端耐压导电多晶硅通过覆盖终端耐压环槽内壁的终端耐压环槽绝缘氧化层与所在终端耐压环槽的内壁绝缘隔离；在终端区内，至少将紧邻有源区的终端耐压环槽内的终端耐压导电多晶硅与半导体基板上方的正面第一电极金属欧姆接触；所述正面第一电极金属还与sgt电荷平衡结构内的多晶场板欧姆接触；将终端耐压环槽内耐压垂直部相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区与sgt电荷平衡结构内的sgt元胞沟槽对应，波浪状侧边内的波峰区与相邻sgt元胞沟槽之间的间隙区域对应。
19.还包括横贯有源区以及终端区内的第二导电类型基区，其中，终端耐压环槽贯穿第二导电类型基区，终端耐压环槽的槽底位于第二导电类型基区的下方，第二导电类型基区与终端耐压环槽的外壁接触。
20.所述sgt电荷平衡结构采用上下结构时，在sgt元胞沟槽内还包括栅极多晶硅，其中，栅极多晶硅位于多晶场板的上方，栅极多晶硅与多晶场板绝缘隔离，且栅极多晶硅、多晶场板与所在sgt元胞沟槽的内壁绝缘隔离；栅极多晶硅与半导体基板上方的正面第二电极金属欧姆接触。
21.在终端区内，有且仅有一个终端耐压环内耐压垂直部的侧边配置成波浪状侧边时，所述终端耐压环在终端区紧邻有源区。
22.本发明的优点：将耐压垂直部邻近有源区的侧边配置形成波浪状侧边时，波浪状侧边内的一波谷区与一条形元胞的条形电荷平衡结构对应，波浪状侧边内的一波峰区与相邻条形电荷平衡结构之间的一间隙区域对应，由此，波浪状侧边的波浪状与有源区邻近终端区的耗尽线分布相一致，从而利用波浪状侧边的波浪状，在利用终端区耐压时，可终端区到达最佳的电荷平衡状态，提升终端区的耐压能力。
附图说明
23.图1为现有常规mosfet器件的电场分布示意图。
24.图2为具有电荷平衡功率半导体器件的电场分布示意图。
25.图3为本发明电荷平衡功率半导体器件的一种实施例俯视图。
26.图4为本发明终端耐压区内耐压垂直部与条形电荷平衡结构间的一种实施例示意图。
27.图5为本发明终端耐压区内耐压垂直部与条形电荷平衡结构间的另一种实施例示意图。
28.图6为本发明终端耐压区耐压垂直部的另一种实施例示意图。
29.图7为电荷平衡结构为sgt电荷平衡结构时图3中的a向的一种实施例剖视图。
30.图8为电荷平衡结构为sgt电荷平衡结构时图3中的b向的一种实施例剖视图。
31.图9为电荷平衡结构为sgt电荷平衡结构时图3中的c向的一种实施例剖视图。
32.图10为电荷平衡结构为sj电荷平衡结构时图3中的a向的一种实施例剖视图。
33.图11为电荷平衡结构为sj电荷平衡结构时图3中的b向的一种实施例剖视图。
34.图12为电荷平衡结构为sj电荷平衡结构时图3中的c向的一种实施例剖视图。
35.附图标记说明：1-条形电荷平衡结构、2-终端耐压环、3-耐压垂直部、4-耐压平行部、5-n+衬底、6-n型外延层、7-p型基区、8-绝缘介质层、9-正面第一电极金属、10-正面第二电极金属、11-sgt元胞沟槽、12-sgt沟槽下绝缘氧化层、13-栅极多晶硅、14-多晶场板、15-多晶绝缘隔离层、16-终端耐压环槽、17-终端耐压环槽绝缘氧化层、18-终端耐压导电多晶硅、19-背面电极金属、20-第一p+接触区、21-沟槽n+源区、22-p柱、23-p型掺杂耐压环、24-第二p+接触区、25-平面p+区域、26-平面n+源区、27-平面栅多晶硅、28-平面栅多晶硅绝缘隔离层、29-n柱、30-波谷区、31-波峰区。
具体实施方式
36.下面结合具体附图和实施例对本发明作进一步说明。
37.为了可在终端区到达最佳的电荷平衡状态，提升终端区的耐压能力，对提高终端耐压能力的电荷平衡功率半导体器件，以第一导电类型为n型为例，本发明的一种实施例中，所述功率半导体器件包括：有源区，位于半导体基板的中心区，包括若干并联成一体的条形元胞，所述条形元胞包括条形电荷平衡结构1；终端区，环绕包围所述有源区，包括若干环绕有源区的终端耐压环2，其中，对所述终端区内的任一终端耐压环2，包括与条形元胞长度方向平行的耐压平行部4以及与条形元胞长度方向垂直的耐压垂直部3，耐压平行部4与耐压垂直部3依次首尾相连；在终端区内，至少将一个耐压垂直部3邻近有源区的侧边配置成波浪状侧边，其中，对耐压垂直部的波浪状侧边，包括若干依次交替分布的波谷区30以及波峰区31，波谷区30与相邻的波峰区31适配连接，波谷区30、波峰区31均呈弧形状，波谷区30的弧形开口朝向有源区，波峰区31的弧形开口方向与波谷区30的弧形开口方向相反；波浪状侧边内的一波谷区30与一条形元胞的条形电荷平衡结构1对应，波浪状侧边内的波峰区31与相邻条形电荷平衡结构1之间的间隙区域对应，且波谷区30的宽度不小于所对应条形电荷平衡结构1的宽度；在终端区内，至少将紧邻有源区的终端耐压环2与正面第一电极金属9欧姆接触。
38.对功率半导体器件，一般均包括有源区以及终端区，有源区位于半导体基板的中心区，终端区环绕包围有源区，图3中示出了一个功率半导体器件内有源区、终端区一种典型的分布实施例。半导体基板一般可采用现有常用的半导体材料，如可为硅、碳化硅等常见的材料类型，半导体基板的材料类型可根据实际的场景需求选择确定。
39.在有源区内，一般包括若干并联成一体的元胞，本发明的一种实施例中，有源区内的元胞呈条形，也即有源区内包括若干条形元胞，多个条形元胞在有源区依次分布。每个条形元胞，包括一条形电荷平衡结构1，图3中示出了多个条形元胞在有源区内分布的一种实施例，由上述说明可知，条形电荷平衡结构1可为sj电荷平衡结构或sgt电荷平衡结构。一般
地，条形电荷平衡结构1的长度方向与条形元胞的长度方向相一致，图3中，有源区内条形电荷平衡结构1相互平行。
40.终端区环绕有源区，利用终端区实现对有源区的保护，以提升有源区的耐压能力。图3中示出了终端区的一种实施例，图中，终端区包括若干终端耐压环2，终端耐压环2环绕有源区，终端区内的所有终端耐压环2呈同心分布，沿有源区指向终端区的方向上，终端耐压环2的内径逐渐变大。
41.当有源区内的元胞为条形元胞时，对任一终端耐压环2，均包括与条形元胞长度方向平行的耐压平行部4以及与条形元胞长度方向垂直的耐压垂直部3；因此，对每个终端耐压环2，均包括两个相互平行的耐压平行部4以及两个相互平行的耐压垂直部3，耐压垂直部3与耐压平行部4依次首尾相连，以形成环绕有源区的环状分布。同时，所有终端耐压环2内的耐压平行部4的长度方向相互平行，所有终端耐压环2内耐压垂直部3的长度方向也相互平行。
42.图3中，耐压垂直部3具有一定的宽度，因此，耐压垂直部3具有邻近有源区的侧边以及远离有源区的侧边。为了可在终端区到达最佳的电荷平衡状态，本发明的一种实施例中，至少将一个耐压垂直部3邻近有源区的侧边配置成波浪状侧边，图3、图4、图5和图6中示出了波浪状侧边的一种实施例，波浪状侧边也即耐压垂直部3相应的侧边呈波浪状，其中，波浪状侧边的长度可与耐压垂直部3的长度相一致，或略短于耐压垂直部3的长度，以能与有源区内的条形电荷平衡结构1分布对应为准。
43.图3~图6所示出的波浪状侧边中，一般包括波谷区30以及波峰区31，在一波浪状侧边上，波谷区30与波峰区31交替分布，且波谷区30与相邻的波峰区31适配连接。
44.对波浪状侧边，波浪状侧边内的一波谷区30与一条形元胞的条形电荷平衡结构1对应，一般地，波浪状侧边内波谷区30的数量不小于有源区内的条形电荷平衡结构1的数量，且波谷区30的宽度不小于所对应条形电荷平衡结构1的宽度。由图3可知，在有源区内存在多个条形电荷平衡结构1时，则相邻的条形电荷平衡结构1间形成一间隙区域，因此，波浪状侧边内的波峰区31与相邻条形电荷平衡结构1之间的间隙区域对应，具体是指一波峰区31与一间隙区域对应。
45.本发明的一种实施例中，波峰区31、波谷区30均呈弧形，波峰区31的弧形开口为有源区指向终端区的方向，而波谷区30的弧形开口方向为终端区指向有源区的方向，也即波谷区30的弧形开口朝向有源区，波峰区31的弧形开口方向与波谷区30的弧形开口方向相反。因此，对一波峰区31，形成波峰区31所在耐压垂直部3的区域向有源区方向靠近；对一波谷区30，形成波谷区30所在耐压垂直部3的区域远离有源区的方向。
46.在终端区内，至少将紧邻有源区的终端耐压环2与正面第一电极金属9欧姆接触，紧邻有源区的终端耐压环2具体是指最靠近有源区的终端耐压环，下面会对正面第一电极金属9与紧邻有源区的终端耐压环2欧姆接触的情况进行具体解释说明。
47.对电荷平衡器件，电场分布中间凹陷部分电场大小，与外延层的耗尽程度相关。过耗尽与弱耗尽都会导致击穿电压降低，当刚刚耗尽到达最佳电荷平衡状态，击穿电压最优。本发明的一种实施例中，将耐压垂直部3邻近有源区的侧边配置形成波浪状侧边时，波浪状侧边的波浪状与有源区邻近终端区的耗尽线分布相一致，此时，利用波浪状侧边内的波峰区31可避免电荷平衡器件在耐压时的电荷失配，也即可得到最佳电荷平衡状态，从而，在利
用终端区耐压时，提升终端区的耐压能力。
48.具体实施时，可任选一个耐压垂直部3邻近有源区的侧边配置成波浪状侧边。为了进一步提升终端区的耐压能力，本发明的一种实施例中，在终端区内，将一耐压垂直部3的两侧边均配置成波浪状侧边，其中，对一耐压垂直部3的两个波浪状侧边，所述两个波浪状侧边内相应波谷区30、波峰区31的分布状态相一致。
49.具体地，可将耐压垂直部3的两侧边均配置成波浪状侧边，也即远离有源区的侧边也呈波浪状。当耐压垂直部3的两侧边均为波浪状侧边时，两个波浪侧边相一致，所述两个波浪状侧边相一致，具体是指两个波浪状侧边内波峰区31、波谷区30相应的分布位置相同，且两个波浪状侧边内波谷区30、波峰区31相对应的大小等均相一致，此时，耐压垂直部3两侧的波浪状侧边经平移后可完全重合。
50.由上述说明可知，对远离有源区的波浪状侧边，所述波浪状侧边内的一波谷区30也与一条形电荷平衡结构1对应，波浪状侧边内的一波峰区31也与相邻条形电荷平衡结构1内之间的一间隙区域对应。
51.本发明的一种实施例中，对一终端耐压环2内的两个耐压垂直部3，所述两个耐压垂直部3的波浪状侧边分布状态相一致，且两个耐压垂直部3相应波浪状侧边内相应波谷区30、波峰区31的分布状态相一致。
52.由上述说明可知，对任一个终端耐压环2，均包括两个耐压垂直部3，而一个终端耐压环2内两个耐压垂直部3的波浪状侧边分布状态相一致，也即同一个终端耐压环2内的耐压垂直部3平移后可重合，此时，同一个终端耐压环2内两个耐压垂直部3的两个侧边可均为平直状态，或者，在同一侧边，或在两个侧边均配置成波浪状侧边。
53.当同一个终端耐压环2内的两个耐压垂直部3存在侧边配置成波浪状侧边时，则两个耐压垂直部3相应波浪状侧边内相应波谷区30、波峰区31的分布状态相一致，也即可满足两个耐压垂直部3平移后可重合。
54.本发明的一种实施例中，对与条形元胞一端部对应的终端区，存在多个耐压垂直部3的至少一个侧边均配置成波浪状侧边时，所有波浪状侧边相一致，或者，沿有源区指向终端区的方向上，所述波浪状侧边的弧度逐渐平缓。
55.图4中示出了多个耐压垂直部3的两个侧边均配置成波浪状侧边，且所有波浪状侧边相一致，此时，所述波浪状侧边相一致即为不同终端耐压环2内的耐压垂直部3可平移后重合。
56.图4示出了图3中条形电荷平衡结构1下端部对应耐压垂直部3的一种实施例，图5示出了图3中条形电荷平衡结构1上端对应耐压垂直部3的一种实施例，通过图4、图5可明显示出了一波谷区30与一条形电荷平衡结构1的对应状态，以及一波峰区31与一相邻条形电荷平衡结构1之间的一间隙区域状态。
57.图6中，示出了条形元胞一端部外的终端区存在多个耐压垂直部3的两个侧边均配置成波浪状侧边的情况，此时，沿有源区指向终端区的方向上，所述波浪状侧边的弧度逐渐平缓。图6中，最远离有源区的终端耐压环2内耐压垂直部3的两侧边呈平直状，也即所述耐压垂直部3的两个侧边均呈直线状。波浪状侧边的弧度逐渐平缓，具体是指逐渐靠近平直状
态。
58.图6中，最远离有源区终端耐压环2内耐压垂直部3的两侧边呈平直状，也即为现有终端耐压环2内耐压垂直部3的状态。图3~图6中，耐压平行部4的两个侧边呈平直状态，一般地，耐压平行部4的宽度与耐压垂直部3的宽度相一致，耐压平行部4、耐压垂直部3相对应的宽度，具体是指与耐压平行部4、耐压垂直部3相应长度方向垂直方向的宽度。
59.本发明的一种实施例中，在终端区内，有且仅有一个终端耐压环内耐压垂直部3的侧边配置成波浪状侧边时，所述终端耐压环2在终端区紧邻有源区。
60.由上述说明可知，为了能提高终端区的耐压能力，可在终端耐压区内至少选择一个耐压垂直部3的侧边配置成波浪状侧边。具体实施时，为了能确保终端区内压的可靠性，所选择的耐压垂直部3优选为紧邻有源区的终端耐压环2内的耐压垂直部3。图3中，示出了在终端区内仅选择紧邻有源区的终端耐压环2内耐压垂直部3，且所述耐压垂直部3的两侧边均配置波浪状侧边的实施例。
61.对于上述的波浪状侧边，具体可采用本技术领域手段制备得到。如上述说明，现有技术中，耐压垂直部3的两个侧边均呈平直状。将一个耐压垂直部3邻近有源区的侧边配置成波浪状侧边时，波峰区31可相对现有平直状侧边向靠近有源区方向凸出，而波谷区30可相对现有平直装侧边向远离有源区方向内凹，也即波峰区31与波谷区30结合部所在直线可为现有平直状侧边。
62.与此同时，将一个耐压垂直部3远离有源区的侧边配置成波浪状侧边时，则与邻近有源区侧边配置成波浪状侧边形成波谷区30、波峰区31的方向相一致，具体可参考图示以及上述说明，此处不再详述。
63.由上述说明可知，条形电荷平衡结构1可为sgt电荷平衡结构和/或sj电荷平衡结构，下面对条形电荷平衡结构1为sgt电荷平衡结构、sj电荷平衡结构的情况进行具体说明。
64.本发明的一种实施例中，当条形电荷平衡结构1为sgt电荷平衡结构时，对终端耐压环2，包括分布于所述终端区内的终端耐压环槽16，其中，在所述终端耐压环槽16内填充有终端耐压导电多晶硅18，终端耐压导电多晶硅18通过覆盖终端耐压环槽16内壁的终端耐压环槽绝缘氧化层17与所在终端耐压环槽16的内壁绝缘隔离；在终端区内，至少将紧邻有源区终端耐压环槽16内的终端耐压导电多晶硅18与半导体基板上方的正面第一电极金属9欧姆接触；所述正面第一电极金属9还与sgt电荷平衡结构内的多晶场板14欧姆接触；将终端耐压环槽16内耐压垂直部3相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区30与sgt电荷平衡结构内的sgt元胞沟槽11对应，波浪状侧边内的波峰区31与相邻sgt元胞沟槽11之间的间隙区域对应。
65.图7~图9为条形电荷平衡结构1为sgt电荷平衡结构时，图3中a向、b向以及c向的剖视图，由图示可知，条形电荷平衡结构1为sgt电荷平衡结构时，对任一终端耐压环2，均包括终端耐压环槽16，也即终端耐压环槽16环形与所在终端耐压环2的环形分布相一致。
66.终端耐压环槽16一般由半导体基板的正面垂直向所述半导体基板的背面方向垂直延伸，图7~图9中示出了半导体基板的一种实施例，图中，半导体基板包括n+衬底5以及位于所述n+衬底5上方的n型外延层6，终端耐压环槽16制备于n型外延层6内，终端耐压环槽16
的深度小于n型外延层6的厚度。
67.在每个终端耐压环槽16内均填充终端耐压导电多晶硅18，终端耐压导电多晶硅18一般通过终端耐压环槽绝缘氧化层17与所在的终端耐压环槽16内壁绝缘隔离，终端耐压环槽绝缘氧化层17一般可为二氧化硅层。
68.对功率半导体器件，在n型外延层6的上方一般设置正面第一电极金属9以及正面第二电极金属10，利用正面第一电极金属9可形成功率半导体器件的正面第一电极，利用正面第二电极金属10可形成功率半导体器件的正面第二电极。正面第一电极、正面第二电极的情况，一般与功率半导体器件的类型相关，如功率半导体器件为mosfet型器件时，正面第一电极一般为源电极，正面第二电极为栅电极；功率半导体器件为igbt型器件时，正面第一电极一般为发射极，正面第二电极为门极。具体实施时，终端耐压导电多晶硅18以及sgt电荷平衡结构内的多晶场板14均与正面第一电极金属9欧姆接触。
69.由上述说明可知，终端耐压环2包括终端耐压环槽16时，则终端耐压环槽16以及终端耐压环槽16内的终端耐压导电多晶硅18相应的区域可分别形成耐压垂直部3以及耐压平行部4。当耐压垂直部3的侧边配置成波浪状侧边时，也即形成耐压垂直部3的终端耐压环槽16的侧边呈波浪状。
70.具体实施时，波谷区30与sgt元胞沟槽11对应，波谷区30的宽度不小于sgt元胞沟槽11的宽度。由图示以及上述说明可知，相邻sgt电荷平衡结构之间的间隙区域包括n型外延层6，因此，波峰区31与相邻sgt元胞沟槽11之间的间隙区域对应，具体是指波峰区31与相邻sgt元胞沟槽11之间的n型外延层6对应。
71.图7、图8和图9中示出了正面第一电极金属9与仅与紧邻有源区内终端耐压环槽16内的终端耐压导电多晶硅18欧姆接触的一种实施例，也即实现紧邻有源区内终端耐压环2与正面第一电极金属9欧姆接触。当然，正面第一电极金属9还可以与所有终端耐压环槽16内的终端耐压导电多晶硅18欧姆接触，具体可以根据需要选择。
72.具体实施时，还包括横贯有源区以及终端区内的p型基区7，其中，终端耐压环槽16贯穿p型基区7，终端耐压环槽16的槽底位于p型基区7的下方，p型基区7与终端耐压环槽16的外壁接触。
73.一般地，p型基区7横贯有源区以及终端区，也即p型基区7既分布于有源区内，又分布于终端区内。在终端区内，终端耐压环槽16贯通p型基区7，p型基区7与终端耐压环槽16的外侧壁接触，如图7~图9所示。
74.本发明的一种实施例中，所述sgt电荷平衡结构采用上下结构时，在sgt元胞沟槽11内还包括栅极多晶硅13，其中，栅极多晶硅13位于多晶场板14的上方，栅极多晶硅13与多晶场板14绝缘隔离，且栅极多晶硅13、多晶场板14与所在sgt元胞沟槽11的内壁绝缘隔离；栅极多晶硅13与半导体基板上方的正面第二电极金属10欧姆接触。
75.图7~图9中示出了sgt电荷平衡结构采用上下结构的实施例，此时，在sgt元胞沟槽11内还包括栅极多晶硅13，栅极多晶硅13位于多晶场板14的上方，栅极多晶硅13与半导体基板上方的正面第二电极金属10欧姆接触。
76.图中，多晶场板14通过sgt沟槽下绝缘氧化层12与所在的sgt元胞沟槽11内壁绝缘隔离，通过多晶绝缘隔离层15实现多晶场板14与栅极多晶硅13之间的绝缘隔离，此外，栅极
多晶硅13通过多晶绝缘隔离层15与所在sgt元胞沟槽11相对应的侧壁绝缘隔离。一般地，sgt沟槽下绝缘氧化层12的厚度大于多晶绝缘隔离层15的厚度。
77.sgt元胞沟槽11也贯穿有源区内的p型基区7，sgt元胞沟槽11的槽底位于p型基区7的下方，p型基区7也与sgt元胞沟槽11的外侧壁接触。为了能形成条形元胞沟槽，在sgt元胞沟槽11侧壁外上方还设置沟槽n+源区21。正面第一电极金属9与沟槽n+源区21以及p型基区7欧姆接触。
78.一般地，在n型外延层6上方设置绝缘介质层8，绝缘介质层8可采用现有的绝缘介质材料，绝缘介质层覆盖sgt元胞沟槽11以及终端耐压环槽16相应的槽口，正面第一电极金属9以及正面第二电极金属10一般支撑于绝缘介质层8上，具体与现有技术相一致。
79.图8中，为了提高正面第一电极金属9与有源区内p型基区7欧姆接触的可靠性，在p型基区7内还设置第一p+接触区20，第一p+接触区20的掺杂浓度大于p型基区7的掺杂浓度，正面第一电极金属9通过第一p+接触区20与p型基区7欧姆接触。
80.为了能形成功率半导体器件的背面电极，在n+衬底5上设置背面电极金属19，背面电极金属19直接与n+衬底5欧姆接触时，则利用背面电极金属19可形成mosfet型器件的漏电极。当在n+衬底5内还制备集电极接触区时，则可通过背面电极金属19与集电极接触区的欧姆接触，可形成igbt型器件的集电极，利用背面电极金属19形成背面电极的情况与现有相一致，此处不再详述。
81.进一步地，当条形电荷平衡结构1为sj电荷平衡结构时，对终端耐压环2，包括制备于n型半导体基板内的p型掺杂耐压环23，其中，p型掺杂耐压环23的结深与sj电荷平衡结构内p柱22在半导体基板内的深度相一致；p型掺杂耐压环23内耐压垂直部3相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区30与sj电荷平衡结构内的p柱22对应，波浪状侧边内的波峰区31与sj电荷平衡结构内的n柱29对应；在终端区内，至少将紧邻有源区的p型掺杂耐压环23与正面第一电极金属欧姆接触。
82.由上述说明可知，sj电荷平衡结构包括若干形成于n型外延层6内的p柱22以及n柱29，一般地，n柱29由未形成p柱22的n型外延层6形成，p柱22、n柱29在有源区内交替分布，图3中，条形电荷平衡结构1至少包括p柱22。
83.本发明的一种实施例中，对任一终端耐压环2，由p型掺杂耐压环23形成，此时，p型掺杂耐压环23的形状与终端耐压环2的形状相一致，p型掺杂耐压环23位于终端区的n型外延层6内，p型掺杂耐压环23在n型外延层6的深度不大于n型外延层6的厚度。一般地，在n型外延层6内，p型掺杂耐压环23的高度与p柱22的相一致。
84.p型掺杂耐压环23可采用本技术领域常用的技术手段制备形成，如通过外延形成，工艺中，可根据实际需要，选择p型掺杂耐压环23内耐压垂直部3相应的侧边配置成波浪状侧边，此时，波谷区30与sj电荷平衡结构内的p柱22对应，波浪状侧边内的波峰区31与sj电荷平衡结构内的n柱29对应，如图3所示。
85.图10、图11和图12中，仅示出了紧邻有源区内的p型掺杂耐压环23与正面第一电极金属9欧姆接触的情况，也即实现紧邻有源区内的终端耐压环2与正面第一电极金属9欧姆
接触；当然，正面第一电极金属9也可以与所有的p型掺杂耐压环23欧姆接触，具体可以根据实际需要选择。
86.进一步地，所述p型掺杂耐压环23的宽度与sj电荷平衡结构内p柱22的宽度相一致。
87.p型掺杂耐压环23的宽度具体是指p型掺杂耐压环23两侧边之间的垂直距离；p柱22的宽度，具体是指垂直于p柱22长度方向的距离。
88.在有源区内设置sj电荷平衡结构后，一般还需要制备条形元胞的结构，图10、10和图12中，示出了条形元胞为平面型元胞的一种实施例，其中，对平面型元胞，在相邻的p柱22间设置平面栅多晶硅27，所述平面栅多晶硅27通过平面栅多晶硅绝缘隔离层28与下方的n柱29以及两端的p柱22绝缘隔离，平面栅多晶硅绝缘隔离层28可为二氧化硅层。
89.在每个p柱22内设置平面n+源区26，平面n+源区26、p柱22与n型外延层6上方的正面第一电极金属9欧姆接触，正面第一电极金属9可通过p柱22内的平面p+区域25与p柱22欧姆接触，提高欧姆接触的可靠性。平面栅多晶硅27与正面第二电极金属10欧姆接触，正面第一电极金属9以及正面第二电极金属10的具体情况，可参考上述说明。平面栅多晶硅27通过绝缘介质层8与正面第一电极金属9绝缘隔离。
90.为了提高正面第一电极金属9与p柱22欧姆接触的可靠性，在紧邻有源区的p型掺杂耐压环23内还设置第二p+接触区24，第二p+接触区24的掺杂浓度大于所在p型掺杂耐压环23的掺杂浓度，利用第二p+接触区24可提高正面第一电极金属9与第二p+接触区24所在p型掺杂耐压环23间的欧姆基础可靠性。
91.图10~图12中，还示出了在n+衬底5上设置背面电极金属19的情况，背面电极金属19的情况可参考上述条形电荷平衡结构1采用sgt电荷平衡结构的说明，此处不再赘述。

技术特征：
1.一种提高终端耐压能力的电荷平衡功率半导体器件，其特征是，所述功率半导体器件包括：有源区，位于半导体基板的中心区，包括若干并联成一体的条形元胞，所述条形元胞包括条形电荷平衡结构；终端区，环绕包围所述有源区，包括若干环绕有源区的终端耐压环，其中，对所述终端区内的任一终端耐压环，包括与条形元胞长度方向平行的耐压平行部以及与条形元胞长度方向垂直的耐压垂直部，耐压平行部与耐压垂直部依次首尾相连；在终端区内，至少将一个耐压垂直部邻近有源区的侧边配置成波浪状侧边，其中，对耐压垂直部的波浪状侧边，包括若干依次交替分布的波谷区以及波峰区，波谷区与相邻的波峰区适配连接，波谷区、波峰区均呈弧形状，波谷区的弧形开口朝向有源区，波峰区的弧形开口方向与波谷区的弧形开口方向相反；波浪状侧边内的一波谷区与一条形元胞的条形电荷平衡结构对应，波浪状侧边内的波峰区与相邻条形电荷平衡结构之间的间隙区域对应，且波谷区的宽度不小于所对应条形电荷平衡结构的宽度；在终端区内，至少将紧邻有源区的终端耐压环与正面第一电极金属欧姆接触。2.根据权利要求1所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，在终端区内，将一耐压垂直部的两侧边均配置成波浪状侧边，其中，对一耐压垂直部的两个波浪状侧边，所述两个波浪状侧边内相应波谷区、波峰区的分布状态相一致。3.根据权利要求1所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，对一终端耐压环内的两个耐压垂直部，所述两个耐压垂直部的波浪状侧边分布状态相一致，且两个耐压垂直部相应波浪状侧边内相应波谷区、波峰区的分布状态相一致。4.根据权利要求1至3任一项所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，对与条形元胞一端部对应的终端区，存在多个耐压垂直部的至少一个侧边均配置成波浪状侧边时，所有波浪状侧边相一致，或者，沿有源区指向终端区的方向上，所述波浪状侧边的弧度逐渐平缓。5.根据权利要求1至3任一项所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，对任一条形元胞，所述条形元胞内的条形电荷平衡结构包括sj电荷平衡结构或sgt电荷平衡结构。6.根据权利要求5所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，当条形电荷平衡结构为sj电荷平衡结构时，对终端耐压环，包括制备于第一导电类型半导体基板内的第二导电类型掺杂耐压环，其中，第二导电类型掺杂耐压环的结深与sj电荷平衡结构内p柱在半导体基板内的深度相一致；第二导电类型掺杂耐压环内耐压垂直部相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区与sj电荷平衡结构内的p柱对应，波浪状侧边内的波峰区与sj电荷平衡结构内的n柱对应；在终端区内，至少将紧邻有源区的第二导电类型掺杂耐压环与正面第一电极金属欧姆
接触。7.根据权利要求6所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，所述第二导电类型掺杂耐压环的宽度与sj电荷平衡结构内p柱的宽度相一致。8.根据权利要求5所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，当条形电荷平衡结构为sgt电荷平衡结构时，对终端耐压环，包括分布于所述终端区内的终端耐压环槽，其中，在所述终端耐压环槽内填充有终端耐压导电多晶硅，终端耐压导电多晶硅通过覆盖终端耐压环槽内壁的终端耐压环槽绝缘氧化层与所在终端耐压环槽的内壁绝缘隔离；在终端区内，至少将紧邻有源区的终端耐压环槽内的终端耐压导电多晶硅与半导体基板上方的正面第一电极金属欧姆接触；所述正面第一电极金属还与sgt电荷平衡结构内的多晶场板欧姆接触；将终端耐压环槽内耐压垂直部相应的侧边配置成波浪状侧边时，波浪状侧边内的波谷区与sgt电荷平衡结构内的sgt元胞沟槽对应，波浪状侧边内的波峰区与相邻sgt元胞沟槽之间的间隙区域对应。9.根据权利要求8所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，还包括横贯有源区以及终端区内的第二导电类型基区，其中，终端耐压环槽贯穿第二导电类型基区，终端耐压环槽的槽底位于第二导电类型基区的下方，第二导电类型基区与终端耐压环槽的外壁接触。10.根据权利要求9所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，所述sgt电荷平衡结构采用上下结构时，在sgt元胞沟槽内还包括栅极多晶硅，其中，栅极多晶硅位于多晶场板的上方，栅极多晶硅与多晶场板绝缘隔离，且栅极多晶硅、多晶场板与所在sgt元胞沟槽的内壁绝缘隔离；栅极多晶硅与半导体基板上方的正面第二电极金属欧姆接触。11.根据权利要求1至3任一项所述的提高终端耐压能力的电荷平衡功率半导体器件，其特征是，在终端区内，有且仅有一个终端耐压环内耐压垂直部的侧边配置成波浪状侧边时，所述终端耐压环在终端区紧邻有源区。

技术总结
本发明涉及一种提高终端耐压能力的电荷平衡功率半导体器件；对所述终端区内的任一终端耐压环，包括耐压平行部以及耐压垂直部，耐压平行部与耐压垂直部依次首尾相连；在终端区内，至少将一个耐压垂直部邻近有源区的侧边配置成波浪状侧边，其中，对耐压垂直部的波浪状侧边，包括若干依次交替分布的波谷区以及波峰区，波谷区与相邻的波峰区适配连接；波浪状侧边内的一波谷区与一条形元胞的条形电荷平衡结构对应，波浪状侧边内的一波峰区与相邻条形电荷平衡结构之间的间隙区域对应，且波谷区的宽度不小于所对应条形电荷平衡结构的宽度。本发明可在终端到达最佳的电荷平衡状态，提升终端的耐压能力。端的耐压能力。端的耐压能力。


技术研发人员：王荣华 梁凯 许龙来 章文红
受保护的技术使用者：无锡美偌科微电子有限公司
技术研发日：2023.07.06
技术公布日：2023/8/5