一种微波类半导体芯片组件及微波类半导体器件的制作方法

1.本发明属于半导体芯片组装技术领域，尤其涉及一种微波类半导体芯片组件及微波类半导体器件。


背景技术：

2.精确制导武器适应能力的提升要求导引头分系统具有更为复杂的功能，雷达系统的复杂多功能集成需求与其小型化和轻量化之间的矛盾日益突出，在保证性能的前提下，提升单位体积内的系统集成度是有效解决此矛盾的方法。
3.传统的雷达微波系统因为微波类芯片背面必须微波接地，所以采用微波类芯片二维平铺的形式，这种方式体积大，集成密度低。


技术实现要素：

4.鉴于上述的分析，本发明旨在提供一种微波类半导体芯片组件及微波类半导体器件，用于解决以下技术问题：现有的微波类芯片采用二维平铺的形式，体积大，集成密度低。
5.本发明的目的主要是通过以下技术方案实现的：
6.本发明提供了一种微波类半导体芯片组件，微波类半导体芯片组件包括多个微波类半导体芯片和异形垫片；异形垫片位于每两个相邻的上层芯片和下层芯片之间，异形垫片的上表面镀金处理，异形垫片的上表面与其上层芯片导电连接，异形垫片的下表面与下层芯片绝缘隔离；芯片的下表面与基板或异形垫片的上表面实现导电连接；芯片的键合点通过引线与基板或其他芯片的键合点实现电气互联，基板的底面还设置有凸点或引脚。
7.进一步的，上层芯片和下层芯片均是裸芯片，裸芯片的背面镀金处理。
8.进一步的，上层芯片的尺寸小于异形垫片的尺寸。
9.进一步的，引线为金丝或铝丝。
10.进一步的，异形垫片包括上板和上板下方的支撑部件。
11.进一步的，支撑部件的数量为多个。
12.进一步的，异形垫片的形状设计避开下层芯片表面的电路图形。
13.进一步的，异形垫片通过在硅片上进行沉硅刻蚀加工制备得到。
14.进一步的，异形垫片的加工流程包括：
15.步骤1、在硅片的上表面使用化学气相沉积法生长二氧化硅；
16.步骤2、使用物理气相沉积法生长ti层作为黏附层；
17.步骤3、使用物理气相沉积法生长au层作为顶部导电层，用于与上层芯片形成电连接；
18.步骤4、在金层表面涂敷保护层，并在硅片的下表面使用沉硅刻蚀形成高度可控的凹槽；
19.步骤5、去除上表面的保护层；
20.步骤6、划片形成单片的异形垫片。
21.进一步的，步骤3中，au层的厚度与上层芯片背面的金层厚度一致。
22.本发明还提供了一种微波类半导体器件，包括壳体及设于壳体内的微波类半导体芯片组件。
23.与现有技术相比，本发明至少可实现如下有益效果之一：
24.a)本发明的微波类半导体芯片组件通过采用异形垫片，异形垫片位于每两个相邻的上层芯片和下层芯片之间，异形垫片的上表面镀金处理，异形垫片与其上层芯片导电连接，异形垫片的下表面与下层芯片绝缘隔离；实现了多层微波类半导体芯片的立体组装，集成密度高。
25.b)本发明的微波类半导体芯片组件通过采用将异形垫片设置于每两个相邻的上层芯片和下层芯片之间，然后芯片的键合点通过引线与基板或其他芯片的键合点实现电气互联，无需设计专门的芯片结构进行立体封装，采用现有的市售普通芯片即可，成本低。
26.c)本发明的微波类半导体芯片组件的组装方法组装时基于全自动/半自动贴片机设备，通过合理的工艺流程、严格的工艺参数控制、有效的工装保障，使得异形垫片对位精度优于
±
5um、最终实现了多层微波类半导体芯片立体组装。
27.本发明的其他特征和优点将在随后的说明书中阐述，并且，部分的从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
28.附图仅用于示出具体实施例的目的，而并不认为是对本发明的限制，在整个附图中，相同的参考符号表示相同的部件。
29.图1为本发明的微波类半导体芯片组件的整体结构示意图；
30.图2为本发明的微波类半导体芯片组件的部分结构的剖视图；
31.图3为本发明的微波类半导体芯片组件的整体结构示意图之一；
32.图4为本发明的蘸胶工装的结构示意图；
33.图5为本发明的工艺流程图。
34.附图标记：
35.1-工装底座，2-凹槽，3-推压块，4-第一引线，5-第二引线，6-第三引线，7-基板，8-下层芯片，9-第四引线，10-异形垫片，1001-上板，1002-支撑部件，11-上层芯片，12-绝缘胶。
具体实施方式
36.下面结合附图来具体描述本发明的优选实施例，其中，附图构成本发明的一部分，并与本发明的实施例一起用于阐释本发明的原理。
37.本发明提供了一种微波类半导体芯片组件，如图1所示，微波类半导体芯片组件包括多个微波类半导体芯片和异形垫片10；异形垫片10位于每两个相邻的上层芯片和下层芯片之间，异形垫片10的上表面镀金处理，异形垫片10的上表面与其上层芯片导电连接，异形垫片10的下表面与下层芯片绝缘隔离；芯片的下表面与基板7或异形垫片10的上表面实现导电连接；芯片的键合点通过引线与基板7或其他芯片的键合点实现电气互联。
38.具体的，上层芯片和下层芯片均是裸芯片，裸芯片的材料可以为gaas或gan，裸芯片经过背金处理，即裸芯片的背面镀金处理。
39.与现有技术相比，本发明的微波类半导体芯片组件通过采用异形垫片，异形垫片位于每两个相邻的上层芯片和下层芯片之间，异形垫片的上表面镀金处理，异形垫片与其上层芯片导电连接，异形垫片的下表面与下层芯片绝缘隔离；实现了多层微波类半导体芯片的立体组装，集成密度高。
40.具体的，引线为金丝或铝丝。
41.具体的，异形垫片10包括上板1001和上板下方的支撑部件1002。
42.具体的，支撑部件1002的形状可以是板状或者圆柱状。
43.为了保证支撑效果，支撑部件1002的数量可以为多个。
44.具体的，考虑到下层芯片的上表面含有微带结构，其特征阻抗对芯片表面贴装材料的介电常数十分敏感，而且芯片表面常含有空气桥结构，因此，异形垫片10在支撑上层芯片时还要避免导致空气桥塌陷。因此，异形垫片10的形状设计和材料选择应避开下层芯片表面的电路图形，同时减低对下层芯片传输线阻抗特性的影响。
45.具体的，为了保证下层芯片的高频性能，异形垫片10的基材可以优选硅材料，如此，异形垫片10对下层芯片的传输线阻抗特性影响在5％以内。
46.具体的，考虑到支撑部件1002的高度过低会对下层芯片的电气性能产生影响，例如会使驻波恶化，增益不平坦；过高，则会降低微波类半导体芯片组件的强度。因此，控制支撑部件1002的高度与上板1001的高度的比值为0.8：1～1.5：1。优选的，支撑部件1002的高度与上板1001的高度的比值为1：1。
47.具体的，控制支撑部件1002的高度为100～200微米。
48.具体的，上板1001的高度为100～150微米。
49.具体的，防止上层芯片键合过程中产生破裂，上层芯片的尺寸小于上板1001的尺寸。
50.具体的，上板1001的尺寸小于下层芯片的尺寸。
51.具体的，为了保证异形垫片10的强度，支撑部件1002与下层芯片接触部位的表面积占下层芯片的上表面的表面积的50％以上。
52.具体的，基板7的底面还设置有凸点，从而完成电路i/o口的引出。凸点可以通过bga植球形成。
53.或者，基板7与带引脚的管壳焊接，从而完成电路i/o口的引出。
54.具体的，异形垫片10可以通过在硅片上进行沉硅刻蚀加工制备得到。
55.具体的，异形垫片10的加工流程包括：
56.步骤1、在硅片的上表面使用化学气相沉积法生长二氧化硅；
57.步骤2、使用物理气相沉积法生长ti层作为黏附层；
58.步骤3、使用物理气相沉积法生长au层作为顶部导电层，用于与上层芯片形成电连接；
59.步骤4、在金层表面涂敷保护层，并在硅片的下表面使用沉硅刻蚀形成高度可控的凹槽；
60.步骤5、去除上表面的保护层；
61.步骤6、划片形成单片的异形垫片10。
62.具体的，上述步骤3中，au层的厚度过大，成本过高；厚度过小，会导致与上层芯片粘接时粘接强度过低，影响引线键合强度，进而影响接地效果。因此，控制au层的厚度与上层芯片背面的金层厚度一致。
63.本发明的微波类半导体芯片组件通过采用将异形垫片设置于每两个相邻的上层芯片和下层芯片之间，然后芯片的键合点通过引线与基板或其他芯片的键合点实现电气互联，无需设计专门的芯片结构进行立体封装，采用现有的市售普通芯片即可，微波类半导体芯片组件立体组装，体积小、密度高。
64.本发明还提供了一种微波类半导体芯片组件的组装方法，包括如下步骤：
65.s1、下层芯片的下表面与基板导电连接；
66.s2、下层芯片的键合点通过引线与基板的键合点键合实现电气互联；
67.s3、异形垫片的下表面通过绝缘胶实现与下层芯片的装配；
68.s4、异形垫片的上表面与上层芯片的下表面导电连接，异形垫片经过引线与基板的接地键合点键合；
69.s5、上层芯片的键合点通过引线与下层芯片的键合点或基板的键合点键合实现电气互联。
70.具体的，s1和s4中，导电连接采用导电胶或焊料，使用全自动/半自动贴片机或手工进行涂导电胶或贴焊片，通过固化炉实现导电胶烘烤固化或热台/真空钎焊炉实现焊片熔化焊接固定。
71.具体的，s3中，在全自动/半自动贴片机载物台上，通过使用贴片机吸头对异形垫片进行吸附后，蘸取一定厚度绝缘胶；
72.通过贴片机对位系统实现异形垫片与下层芯片的对位贴装；
73.通过固化炉实现异形垫片与下层芯片的粘接固定。
74.具体的，上述s3中，异形垫片在蘸胶工装中蘸取绝缘胶；如图3所示为蘸胶工装的结构示意图，蘸胶工装包括工装底座1、凹槽2、推压块3；
75.工装底座1的中央设有一定深度凹槽2；推压块3安装在工装底座1上，绝缘胶涂覆在凹槽2处；通过推压块3推压凹槽2内的绝缘胶12，进而得到一定厚度的胶。
76.具体的，上述s3中，将蘸胶工装摆放在全自动/半自动贴片机载物台上，通过使用贴片机吸头对异形垫片10进行吸附后，将其按压在蘸胶工装凹槽2中蘸取绝缘胶12。
77.本发明的微波类半导体芯片组件通过采用将异形垫片设置于每两个相邻的上层芯片和下层芯片之间，其中异形垫片与下层芯片对位贴装。为了实现异形垫片与下层芯片的对位贴装，通过使用贴片机吸头对异形垫片进行吸附后，蘸取一定厚度绝缘胶，通过贴片机对位系统实现异形垫片与下层芯片的对位贴装，然后通过固化炉实现异形垫片与下层芯片的粘接固定。本发明中，异形垫片的形状设计需要避开下层芯片表面的电路图形，因此异形垫片的形状因下层芯片表面的电路图形的不同而存在差异，异形垫片与下层芯片的接触面也因此不同。异形垫片进行蘸胶时，保证异形垫片与下层芯片的接触面上的蘸胶量和蘸胶均匀性的一致性具有重要的意义。这是因为，异形垫片与下层芯片的接触面的蘸胶量不同和/或蘸胶不均匀时，会影响产品的粘结强度和产品组装精度，同时就会影响胶接面的质量和范围等。
78.为了提高蘸胶均匀性，本发明的蘸胶工装下方设置有超声发生装置，超声发生装置可拆卸固定安装在全自动/半自动贴片机载物台上。蘸胶前或者蘸胶过程中，开启超声发生装置，在超声发生装置的作用下，胶液产生微量流动，一方面辅助排除胶液中残存的气泡，使得蘸取的胶液中不存在气泡，从而改善异形垫片与下层芯片之间的粘接效果；另一方面可以促进胶液的合理均匀分布，避免异形垫片蘸胶端进入胶液时因异形垫片的结构差异和接触面形状差异带来的胶面作用力不同导致的蘸胶量和蘸胶均匀性的差异。超声发生装置的功率可根据实际需要进行设置，能够有效去除胶液中的气泡即可。
79.对于蘸胶量需要精确控制的情况下，可以设置蘸胶厚度检测装置。在一种可能的设计中，采用光学设备进行蘸胶厚度的检测。具体的，采用光成像的方法对蘸取的胶液起端和终端的距离进行测量，从而实现蘸胶厚度的精确测量。其中光学设备包括摄像头、照相机等设备，光学设备均为成像设备，为了提高分辨率，保证测量精确度，成像设备为不可见光成像设备，如紫外成像设备，对异形垫片蘸取的胶液进行特定的不可见光成像。若胶液本身具有不可见光吸收能力，则可直接进行成像，若胶液本身不具有不可见光吸收能力，可在胶液中加入不影响胶液本身的不可见光吸收剂。根据成像设备采集的数据进行异形垫片蘸取的胶液起端和终端的距离的计算，进而得到胶液的厚度值。为了便于胶液的厚度值的实时获取，成像设备安装在蘸胶工装一侧，异形垫片蘸胶后，竖直经过成像设备的成像区域，经过异形垫片蘸取的胶液起端和终端的位置比对获得胶液起端和终端之间的垂直距离，从而获得蘸取的胶液的厚度值。
80.具体的，为使上述微波类半导体芯片组件免受温度、湿度等环境变化的影响，同时防止机械振动、冲击所造成的损害，上述微波类半导体芯片组件的组装方法还包括：
81.s6、对s5步骤得到的组件进行封装处理。
82.具体的，封装处理可以采用真空条件下的液态胶体填充或者气密封装。
83.具体的，上述微波类半导体芯片组件的组装方法还包括：
84.s7、真空条件下的液态胶体填充封装后，通过bga植球在基板7的底面形成凸点。
85.本发明的方法通过合理的工艺流程、严格的工艺参数控制、有效的工装保障，使得异形垫片对位精度优于
±
5um、最终实现了多层微波类半导体芯片立体组装。
86.本发明的方法基于全自动/半自动贴片机设备，对使用异形垫片在微波半导体芯片上进行立体组装，制定了科学合理的工艺方案，最终获得了能够实现多层微波类半导体芯片有效立体组装的方法。
87.实施例1
88.本实施例提供了一种微波类半导体芯片组件，如图1-3所示为微波类半导体芯片组件的结构示意图，本实施例的微波类半导体芯片组件自下而上包括基板7、下层芯片8、异形垫片10和上层芯片11；异形垫片10位于上层芯片11和下层芯片8之间，异形垫片10的上表面镀金处理，异形垫片10的上表面与上层芯片11的下表面导电连接，异形垫片10的下表面与下层芯片8绝缘隔离；下层芯片8的下表面与基板7导电连接；上层芯片11的键合点通过第一引线4与基板7的键合点实现电气互联；异形垫片10经过第二引线5与基板7的接地pad点键合实现良好接地；下层芯片8的键合点通过第三引线6与基板7的键合点实现电气互联；上层芯片11的键合点通过第四引线9与下层芯片8的键合点实现电气互联。
89.具体的，基板7的底面进行bga植球形成凸点，从而完成电路i/o口的引出。
90.具体的，上层芯片11和下层芯片8均是裸芯片，裸芯片的材料为gaas，裸芯片经过背金处理。
91.具体的，第一引线至第四引线的材料均为金丝。
92.具体的，异形垫片10包括上板1001和上板下方的支撑部件1002；支撑部件1002设置3个，支撑部件1002的形状是板状，上板1001的高度为150微米，支撑部件1002的高度为100微米。
93.具体的，异形垫片10的形状设计避开下层芯片8表面的电路图形。
94.具体的，异形垫片10对下层芯片的传输线阻抗特性影响在5％以内。
95.上层芯片的尺寸小于上板1001的尺寸。
96.具体的，上板1001的尺寸小于下层芯片的尺寸。
97.具体的，为了保证异形垫片10的强度，支撑部件1002与下层芯片接触部位的表面积占下层芯片的上表面的表面积的60％。
98.具体的，异形垫片10的加工流程包括：
99.步骤1、在硅片的上表面使用化学气相沉积法生长二氧化硅；
100.步骤2、使用物理气相沉积法生长ti层作为黏附层；
101.步骤3、使用物理气相沉积法生长au层作为顶部导电层，用于与上层芯片形成电连接；
102.步骤4、在金层表面涂敷保护层，并在硅片的下表面使用沉硅刻蚀形成高度可控的凹槽；
103.步骤5、去除上表面的保护层；
104.步骤6、划片形成单片的异形垫片10。
105.实施例2
106.本实施例提供了一种微波类半导体芯片组件的组装方法，如图5所示，包括：
107.s1、下层芯片8的下表面与基板7的上表面通过使用导电胶粘接或焊料焊接实现导电连接；
108.s2、下层芯片8的键合(pad)点通过第三引线6与基板7的键合(pad)点键合实现电气互联；
109.s3、异形垫片10的下表面通过绝缘胶实现与下层芯片8的装配；
110.s4、异形垫片10的上表面与上层芯片11的下表面导电连接，异形垫片10经过第二引线5与基板7的接地键合点键合；
111.s5、上层芯片11的键合点通过第四引线9与下层芯片8的键合点键合实现电气互联，上层芯片11的键合点通过第一引线4与基板7的键合点键合实现电气互联；
112.具体的，s1和s4中，导电连接采用导电胶或焊料，使用全自动/半自动贴片机或手工进行涂导电胶或贴焊片，通过固化炉实现导电胶烘烤固化或热台/真空钎焊炉实现焊片熔化焊接固定。
113.具体的，s3中，在全自动/半自动贴片机载物台上，通过使用贴片机吸头对异形垫片进行吸附后，蘸取一定厚度绝缘胶；
114.通过贴片机对位系统实现异形垫片与下层芯片的对位贴装；
115.通过固化炉实现异形垫片与下层芯片的粘接固定。
116.具体的，上述s3中，异形垫片在蘸胶工装中蘸取绝缘胶；如图4所示为蘸胶工装的结构示意图，蘸胶工装包括工装底座1、凹槽2、推压块3；
117.工装底座1的中央设有一定深度凹槽2；推压块3安装在工装底座1上，绝缘胶涂覆在凹槽2处；通过推压块3推压凹槽2内的绝缘胶12，进而得到一定厚度的胶。
118.具体的，上述s3中，将蘸胶工装摆放在全自动/半自动贴片机载物台上，通过使用贴片机吸头对异形垫片10进行吸附后，将其按压在蘸胶工装凹槽2中蘸取绝缘胶12。
119.具体的，为使上述微波类半导体芯片组件免受温度、湿度等环境变化的影响，同时防止机械振动、冲击所造成的损害，上述微波类半导体芯片组件的组装方法还包括：
120.s6、对s5步骤得到的组件采用真空条件下的液态胶体填充进行封装处理；
121.s7、通过bga植球在基板7的底面形成凸点。
122.实施例3
123.本实施例提供了一种微波类半导体器件，包括壳体及设于壳体内的微波类半导体芯片组件。该微波类半导体器件可用于雷达系统或飞行器中。当用于飞行器时，在飞行或者着陆时，微波类半导体器件不可避免地会受到一定的冲击，为了提高器件的抗振能力，微波类半导体器件还包括抗震结构，微波类半导体芯片组件通过抗震结构与壳体连接。
124.抗震结构包括第一弯杆、连接套筒和第二弯杆，第一弯杆的一端通过连接套筒与第二弯杆的一端滑动连接，第一弯杆的另一端和第二弯杆的另一端与壳体连接，微波类半导体芯片组件设于连接套筒上。这样，一方面，由于第一弯杆和第二弯杆均为弧形，在微波类半导体芯片组件受到冲击时，第一弯杆和第二弯杆能够进行一定的弹性形变，从而起到缓冲作用；另一方面，第一弯杆的一端通过连接套筒与第二弯杆的一端滑动连接，在第一弯杆和第二弯杆的弹性形变过程中，两者的端部会互相靠近，增加两者的弹性形变量，从而能够进一步对冲击进行缓冲。
125.考虑到任何材料均具有形变极限，为了避免第一弯杆和第二弯杆发生过大形变导致破坏，需要对第一弯杆和第二弯杆之间的相对滑动位移进行适当限定，连接套筒的一端套设于第一弯杆的外壁，连接套筒的另一端套设于第二弧形管的外壁，连接套筒与第一弯杆之间以及连接套筒与第二弯杆之间均设有限位件。示例性地，限位件包括设于第一弯杆和第二弯杆外壁的外环以及设于连接套筒内壁的内环，外环为刚性环，内环为弹性环，内环的内径小于外环的外径，沿逐渐靠近连接套筒中点的方向，多个内环的内径逐渐减小。
126.以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。

技术特征：
1.一种微波类半导体芯片组件，其特征在于，所述微波类半导体芯片组件包括多个微波类半导体芯片和异形垫片(10)；所述异形垫片(10)位于每两个相邻的上层芯片和下层芯片之间，所述异形垫片(10)的上表面镀金处理，所述异形垫片(10)的上表面与其上层芯片导电连接，所述异形垫片(10)的下表面与下层芯片绝缘隔离；芯片的下表面与基板(7)或异形垫片(10)的上表面实现导电连接；芯片的键合点通过引线与基板(7)或其他芯片的键合点实现电气互联，所述基板(7)的底面还设置有凸点或引脚。2.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述上层芯片和所述下层芯片均是裸芯片，所述裸芯片的背面镀金处理。3.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述上层芯片的尺寸小于异形垫片(10)的尺寸。4.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述引线为金丝或铝丝。5.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述异形垫片(10)包括上板(1001)和上板下方的支撑部件(1002)。6.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述支撑部件(1002)的数量为多个。7.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述异形垫片(10)的形状设计避开下层芯片表面的电路图形。8.根据权利要求1所述的微波类半导体芯片组件，其特征在于，所述异形垫片(10)通过在硅片上进行沉硅刻蚀加工制备得到。9.根据权利要求1-8所述的微波类半导体芯片组件，其特征在于，所述异形垫片(10)的加工流程包括：步骤1、在硅片的上表面使用化学气相沉积法生长二氧化硅；步骤2、使用物理气相沉积法生长ti层作为黏附层；步骤3、使用物理气相沉积法生长au层作为顶部导电层，用于与上层芯片形成电连接；步骤4、在金层表面涂敷保护层，并在硅片的下表面使用沉硅刻蚀形成高度可控的凹槽；步骤5、去除上表面的保护层；步骤6、划片形成单片的异形垫片(10)。10.一种微波类半导体器件，其特征在于，包括壳体及设于壳体内的权利要求1-9任一项所述的微波类半导体芯片组件。

技术总结
本发明公开了一种微波类半导体芯片组件，属于半导体芯片组装技术领域，解决了现有的微波类芯片采用二维平铺的形式，体积大，集成密度低的问题。微波类半导体芯片组件包括多个微波类半导体芯片和异形垫片；异形垫片位于每两个相邻的上层芯片和下层芯片之间，异形垫片的上表面镀金处理，异形垫片的上表面与其上层芯片导电连接，异形垫片的下表面与下层芯片绝缘隔离；芯片的下表面与基板或异形垫片的上表面实现导电连接；芯片的键合点通过引线与基板或其他芯片的键合点实现电气互联，基板的底面还设置有凸点或引脚。本发明的微波类半导体芯片组件实现了多层微波类半导体芯片的立体组装，集成密度高。集成密度高。集成密度高。


技术研发人员：邵明坤 郝成丽 鱼家傲 靳卓
受保护的技术使用者：北京华航无线电测量研究所
技术研发日：2022.01.30
技术公布日：2023/8/8