一种封装盒、封装结构以及量子计算机的制作方法

1.本技术属于量子信息领域，尤其是量子计算技术领域，特别地，本技术涉及一种封装盒、封装结构以及量子计算机。


背景技术：

2.位于量子芯片上的量子比特是执行量子计算的基本单元，通过对量子比特的频率的调控可以调整量子比特性能，从而实现一系列的操作。随着芯片中量子比特数目的不断增加，其所需要的信号端口也越来越多。那么，对应地所需要的与芯片连接的各种线路也越来越多。如果不能控制与芯片连接的这些线路的合理排布，将会增加芯片集成的难度，也不利于进行封装操作。


技术实现要素：

3.本技术的示例提供了一种封装盒、封装结构以及量子计算机。其能够被用于方便地封装芯片，并且可以提供稳定和有效的芯片信号传输路径、还有助于提高芯片封装的集成度。
4.本技术示例的方案，通过如下内容实施。
5.在第一方面，本技术的示例提供了一种封装盒。其包括：
6.底座，具有从表面凹陷而成的凹槽，凹槽被构造为至少部分地容纳芯片；
7.被构造为沿给定方向可分离地定位到底座、并与底座连接的顶盖，顶盖具有基体、以及附接到基体的电性接触件，电性接触件具有彼此电连接的信号端口和接触部，接触部被配置为与芯片的信号端口实现信号连通，其中，接触部能够受迫被压缩而缩短、且在压力部分或全部消除时被释放而伸长；以及
8.连接件，被配置为分别与底座和顶盖连接，以使底座和顶盖沿给定方向被相对且可分离地定位、以及使接触部受迫地接触信号端口。
9.在该封装盒中，底座和顶盖通过连接件实现连接，且底座和顶盖还能够彼此分离。如此，在底座和顶盖彼此连接时，可以将配置到二者之间的芯片稳定地约束和限制；而当二者彼此分离时，则也可以选择芯片移除。并且，在封装盒中的顶盖配置有电性接触件，而芯片与外界信号之间的连接也相应地被选择为通过该电性接触件所提供。
10.一方面，由于电性接触件通过能够如上述的伸缩的接触部而与芯片的信号端口信号连通。因此，在将芯片设置到底座和顶盖之间时，电性接触件能够在紧紧地抵触到信号端口，且持续地保持稳定接触。由此，可以确保芯片的信号能够稳定地通过电性接触件传输。另一方面，由于电性接触件是预设到顶盖上的，因此，电性接触件被预先合理地(例如分布密度、分布区域、姿态等)布局到顶盖。如此顶盖上的空间可以被充分和自由地利用，并且因此，直接或随意地连接到芯片的线缆所存在的杂乱、空间浪费的问题可以被克服。那么，通过该封装盒可以连接更多的线缆，从而有助于提高集成度，且降低封装难度如线缆的连接难度。
11.根据本技术的一些示例，凹槽的深度大于芯片的厚度；和/或，顶盖具有第一区域、和位于第一区域外侧的第二区域，电性接触件位于第二区域。
12.将凹槽的深度设置为大于芯片的厚度，从而使得芯片以相对于底座的表面完全下沉的形式被嵌入到底座的凹槽内，从而可以允许底座的表面和顶盖的表面彼此接触，因此，二者能够更封闭的空间，以将芯片与封装盒的空间隔离开，进而使芯片可以免于受到外界环境的不利影响。
13.根据本技术的一些示例，封装盒包括导热垫，导热垫配置到凹槽内且定位到与芯片接触的区域。
14.导热垫可以起到将芯片运行过程中产生的热量导出，从而有助于减少芯片的热累积，避免热损伤和热噪声对芯片的潜在影响；同样地，导热垫也提高了热传递效率，对于需要工作在低温环境中的超导量子芯片而言也利于提高制冷效率。
15.根据本技术的一些示例，导热垫具有第一垫层和第二垫层，其中，第一垫层垫附接到凹槽的侧壁，第二垫层垫附接到凹槽的底壁。
16.在凹槽的侧壁和底壁配置导热垫可以在更大的区域对芯片进行散热，提高散热效果。
17.根据本技术的一些示例，第一垫层具有薄区和厚区，第一垫层具有由薄区至厚区的渐变厚度，且薄区远离凹槽的底壁，厚区临近凹槽的底壁。
18.将位于凹槽侧壁的第一垫层设置渐变厚度可以提到芯片在底座的凹槽内的安装效果，例如向凹槽内下放芯片的速度更加平缓。
19.根据本技术的一些示例，在薄区和厚区的连接处具有用于与芯片的周缘接触的平台，平台被构造为使芯片与凹槽的底壁平行。
20.平台可以限制向凹槽内下放芯片的下沉深度，相应地也能指示芯片是否下放到位。此外，平台还确保了芯片在凹槽内的姿态，避免其以相对于凹槽的底壁发生倾斜的情况。
21.根据本技术的一些示例，导热垫具有弹性。
22.导热垫的弹性使得其能够受压形变，从而可以充分地填充芯片与凹槽之间的缝隙。导热垫可以提供给芯片更稳固的姿态，避免在凹槽内的轻微移动。
23.根据本技术的一些示例，连接件具有外螺纹，底座和顶盖分别设置与外螺纹匹配的内螺纹。
24.连接件与底座和顶盖螺纹配合，可以提高连接的稳固性，也方便于在必要时进行拆卸。
25.根据本技术的一些示例，底座具有孔且孔内配置内螺纹；在孔内具有能够被连接件的端部破坏的隔膜，且隔膜的表面与所孔的内螺纹的螺距方向垂直。
26.隔膜的位置被选择，可以指示预期设置的位置。因此，隔膜可以用于指示连接件是否合适地安装到位，从而可以避免芯片被挤压而被破坏的问题发生。
27.根据本技术的一些示例，隔膜位于连接件在底座中的行程的末段。
28.在第二方面，本技术的示例提供了封装结构，包括：
29.芯片，芯片具有暴露的信号端口；以及
30.封装盒，芯片配置于凹槽中，且电性接触件的接触部与信号端口电性地挤压接触。
31.根据本技术的一些示例，芯片是量子芯片；和/或，芯片是倒装芯片且具有叠置的第一芯片和第二芯片。
32.根据本技术的一些示例，芯片是倒装芯片，第一芯片在第二芯片具有投影区域，投影区域位于第二芯片之内，且信号端口位于第二芯片且在投影区域之外。
33.在第三方面，本技术的示例提供了量子计算机，包括如前述的封装结构。
34.有益效果：
35.本技术示例中的封装盒被用于安装芯片。芯片被固定到封装盒中的底座和顶盖之间，并且将芯片的信号端口与附接到顶盖的电性接触件进行信号连通。此外，电性接触件与信号端口的连接非常稳定，可以有效避免芯片运转时由于连接不稳而造成的信号中断。并且因为采用预制到顶盖的电性接触件作为信号传输的元件，可以使信号线路以更加紧凑的方式配置，从而有助于提高芯片在封装时的接入线路的密度、同时为其他线路和元器件等预留了空间，进而也对应地提高了芯片的集成度。
附图说明
36.为了更清楚地说明，以下将对描述中所需要使用的附图作简单地介绍。
37.图1为相关技术中量子芯片上量子比特的结构示意图；
38.图2为本技术的示例中提出的一种封装结构(不包括连接件)的示意图；
39.图3为本技术的相互配合的封装盒和芯片在第一视角的爆炸结构示意图；
40.图4为本技术的相互配合的封装盒和芯片在第二视角的爆炸结构示意图；
41.图5为本示例的封装盒中的顶盖在第一视角的结构示意图；
42.图6为本示例的封装盒中的顶盖在第二视角的结构示意图；
43.图7为本示例的封装盒中的底座的结构示意图。
44.附图标记说明：100-封装结构；101-底座；1011-凹槽；102-顶盖；1021-电性接触件；10211-外围电路连接部；10212-接触部；103-芯片；1031-第一芯片；1032-第二芯片。
具体实施方式
45.量子芯片是量子计算机中执行量子计算的处理器。量子芯片包含的量子比特结构为处理器的处理单元。量子比特为一个遵循量子力学规律的二能级系统，可以处于0和1的任意叠加状态。
46.根据构建量子比特所采用的不同物理体系，在物理实现方式上量子比特包括超导量子电路、半导体量子点、离子阱、金刚石空位、拓扑量子、光子等。其中，超导量子计算是目前进展最快、最好的一种固体量子计算实现方案。
47.超导量子电路的能级结构可通过外加电磁信号进行调控，且电路的设计定制的可控性强。同时，得益于现有成熟的集成电路工艺、微纳加工技术，超导量子电路具有其他量子比特物理体系难以比拟的可扩展性和优势。
48.基于超导量子电路的量子芯片，包含量子比特和微波谐振腔等超导电路结构。其中的量子比特是利用电容和具有非线性电感特性的约瑟夫森结所构成的二能级系统。通过设计成不同形状，以实现不同目标的电容、电感等电学参数状态。transmon量子比特(传输子量子比特)的形状形似“+”形，其由一个十字形的电容以及连接该电容的一个分支的末端
的超导量子干涉装置(superconducting quantum interference device，简称squid)组成。其中，超导量子干涉装置(squid)包含一个或多个约瑟夫森结；约瑟夫森结是包括两个电极以及将这两个电极分隔开的一个薄绝缘势垒层的器件，并且这两个电极的材料可以在自身的临界温度时表现出超导特性或在低于该临界温度特性时表现出超导特性。
49.上述的量子比特体系中，在量子比特周围存在多种不同功能的电路结构，例如，读取谐振腔以及用于量子比特间耦合连接的耦合器。
50.电路结构还包括对量子比特进行xy旋转操作的驱动控制信号线(xy-control line，又称xy控制线或脉冲调控信号线)。通过在电路中施加驱动的电压信号，可以对量子比特进行跃迁激发；其通过电容耦合与量子比特关联。
51.电路结构还包括对量子比特进行z旋转操作的电路结构，并且由超导量子干涉装置(squid)附近的控制信号线完成；其被称为磁通调控信号线(z-control line，又称z控制信号线或频率调控信号线)。如前述，磁通调控信号线布置于超导量子干涉装置(squid)附近，其激励电流、并通过磁场与超导量子干涉装置(squid)相互电感耦合。
52.需要说明的是，磁通调控信号线和驱动控制线路都可以用于控制量子比特，但是它们的控制形式和目的在本质上是不同的。
53.其中，驱动控制信号线以电场的形式向量子比特施加脉冲，该脉冲使量子比特的能级发生跃迁。
54.而磁通调控信号线传输的信号将产生磁场、并施加到超导量子干涉装置(squid)区域，同时穿过量子干涉装置(squid)区域的磁通量可以引起squid的临界电流的变化。该临界电流的变化导致该可调谐量子比特的频率的变化，即可以通过磁通调控信号线传输的信号实现对量子比特的频率的控制。
55.图1为相关技术中量子芯片上排布的量子比特的结构示意图。
56.结合图1所示，量子比特的结构常采用单个对地的电容，及一端接地、另一端与该电容连接的超导量子干涉装置。并且该电容常为十字型平行板电容。
57.参见图1所示，十字型电容板cq(即比特电容)被接地平面(gnd)包围，且十字型电容板cq与接地平面(gnd)之间具有间隙(通常是空气间隙，绝缘)。
58.超导量子干涉装置的一端连接至十字型电容板cq(的一个电容臂的末端，如后续提及的第一端)，另一端连接至接地平面(gnd)。
59.由于十字型电容板cq的第一端通常用于连接超导量子干涉装置，第二端则用于与读取谐振腔耦合。而十字型电容板cq的另外两端则用于与相邻量子比特耦合，以实现比特扩展。第一端和第二端的附近通常预留一定的空间，以用于布置驱动控制信号线、磁通调控信号线等微波传输线。同样地，谐振腔的附近通常预留一定的空间用于布置与谐振腔形成耦合的读取信号传输线。
60.执行量子计算时，利用磁通调控信号线上的磁通调控信号先将量子比特的频率调整到工作频率(初态制作)，再通过驱动控制信号线施加量子态调控信号对处于初始态的量子比特进行量子态调控，然后采用谐振腔读取调控后的量子比特的量子态。
61.具体地，可以通过在与谐振腔耦合的读取信号传输线上施加读取探测信号(例如，频率为4ghz—8ghz的微波信号)，然后对经读取信号传输线输出的读取反馈信号(响应于读取探测信号的信号)进行解析，从而确定量子比特所处于的量子态。磁通调控信号线、驱动
控制信号线和读取信号传输线等结构均可以采用微波传输线结构，在此不再赘述。
62.需要说明的是，量子芯片执行量子计算过程如下：
63.将量子计算任务中的量子程序经编译生成的波形指令等发送至物理信号生成装置。物理信号生成装置生成对应的物理信号，且其被发送至量子芯片、以操作对应量子比特。然后，施加量子态读取信号至对应量子比特，并根据量子比特基于量子态读取信号反馈的读取反馈信号确定量子比特的量子态信息，最后解析出量子计算结果。
64.结合上述内容可制，量子芯片需要配置许多的信号输入/输出端口。因此，在将芯片进行封装时，也对需要配置较多的线路。但无法合理地布局这些线路时会影响芯片的更高程度的集成，并且也容易干扰这些线路与芯片的端口的正常连接，即提高了芯片的封装难度。
65.为此，在本技术的示例中提供一种封装盒，参阅图2至图7。该封装盒包括底座101、顶盖102以及连接件，参阅图2。底座101与顶盖102通过连接件实现彼此连接且能够在需要时被拆除，从而允许底座101和顶盖102相互分离。其中的底座101和顶盖102之间则主要作为芯片103的容纳空间，且通过在顶盖102的电性接触件1021与芯片103的信号端口信号联通。
66.如图3、图4和图7所示，其中为了限制芯片103在底座101上的位置，避免其发生非希望的位移，底座101具有从表面凹陷而成的凹槽1011。凹槽1011用于至少部分地容纳芯片103；即凹槽1011的深度可以被按照需要地配置为各种数值，以便与芯片103匹配。
67.一般地，为了将芯片103尽量地环境隔离开，可以选择将凹槽1011的深度设置为大于芯片103的厚度，从而使得芯片103下沉到凹槽1011中，且其芯片103的上表面也是位于凹槽1011的顶部表面以下。或者，如果有此必要，凹槽1011的深度小于芯片103的厚度，从而到芯片103嵌入到凹槽1011后，且芯片103的部分是暴露到凹槽1011之外的。可以理解的是，芯片103是通过自身的衬底(如硅片或蓝宝石)与凹槽1011的内部表面接触的。
68.考虑到芯片103工作过程中会产热，以及如果设计到芯片103为超导量子芯片103而需要的极低的工作温度，为在底座101设置的芯片103配置导热或称传热结构是有益的。示例性地，部分示例中，封装盒可以配置导热垫；并且导热垫配置到底座101所设置的凹槽1011内，同时定位到与芯片103接触的区域。导热垫可是通过胶(胶是导热的)粘贴，或者导热垫为导热胶/有黏性或粘性的导热材料。作为替代，导热垫也可以是嵌入到凹槽1011的内表面。
69.进一步地，导热垫具有第一垫层和第二垫层。并且其中的第一垫层垫附接(如前述的胶粘或嵌合)到凹槽1011的侧壁，第二垫层垫附接到凹槽1011的底壁。通过将导热垫进行分区配置，有利于导热垫与凹槽1011内的芯片103更加充分和有效地接触。
70.作为一种有益的尝试，第一垫层具有薄区和厚区。基于此，第一垫层具有由薄区至厚区的渐变厚度，并且薄区远离凹槽1011的底壁，厚区临近凹槽1011的底壁。其中的厚度按照垫层对应于相应凹槽1011的侧壁的垂直方向被定义和测量。因此，第一垫层的厚度被描述为：以垂直于凹槽1011的内侧壁方向为基准，从该内侧壁表面至第一垫层的顶部表面的距离。采用上述结构配置，从凹槽1011的顶部至凹槽1011的底部，第一垫层的厚度由薄至厚变化。那么在芯片103安置到凹槽1011内的过程中，芯片103可以更平稳地下沉，从而能够在一定程度上可避免芯片103的潜在磕碰。
71.此外，部分示例中，还可以选择在第一垫层的薄区和厚区的连接处配置用于与芯片103的周缘接触的平台。那么，在第一垫层被合理和准确地配置后，其平台能够使芯片103与凹槽1011的底壁平行、并因此避免歪斜。例如，第一垫层是呈套筒状或中空的柱状结构，则平台也可以是环形的。
72.考虑到芯片103在底座101的凹槽1011内可能的晃动，部分示例中，导热垫选择为具有弹性的材料制作。因此，芯片103被置于凹槽1011内时，芯片103可以挤压导热垫，从而使导热垫受压形变而可以填充芯片103和凹槽1011的内壁之间的空间。
73.以上内容主要描述了封装盒的结构，以下将就与之配合的顶盖102进行描述。
74.如前文，顶盖102是与底座101配合用以限制芯片103的。顶盖102能够与沿着给定方向以可分离的方式定位到底座101、并与底座101连接的顶盖102。其中的给定方向通常是底座101的厚度方向。由于需要“安装”芯片103，因此，顶盖102与底座101是可分离的，且在需要时进行连接。
75.在结构上，顶盖102具有基体和电性接触件1021；并且电性接触件1021附接到基体。基于封装盒的制作便利性考虑，一些示例中，电性接触件1021可以选择以独立的元件的方式被配置。示例中，电性接触件1021具有彼此电连接的信号端口(例如也可被描述为外围电路连接部10211)和接触部10212，参阅图5和图6。其中的信号端口是用于与芯片103的外围电路(可以是各种读取、操作用的线路)连接的构件；同时，接触部10212则是与芯片103的信号端口(例如可以被描述为扇出/fan-out端口，也可是扇入/fan-in端口；一些示例中被实现为焊盘/pad)通信连接的构件。即，接触部10212被配置为与芯片103的信号端口实现信号连通。
76.顾名思义，接触部10212与芯片103的信号端口是接触的，而非采取诸如焊接、螺纹连接、粘接等，从而避免这些连接操作对芯片103的信号端口的不利影响。并且，其中的接触部10212能够受迫被压缩而缩短、且在压力部分或全部消除时被释放而伸长。换言之，接触部10212是可伸缩的。另外，值得指出的是，接触部10212一般是通过自身的自由端部或称末端与芯片103的信号端口接触。该自由端部例如是平头的，或者是具有一定圆角程度的圆头-其表面光滑。
77.特别地，能够伸缩的接触部10212可以允许其与芯片103的信号端口实现更好和稳定的接触，从而确保信号的稳定传输。例如，在接触部10212与芯片103的信号端口接触的情况下，接触部10212处于预紧或张紧的状态；即接触部10212挤压芯片103的信号端口，可以确保在封装盒抖动的情况下，接触部10212与芯片103的信号端口仍然是稳定接触的。
78.在一些示例中，基于芯片103设计、以及线路布局等方面考虑，可以选择以分散或者集中等方式，将信号端口和接触部10212进行对应的布置。例如，在示例中，顶盖102被定义处第一区域和第二区域。其中，第二区域位于第一区域的外侧；对应于此，电性接触件1021位于第二区域。因此，电性接触件1021的信号端口和接触部10212分别位于顶盖102的两侧；且在顶盖102的厚度方向，信号端口和接触部10212位于其两侧。示例性地，电性接触件1021可以选择为弹簧针；或者，其为金属柱且在一端为中空的结构，同时该中空部分利用弹簧套设有沿轴向可滑动地配置有导电的活动件。
79.另外，在顶盖102的表面还可以设置弹性胶圈以及用于部分容纳弹性胶圈的环形槽。弹性胶圈安装到环形槽内，且弹形胶圈还能够与底座101的表面接触。利用该结构设计，
顶盖102与底座101接触可以更牢固，彼此的相对位移可以被完全消除或尽量地消除，避免晃动使接触部10212与端口之间的接触失效。
80.在所描述的顶盖102和底座101的基础上，封装盒配置连接件以将底座101和顶盖102连接。即，连接件分别与底座101和顶盖102连接。并且在对连接件的操作下，底座101和顶盖102沿给定方向如底座101的厚度方向，二者被相对且可分离地定位，同时还使接触部10212受迫地接触信号端口。作为一种方便操作和使用的示例，连接件具有外螺纹，且底座101和顶盖102分别设置与外螺纹匹配的内螺纹。由此，连接件与底座101和顶盖102分别螺纹连接。或者，连接件还可以在两端具有螺纹，而在两端的螺纹之间的区域则为光滑的表面；例如连接件为双头螺柱。连接件还可以被配置为其他能够实现可拆卸连接的紧固件，本技术对此不做具体限定。
81.其他示例中，为了使得顶盖102能够平稳地与底座101连接，确保顶盖102的表面的各处与底座101的表面的距离是相同的，可以对底座101的结构进行改造。通过这样的改造可以降低操作的难度。例如，如果连接件采用为螺栓与螺母的配合结构，则可能需要更高的精度调整；例如需要考虑顶盖102和底座101之间的距离、以及螺栓的螺距等。
82.或者，在一些示例中，底座101的内螺纹所对应的孔内配置隔膜(部分示例中，隔膜位于连接件在底座101中的行程的末段)。该隔膜是能够被连接件的端部破坏的。且隔膜的表面与所孔的内螺纹的螺距方向垂直。因此，在螺栓与底座101的旋转连接过程中，当到达一定的位置时，螺栓的端部可以刺破或挤破隔膜。因此，通过有意地选择隔膜在孔内的位置选择，对螺栓与底座101的连接过程中螺栓破坏隔膜，从而可以知晓螺栓已经到达预期的设计位置。在这样的使用情况下也可以使伸缩的接触部10212与芯片103的信号端口施加的作用力是一致和在芯片103的信号端口的结构强度的限度内的。
83.至此，上文已经对封装盒的结构进行了充分的描述。作为其应用的实例，示例中提出了一种封装结构100，该封装结构100包括芯片103和封装盒。其中，芯片103具有暴露的信号端口；而芯片103配置于封装盒的凹槽1011中，并且封装盒的电性接触件1021的接触部10212与信号端口电性地挤压接触。其中的芯片103例如是超导量子芯片103或者经典芯片103等。或者芯片103还可以被选择为基于前述的芯片103且是通过倒装焊的倒装芯片103。
84.示例性地，倒装芯片103具有叠置的第一芯片1031芯片103和第二芯片1032芯片103。特别地，第一芯片1031芯片103在第二芯片1032芯片103具有投影区域，并且投影区域位于第二芯片1032芯片103之内。进一步地，芯片103的信号端口位于第二芯片1032芯片103且在投影区域之外。相应地，封装盒的电性接触件1021的投影也是位于投影区域之外，并与信号端口上下相对。此外，由此可以知晓，顶盖102的第二区域是与前述的投影区域之外的区域相对的。
85.作为进一步的应用实例，示例中还提出了一种量子计算机，并且因此，该量子计算机包括封装结构100。量子计算机还进一步包括其他读取和控制系统等，在此不予赘述。
86.上面通过参考附图描述的实施例是示例性的，仅用于解释本技术，而不能解释为对本技术的限制。
87.为使本技术实施例的目的、技术方案和优点更加清楚，前文参考附图描述一个或多个实施例。其中，贯穿全文相似的附图标记用于指代相似的组件。在上文的描述中，出于解释的目的，阐述了许多具体细节，以便提供对一个或多个实施例的更透彻的理解。然而，
很明显，在各种情况下，可以在没有这些具体细节的情况下实践一个或多个实施例，各个实施例在不矛盾的前提下可以相互结合相互引用。
88.需要说明的是，本技术的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
89.另外，应该理解的是，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
90.以上依据图式所示的实施例详细说明了本技术的构造、特征及作用效果，以上所述仅为本技术的较佳实施例，但本技术不以图面所示限定实施范围，凡是依照本技术的构想所作的改变，或修改为等同变化的等效实施例，仍未超出说明书与图示所涵盖的精神时，均应在本技术的保护范围内。

技术特征：
1.一种封装盒，其特征在于，包括：底座，具有从表面凹陷而成的凹槽，所述凹槽被构造为至少部分地容纳芯片；被构造为沿给定方向可分离地定位到底座、并与底座连接的顶盖，所述顶盖具有基体、以及附接到基体的电性接触件，电性接触件具有彼此电连接的信号端口和接触部，所述接触部被配置为与所述芯片的信号端口实现信号连通，其中，接触部能够受迫被压缩而缩短、且在压力部分或全部消除时被释放而伸长；以及连接件，被配置为分别与底座和顶盖连接，以使底座和顶盖沿给定方向被相对且可分离地定位、以及使接触部受迫地接触信号端口。2.根据权利要求1所述的封装盒，其特征在于，凹槽的深度大于芯片的厚度；和/或，顶盖具有第一区域、和位于第一区域外侧的第二区域，电性接触件位于所述第二区域。3.根据权利要求1或2所述的封装盒，其特征在于，封装盒包括导热垫，导热垫配置到凹槽内且定位到与芯片接触的区域。4.根据权利要求3所述的封装盒，其特征在于，导热垫具有第一垫层和第二垫层，其中，第一垫层垫附接到凹槽的侧壁，第二垫层垫附接到凹槽的底壁。5.根据权利要求4所述的封装盒，其特征在于，第一垫层具有薄区和厚区，第一垫层具有由薄区至厚区的渐变厚度，且薄区远离凹槽的底壁，厚区临近凹槽的底壁。6.根据权利要求5所述的封装盒，其特征在于，在薄区和厚区的连接处具有用于与芯片的周缘接触的平台，平台被构造为使芯片与凹槽的底壁平行。7.根据权利要求3所述的封装盒，其特征在于，导热垫具有弹性。8.根据权利要求1所述的封装盒，其特征在于，连接件具有外螺纹，底座和顶盖分别设置与外螺纹匹配的内螺纹。9.根据权利要求8所述的封装盒，其特征在于，底座具有孔且孔内配置内螺纹；在孔内具有能够被连接件的端部破坏的隔膜，且隔膜的表面与所孔的内螺纹的螺距方向垂直。10.根据权利要求9所述的封装盒，其特征在于，隔膜位于连接件在底座中的行程的末段。11.一种封装结构，其特征在于，包括：芯片，所述芯片具有暴露的信号端口；以及封装盒，芯片配置于凹槽中，且电性接触件的接触部与所述信号端口电性地挤压接触。12.根据权利要求11所述的封装结构，其特征在于，芯片是量子芯片；和/或，芯片是倒装芯片且具有叠置的第一芯片和第二芯片。13.根据权利要求12所述的封装结构，其特征在于，芯片是倒装芯片，第一芯片在第二芯片具有投影区域，投影区域位于第二芯片之内，且信号端口位于第二芯片且在投影区域之外。14.一种量子计算机，其特征在于，包括如权利要求11至13中任意一项所述的封装结构。

技术总结
本申请公开了一种封装盒、封装结构以及量子计算机，属于量子信息领域。封装盒包括底座、顶盖以及连接件；其中连接件用于将底座和顶盖连接而彼此相对地定位。底座具有供放置芯片的凹槽，且通过顶盖设置的电性接触件与芯片上的信号端口电性接触。该封装盒可以用于对芯片进行封装，且确保芯片的能够通过顶盖稳定地输出信号，也能够获得更好的封装密度。也能够获得更好的封装密度。也能够获得更好的封装密度。


技术研发人员：请求不公布姓名
受保护的技术使用者：本源量子计算科技（合肥）股份有限公司
技术研发日：2023.02.24
技术公布日：2023/8/8