一种NPU安全中断复位方法、系统、NPU芯片及电子设备与流程

一种npu安全中断复位方法、系统、npu芯片及电子设备
技术领域
1.本发明属于人工智能技术领域，特别是涉及一种npu安全中断复位方法、系统、npu芯片及电子设备。


背景技术：

2.npu(neural-networks process units)神经网络处理单元。其针对于矩阵运算进行了专门的优化设计，解决了传统芯片在神经网络运算时效率低下的问题。npu工作原理是在电路层模拟人类神经元和突触，并且用深度学习指令集直接处理大规模的神经元和突触，一条指令完成一组神经元的处理。
3.npu的各eu(执行单元)通过syncmanager(同步管理器)彼此之间同步，互相配合以完成相关业务的计算。若由于内部或外部原因，导致配合异常，需要复位以恢复到正确的工作状态。目前主流设计使用与npu交互出错的外部模块和npu整体或者出错的eu一起复位，来恢复到正确的工作状态，这可能会导致与npu交互的其他外部模块或者npu内部的其他正常工作的eu出错。


技术实现要素：

4.本发明的目的在于提供一种npu安全中断复位方法、系统、npu芯片及电子设备，用于解决在npu与外部模块交互通信出错时npu的安全中断复位的问题。
5.第一方面，本发明提供一种npu安全中断复位方法，所述npu安全中断复位方法包括：所述npu接收cpu的中断触发指令；根据所述中断触发指令置位npu内对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元根据cpu的复位指令进行复位。
6.本发明中，在npu中的执行单元内提前设置预设的中断指令，能够为npu找到最佳的安全中断复位位置，避免了与npu交互出错的外部模块和npu整体或者出错的执行单元一起复位时，导致其他与npu交互通信的外部模块或npu内部其他正常工作的执行单元出错的问题，节约了更多的时间成本，避免了资源的浪费。
7.在第一方面的一种实现方式中，所述执行单元执行到任务中预设的中断指令时停止工作，包括：所述预设的中断指令为指令队列结尾处的闲置寄存器；所述指令队列为所述任务的集合；所述执行单元根据所述闲置寄存器和所述置位的暂停寄存器的触发，停止工作。
8.在第一方面的一种实现方式中，所述执行单元执行到任务中预设的中断指令时停止工作，包括：所述预设的中断指令为所述任务中插入的yield指令；所述执行单元根据所述yield指令和所述置位的暂停寄存器的触发，停止工作。
9.在第一方面的一种实现方式中，所述npu通过总线与所述cpu通信相连；所述执行单元停止工作后，待所述总线上不存在任何操作时，将内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令。
10.在第一方面的一种实现方式中，根据所述中断触发指令置位所述npu内的同步管理单元的flush寄存器，使所述npu中的其他执行单元正常工作不受所述对应的执行单元的中断干扰。
11.第二方面，本发明提供一种npu安全中断复位系统，所述npu安全中断复位系统包括：外部模块、cpu和npu；所述外部模块与所述cpu通信连接，用于向所述cpu发出故障报警信号；所述cpu根据所述故障报警信号生成中断触发指令；所述npu与所述cpu通过总线通信相连，接收所述中断触发指令；所述npu包括若干个执行单元和同步管理单元；所述npu根据所述中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元根据cpu的复位指令进行复位。
12.第三方面，本发明提供一种npu芯片，所述npu芯片包括：若干个执行单元和同步管理单元；各所述执行单元内设置有暂停寄存器，用于置位对应的执行单元；所述同步管理单元内设有flush寄存器，用于同步管理所述npu芯片内的其他执行单元独立工作，不受置位的执行单元的中断干扰；所述npu芯片根据外部的中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作，并根据外部的复位指令进行复位。
13.在第三方面的一种实现方式中，所述npu芯片还包括控制单元，用于控制所述npu芯片中若干个执行单元的工作。
14.第四方面，本发明提供一种电子设备，包括上述所述的npu芯片。
15.第五方面，本发明提供一种电子设备，所述电子设备包括：存储器，所述存储器用于存储计算机程序；处理器，所述处理器用于执行所述计算机程序，以使所述电子设备执行上述所述的npu安全中断复位方法。
16.如上所述，本发明所述的一种npu安全中断复位方法、系统、npu芯片及电子设备，具有以下有益效果：
17.本发明中，在npu中的执行单元内提前设置预设的中断指令，能够为npu找到最佳的安全中断复位位置，避免了与npu交互出错的外部模块和npu整体或者出错的执行单元一起复位时，导致与npu交互通信的其他外部模块或npu内部其他正常工作的执行单元出错的问题，节约了更多的时间成本，避免了资源的浪费。
附图说明
18.图1显示为本发明实施例所述的cpu和npu通信结构示意图。
19.图2a显示为本发明实施例所述的npu安全中断复位方法流程示意图。
20.图2b显示为本发明实施例所述的npu内执行单元结构示意图。
21.图3显示为本发明另一实施例所述的npu安全中断复位方法流程示意图。
22.图4显示为本发明另一实施例所述的cpu和npu通信结构示意图。
23.图5a-5c显示为本发明实施例所述的npu安全中断复位方法工作原理示意图。
24.图6a-6d显示为所述npu安全中断复位方法应用于神经网络图片处理流程示意图。
25.图7显示为本发明实施例所述的npu安全中断复位系统结构图。
26.图8显示为本发明实施例所述的npu芯片结构示意图。
27.图9显示为本发明实施例所述的电子设备结构示意图。
100通过总线通信相连，npu 100包含多个执行单元110(如图中eu0、eu1、
…
、eun)，其中，每个执行单元中都增设有暂停寄存器(如halt
_
en寄存器)，当npu 100接收到来自cpu 200的中断触发指令时，根据中断触发指令将npu 100内对应的执行单元的暂停寄存器进行置位，执行单元执行的任务中设置有预设的中断指令，当一个执行单元中的暂停寄存器被置位，且该执行单元执行到任务中预设的中断指令时，该执行单元停止工作，当cpu 200检测到该执行单元停止工作时，发出复位指令对该执行单元进行复位。
54.如图2a所述，本发明实施例提供一种npu安全中断复位方法，所述npu安全中断复位方法包括如下步骤：
55.步骤s1、所述npu接收cpu的中断触发指令。
56.具体的，与npu通信相连的外部设备发生中断故障，为了不妨碍与之互相通信的npu内的执行单元的正常运行，外部设备将向cpu发送故障报警信号，cpu根据接收到的故障报警信号向npu发送中断触发指令，以告知npu需要进行中断处理。
57.步骤s2、根据所述中断触发指令置位npu内对应的执行单元的暂停寄存器。
58.具体的，npu根据接收到的中断触发指令将npu内对应的执行单元的暂停寄存器进行置位，以告知npu中对应的执行单元需要暂停；npu内有若干个执行单元，该中断指令可以只中断其中一个执行单元，也可以中断其中某几个执行单元，具体中断哪个执行单元可根据该中断指令中包含的信息确定。
59.于另一实施例中，也可由cpu根据中断触发指令置位npu内对应的执行单元的暂停寄存器；暂停寄存器被置位代表npu可以进入停机状态。
60.步骤s3、所述执行单元执行到任务中预设的中断指令时停止工作。
61.具体的，如图2b所示，所述执行单元包含多个任务，多个任务组成一指令队列。当一执行单元(比如eu0)中的暂停寄存器被置位，且该执行单元中设置有预设的中断指令，那么当该执行单元执行到预设的中断指令时将停止工作；
62.于本发明一实施例中，所述预设的中断指令为指令队列结尾处的闲置寄存器；所述指令队列为所述任务的集合；所述执行单元根据所述闲置寄存器和所述置位的暂停寄存器的触发，停止工作。
63.具体的，闲置寄存器可为执行单元的指令队列结尾处的eu_idle寄存器，代表该执行单元此时为空闲状态。
64.其中，eu_idle寄存器是指在英特尔处理器架构中，execution unit(执行单元)的空闲标志位。当eu_idle寄存器被设置为1时，处理器进入了空闲状态，即停止执行任何指令，以节省功耗。在处理器需要重新运行时，将eu_idle寄存器重新设置为0即可。
65.在intel的处理器中，eu_idle寄存器是由acnt2 msr寄存器的第32位来控制的。当该位为1时，eu处于空闲状态，当该位为0时，eu处于正常的执行状态。eu_idle寄存器可以通过修改acnt2 msr寄存器的第32位来进行设置和清除。其中acnt2代表advanced core new technologies，在英特尔的最新处理器架构中，已经被优化和改进，成为了intel pt(processor trace)技术所使用的ptwrite指令。该指令可以将数据写入到trace buffer中，以用于调试和性能分析等目的。eu_idle寄存器是英特尔处理器架构中一个重要的寄存器，它可以通过控制cpu的执行状态来实现功耗管理和性能优化等功能。
66.当一执行单元(比如eu0)中的暂停寄存器被置位，该执行单元eu0执行到指令队列
结尾处的eu_idle寄存器时，该执行单元eu0停止工作。
67.于本发明一实施例中，所述预设的中断指令为所述任务中插入的yield指令；所述执行单元根据所述yield指令和所述置位的暂停寄存器的触发，停止工作。
68.具体的，预设的中断指令yield指令，设置于执行单元的指令队列结尾处(即指令队列中最后一个任务的结尾处)，以防止该执行单元执行到一部分任务时就停止工作。
69.其中，yield指令用于多线程编程中，主要用于让当前线程暂停执行，并将cpu资源交给其他线程。当一个线程执行到yield指令时，它会立即停止执行，并将控制权交给调度器(scheduler)来调度其他线程。其他线程执行完毕后，当前线程会从yield指令之后的位置继续执行。可以将yield指令视为操作系统中线程调度的一个手段，它能够帮助程序员实现多任务并发编程，并提高程序的性能和吞吐量。yield指令是一种重要的指令，它可用于实现线程调度、协作多任务处理，进而提高程序的性能和资源利用率，同时也可以避免一些死锁和竞争条件等多线程编程中的问题。
70.需要注意的是，yield指令并不会阻塞线程或使线程进入睡眠状态，而是将线程置于就绪状态，等待下一次cpu调度。因此，yield指令通常被用于协作式多任务处理，与阻塞式的同步操作相比具有更好的灵活性和响应速度。
71.当一执行单元(比如eu0)中的暂停寄存器被置位，该执行单元eu0指令队列结尾处设置有预设的中断指令yield指令，该执行单元执行到指令队列结尾处的预设的中断指令yield指令时，该执行单元eu0停止工作。若该执行单元eu0指令队列结尾处没有设置预设的中断指令yield指令，则npu继续按上述步骤执行下一个执行单元，直到有执行单元停止工作为止。
72.需要说明的是，预设的中断指令的设置，能够为npu进行中断操作找到更合适的中断位置，从而使出错的执行单元单独进行中断复位，防止影响到其他正常工作的执行单元。
73.步骤s4、所述执行单元根据cpu的复位指令进行复位。
74.如图3所示，于本发明一实施例中，所述npu安全中断复位方法还包括：
75.s31、所述npu通过总线与所述cpu通信相连；所述执行单元停止工作后，待所述总线上不存在任何操作时，将内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令。
76.具体的，npu和cpu通过总线通信相连，当所述执行单元停止工作后，因为是并行处理，总线上会存在其他执行单元在执行，此时需要等待总线上不存在任何操作时，将内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令，若总线上还存在其他执行单元在执行，此时进行复位会影响其他执行单元的正常工作。
77.其中，halt_flag寄存器，也称为标志寄存器(flags register)，是一种特殊的寄存器，通常存在于cpu的指令集架构中。在x86体系结构的cpu中，由32位标志寄存器组成，其中第9位if(interrupt flag)即为halt_flag寄存器，用于控制cpu是否响应中断。
78.当halt_flag寄存器的if位被置为0时，表示cpu处于禁止中断状态，即使有中断也不会响应。这时，cpu将无法处理任何来自外部设备的中断请求或异常，直到halt_flag寄存器的if位被重新设置为1时才能恢复正常的中断响应。因此，halt_flag寄存器在操作系统和驱动程序等软件中广泛使用，以实现对硬件中断的控制和管理。
79.于本发明一实施例中，所述npu安全中断复位方法还包括：根据所述中断触发指令
置位所述npu内的同步管理单元的flush寄存器，使所述npu中的其他执行单元正常工作不受所述对应的执行单元的中断干扰。
80.具体的，如图4所示，npu 100内设置有同步管理单元120，同步管理单元中设置有flush寄存器，通过置位flush寄存器，使所述npu 100中的其他执行单元正常工作不受所述对应的执行单元的中断干扰。对于同步管理单元120中的flush寄存器的置位是由npu 100完成的。于另一实施例中，对于同步管理单元120中的flush寄存器的置位可由cpu 200完成的。
81.其中，在计算机系统中，flush寄存器通常是指一个特殊的寄存器，用于控制cpu和内存之间的数据传输。当flush寄存器被写入一个特定的值时，它会触发一个信号，通知cpu将一些特定的数据刷新到内存中。
82.一般来说，flush寄存器通常用于处理缓存同步问题。当cpu修改了某个缓存行中的数据时，这个数据会被标记为“脏”(dirty)，表示它与内存中的数据不一致。如果cpu需要访问其他缓存或者执行i/o操作等，就需要将这些“脏”数据刷新到内存中，以保证数据的一致性。此时就可以通过向flush寄存器写入一个特定的值来触发刷新操作。
83.需要注意的是，不同架构的计算机系统可能存在不同类型的flush寄存器，其具体实现方式也有所差异。例如，在arm架构的处理器中，有一个称为cp15的协处理器，其中包含了多个控制缓存的寄存器，如cache flush control register和data synchronization barrier register等，这些寄存器可以用来刷新缓存、同步数据等。
84.如图5a-5c所示，于本实施例中，所示npu安全中断复位方法的工作原理如下：
85.如图5a-5c所示，图5a显示为npu安全中断复位方法的工作原理流程图，npu中包含多个执行单元(eu0、eu1、eu2、eu3、
…
、eun)，当外部设备发生故障时，向cpu发送故障报警信号，cpu根据接收到的故障报警信号向npu发送中断触发指令，以告知npu需要进行中断处理，npu接收到cpu发送的中断触发指令，根据所述中断触发指令置位npu内对应的执行单元的暂停寄存器(halt_en寄存器)，以执行单元eu0为例，eu0内的暂停寄存器(halt_en寄存器)被置位，若执行单元eu0内设置有预设的中断指令，当执行单元eu0执行到预设的中断指令时，eu0停止工作。
86.如图5b所示，显示为yield指令场景下的npu安全中断复位流程示意图，当执行单元eu0内设置的预设的中断指令为指令队列结尾处的yield指令时，执行单元eu0执行到yield指令时停止工作，待总线上不存在任何操作时，将执行单元eu0内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令，执行单元eu0根据cpu的复位指令进行复位。若执行单元eu0内未设置预设的中断指令yield指令时，那么执行完执行单元eu0后，将执行下一个执行单元eu1，直到遇到yield指令为止，开始进行上述步骤s2-s3中断复位过程。
87.当执行单元eu0内设置的预设的中断指令为指令队列结尾处的闲置寄存器(eu_idle寄存器)时，表示执行单元eu0处于空闲状态，待总线上不存在任何操作时，将执行单元eu0内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令，执行单元eu0根据cpu的复位指令进行复位。
88.当执行单元eu0内设置的预设的中断指令为指令队列结尾处的闲置寄存器(eu_idle寄存器)时，表示执行单元eu0处于空闲状态，若执行单元eu0为npu内最后一个执行单元
时，当cpu在执行单元eu0队列结尾处检测到闲置寄存器(eu_idle寄存器)时，生成复位指令，此时执行单元eu0可根据cpu的复位指令进行复位，如图5c所示。
89.如图6a-6d所示，显示为神经网络中卷积层进行图片处理过程中npu安全中断复位方法示意图，原理跟上述相同，在此不做过多描述，其中，图6a显示为一图片中存在预设的中断指令yield指令的安全中断时序图，包含该图片被处理时内置的halt_en寄存器被置位的时刻，yield指令被执行的时刻，以及halt_flag被置位的时刻和该图片的闲置寄存器(eu_idle寄存器)被置位的时刻，该图片被配置复位的时刻，其中，该图片的halt_en寄存器被置位时，对应的同步管理单元中的flush寄存器也被置位，置位的时间与halt en寄存器保持一致，以避免其他图片的正常工作受到该图片的中断干扰。
90.图6b显示为一图片在yield指令场景下的安全中断复位流程图，图6c显示为在没有yield指令场景下的安全中断复位时序图，图6d显示为在没有yield指令场景下的安全中断复位方法流程图。工作原理与上述npu安全中断复位方法原理相同，在此不做过多赘述。
91.如图7所示，于本发明一实施例中，本发明提供一种npu安全中断复位系统，所述npu安全中断复位系统700包括：外部模块710、cpu 720和npu 730；所述外部模块710与所述cpu 720通信连接，用于向所述cpu 720发出故障报警信号；所述cpu 720根据所述故障报警信号生成中断触发指令；所述npu 730与所述cpu 720通过总线通信相连，接收所述中断触发指令；所述npu 730包括若干个执行单元731和同步管理单元732；所述npu 730根据所述中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元731根据cpu 720的复位指令进行复位。
92.具体的，对于预设的中断指令yield指令的设置，可选择多个执行单元其中几个，在所选的执行单元指令队列中合适的位置插入yield指令。当npu 730接收到cpu 720发送的中断触发指令时，可能npu 730中当前执行的执行单元中没有设置yield指令，此时会按执行顺序执行下一个执行单元，直到执行yield指令，进行安全中断复位操作，在这个过程中，从npu 730接收到中断触发指令到停止工作进行安全中断过程消耗的时间，对于npu 730来说可以忽略不计，所设置yield指令的位置仍是进行安全中断复位的比较好的位置。
93.如图8所示，本发明实施例提供一种npu芯片，所述npu芯片800包括：若干个执行单元810和同步管理单元820；各所述执行单元内设置有暂停寄存器，用于置位对应的执行单元；所述同步管理单元820内设有flush寄存器，用于同步管理所述npu芯片800内的其他执行单元独立工作，不受置位的执行单元的中断干扰；所述npu芯片800根据外部的中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作，并根据外部的复位指令进行复位。
94.于本发明一实施例中，所述npu芯片800还包括控制单元830，用于控制所述npu芯片800中若干个执行单元810的工作。
95.于本发明一实施例中，npu芯片800中多个所述执行单元中均设置有暂停寄存器，用以发出停机允许信号；一个或多个所述执行单元中设置有预设的中断指令，用以停止所述执行单元工作。
96.如图9所示，于本发明一实施例中，本发明提供一种电子设备，所述电子设备900包括存储器910和处理器920，所述存储器910和处理器920通过总线通信相连；所述存储器用于存储计算机程序；所述处理器用于执行所述计算机程序，以使所述电子设备执行上述所
述的npu安全中断复位方法。
97.于本发明一实施例中，本发明还提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被电子设备执行时实现上述所述的npu安全中断复位方法。
98.本领域普通技术人员可以理解实现上述实施例的方法中的全部或部分步骤是可以通过程序来指令处理器完成，所述的程序可以存储于计算机可读存储介质中，所述存储介质是非短暂性(non-transitory)介质，例如随机存取存储器，只读存储器，快闪存储器，硬盘，固态硬盘，磁带(magnetic tape)，软盘(floppy disk)，光盘(optical disc)及其任意组合。上述存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。该可用介质可以是磁性介质(例如，软盘、硬盘、磁带)、光介质(例如数字视频光盘(digital video disc，dvd))、或者半导体介质(例如固态硬盘(solid state disk，ssd))等。
99.于本发明一实施例中，本发明还提供一种电子设备，包括上述所述的npu芯片。
100.本发明实施例所述的电子设备可以包括手机、平板电脑、可穿戴设备、车载设备、增强现实(augmented reality，ar)/虚拟现实(virtual reality，vr)设备、笔记本电脑、超级移动个人计算机(ultra-mobile personal computer，umpc)、上网本、个人数字助理(personal digital assistant，pda)等终端设备上，还可以应用于数据库、服务器以及基于终端人工智能的服务响应系统，本发明实施例对电子设备的具体类型不作任何限制。
101.例如，所述电子设备可以是wlan中的站点(staion，st)，可以是蜂窝电话、无绳电话、会话启动协议(session initiationprotocol，sip)电话、无线本地环路(wirelesslocal loop，wll)站、个人数字处理(personal digital assistant，pda)设备、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它处理设备、电脑、膝上型计算机、手持式通信设备、手持式计算设备、和/或用于在无线系统上进行通信的其它设备以及下一代通信系统，例如，5g网络中的移动终端、未来演进的公共陆地移动网络(publicland mobile network，plmn)中的移动终端或者未来演进的非地面网络(non-terrestrial network，ntn)中的移动终端等。
102.上述各个附图对应的流程或结构的描述各有侧重，某个流程或结构中没有详述的部分，可以参见其他流程或结构的相关描述。
103.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

技术特征：
1.一种npu安全中断复位方法，其特征在于，所述npu安全中断复位方法包括：所述npu接收cpu的中断触发指令；根据所述中断触发指令置位npu内对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元根据cpu的复位指令进行复位。2.根据权利要求1所述的npu安全中断复位方法，其特征在于，所述执行单元执行到任务中预设的中断指令时停止工作，包括：所述预设的中断指令为指令队列结尾处的闲置寄存器；所述指令队列为所述任务的集合；所述执行单元根据所述闲置寄存器和所述置位的暂停寄存器的触发，停止工作。3.根据权利要求1所述的npu安全中断复位方法，其特征在于，所述执行单元执行到任务中预设的中断指令时停止工作，包括：所述预设的中断指令为所述任务中插入的yield指令；所述执行单元根据所述yield指令和所述置位的暂停寄存器的触发，停止工作。4.根据权利要求3所述的npu安全中断复位方法，其特征在于，还包括：所述npu通过总线与所述cpu通信相连；所述执行单元停止工作后，待所述总线上不存在任何操作时，将内置的halt_flag寄存器置位，以使所述cpu根据所述置位的halt_flag寄存器生成所述复位指令。5.根据权利要求1所述的npu安全中断复位方法，其特征在于，还包括：根据所述中断触发指令置位所述npu内的同步管理单元的flush寄存器，使所述npu中的其他执行单元正常工作不受所述对应的执行单元的中断干扰。6.一种npu安全中断复位系统，其特征在于，所述npu安全中断复位系统包括：外部模块、cpu和npu；所述外部模块与所述cpu通信连接，用于向所述cpu发出故障报警信号；所述cpu根据所述故障报警信号生成中断触发指令；所述npu与所述cpu通过总线通信相连，接收所述中断触发指令；所述npu包括若干个执行单元和同步管理单元；所述npu根据所述中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元根据cpu的复位指令进行复位。7.一种npu芯片，其特征在于，所述npu芯片包括：若干个执行单元和同步管理单元；各所述执行单元内设置有暂停寄存器，用于置位对应的执行单元；所述同步管理单元内设有flush寄存器，用于同步管理所述npu芯片内的其他执行单元独立工作，不受置位的执行单元的中断干扰；所述npu芯片根据外部的中断触发指令置位对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作，并根据外部的复位指令进行复位。8.根据权利要求7所述的npu芯片，其特征在于，所述npu芯片还包括控制单元，用于控制所述npu芯片中若干个执行单元的工作。9.一种电子设备，其特征在于，包括权利要求7至8任一项所述的npu芯片。10.一种电子设备，其特征在于，所述电子设备包括：
存储器，所述存储器用于存储计算机程序；处理器，所述处理器用于执行所述计算机程序，以使所述电子设备执行权利要求1至5中任一项所述的npu安全中断复位方法。

技术总结
本发明提供一种NPU安全中断复位方法、系统、NPU芯片及电子设备，所述NPU安全中断复位方法包括：所述NPU接收CPU的中断触发指令；根据所述中断触发指令置位NPU内对应的执行单元的暂停寄存器；所述执行单元执行到任务中预设的中断指令时停止工作；所述执行单元根据CPU的复位指令进行复位。本发明提供的NPU安全中断复位方法，在NPU中的执行单元内提前设置预设的中断指令，能够为NPU找到最佳的安全中断复位位置，避免了与NPU交互出错的外部模块和NPU整体或者出错的执行单元一起复位时，导致其他与NPU交互通信的外部模块或NPU内部其他正常工作的执行单元出错的问题，节约了更多的时间成本，避免了资源的浪费。避免了资源的浪费。避免了资源的浪费。


技术研发人员：曲哲 马振强 梁喆 王泽峰
受保护的技术使用者：爱芯元智半导体（上海）有限公司
技术研发日：2023.05.25
技术公布日：2023/8/9