模数转换系统及利用模数转换系统进行的转换方法与流程

1.本发明涉及信号处理技术领域，尤其涉及一种模数转换系统及其方法。


背景技术：

2.当∑-δ模数转换器(analogy-digital converter，adc)的输入端接收到缓慢变化的模拟信号，例如，该模拟信号的频率较低或为直流量，则输出端可能产生空闲音。而这些空闲音在听觉上表现为“嘘嘘嘘”的声音，完全是人耳听得见的并且是令人不快的。另外，产生这些空闲音的噪声尖峰还可能被∑-δ模数转换器错误的转换为数字值，进一步增大了模数转换误差。为了消除或降低空闲音，传统方法在模拟信号中添加随机信号。由于该随机信号相对于模拟信号是随机的，从而打破了产生空闲音的周期性，进而消除或降低了空闲音。但是由于∑-δ模数转换器的非理想性及后期版图寄生的影响，导致该随机信号并不能在∑-δ模数转换器的输出端完全消除掉，进而对∑-δ模数转换器的输出结果造成影响。


技术实现要素：

3.本发明提供了一种利用模数转换系统将模拟输入信号转换成数字输出信号的方法。该模数转换系统包括切波单元、∑-δ调制器、数字加法器及数字抽取滤波器。该方法包括：切波单元产生具有第一逻辑状态和第二逻辑状态的切波信号；以及当切波信号处于第一逻辑状态时：模数转换系统产生多个第一伪随机信号；模数转换系统根据多个第一伪随机信号和模拟输入信号产生第一求和信号；∑-δ调制器将第一求和信号转换为第一数字信号；模数转换系统产生多个第一进位信号，其中，多个第一进位信号指示的多个模拟信号的叠加信号与多个第一伪随机信号的叠加信号相互反相；数字加法器对第一数字信号和多个第一进位信号求和并产生第一输出结果。该方法还包括当切波信号处于第二逻辑状态时：模数转换系统产生多个第二伪随机信号；模数转换系统根据多个第二伪随机信号和模拟输入信号产生第二求和信号；∑-δ调制器将反相后的第二求和信号转换为第二数字信号；模数转换系统产生多个第二进位信号，其中，多个第二进位信号指示的多个模拟信号的叠加信号与多个第二伪随机信号的叠加信号相互反相；数字加法器对反相后的第二数字信号和多个第二进位信号求和并产生第二输出结果。该方法还包括数字抽取滤波器对第一输出结果和第二输出结果求和取平均，得到指示模拟输入信号的数字输出信号。
4.本发明还提供了一种模数转换系统。该系统包括：切波单元，用于产生具有第一逻辑状态和第二逻辑状态的切波信号；以及∑-δ调制器，用于当切波信号处于第一逻辑状态时，将第一求和信号转换为第一数字信号；当切波信号处于第二逻辑状态时，将反相后的第二求和信号转换为第二数字信号，其中，第一求和信号为模拟输入信号与多个第一伪随机信号的叠加信号，第二求和信号为模拟输入信号与多个第二伪随机信号的叠加信号，多个第一伪随机信号和多个第二伪随机信号均由模数转换系统产生。该系统还包括数字加法器，其与所述数字加法器耦合，用于当切波信号处于第一逻辑状态时，对第一数字信号和多
个第一进位信号求和并产生第一输出结果；当切波信号处于第二逻辑状态时，对反相后的第二数字信号和多个第二进位信号求和并产生第二输出结果，其中，多个第一进位信号指示的多个模拟信号的叠加信号与多个第一伪随机信号的叠加信号相互反相，多个第二进位信号指示的模拟信号的叠加信号与多个第二伪随机信号的叠加信号相互反相，多个第一进位信号和多个第二进位信号均由模数转换系统产生。该系统还包括数字抽取滤波器，其与数字加法器耦合，用于对第一输出结果和第二输出结果求和取平均，得到指示模拟输入信号的数字输出信号。
5.本发明一方面利用多个进位信号分别消除在切波信号处于第一逻辑状态和第二逻辑状态时所加入的多个伪随机信号；另一方面，在切波信号处于第二逻辑状态时，对各信号进行一系列反相操作，再对两个逻辑状态下的各信号求和取平均从而消除该模数转换系统中固有的偏移信号。可见，该模数转换方法可消除多个伪随机信号和偏移信号，提高了转换精度。
附图说明
6.以下通过结合本发明的一些实施例及其附图的描述，可以进一步理解本发明的目的、具体结构特征和优点。
7.图1所示为根据本发明一个实施例的模数转换系统的方框图；
8.图2所示为根据本发明一个实施例的∑-δ调制器的方框图；及
9.图3所示为根据本发明一个实施例的利用模数转换系统将模拟信号转换成数字信号的方法的流程图。
具体实施方式
10.以下将对本发明的实施例给出详细的说明。尽管本发明通过这些实施方式进行阐述和说明，但需要注意的是本发明并不仅仅只局限于这些实施方式。相反，本发明涵盖所附权利要求所定义的发明精神和发明范围内的所有替代物、变体和等同物。
11.另外，为了更好的说明本发明，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解，没有这些具体细节，本发明同样可以实施。在另外一些实例中，对于大家熟知的方法、流程、元件和电路未作详细。描述，以便于凸显本发明的主旨。
12.本发明提供了一种利用模数转换系统将模拟输入信号转换成数字输出信号的方法。该方法一方面利用多个进位信号分别消除在切波信号处于第一逻辑状态和第二逻辑状态时所输入的多个伪随机信号；另一方面，在切波信号处于第二逻辑状态时，对各信号进行一系列反相操作，再对两个逻辑状态下的各信号求和取平均从而消除该模数转换系统中固有的偏移信号。可见，该模数转换方法可消除多个伪随机信号和偏移信号，提高了转换精度。
13.图1所示为根据本发明一个实施例的模数转换系统100的方框图。该模数转换系统100包括切波单元101、模拟加法器102、第一反相器103、多路选择器mux1、∑-δ调制器104、第二反相器105、多路选择器mux2、数字加法器106、数字抽取滤波器107、判断单元112、伪随机信号发生器113及数字累加器111。连接关系请参考图1。该模数转换系统100可将模拟输入信号sin转换为指示该模拟输入信号sin的数字输出信号dig3。为便于说明，在本发明中，
该模数转换系统100的分辨率为n。在一实施例中，该模拟输入信号sin可以是模拟电压vin。在一实施例中，数字输出信号dig3可以是“0”和“1”组成的n位数字码流。
14.该模数转换系统100还包括时钟(图1未示出)。该时钟用于产生以时钟周期t1进行循环的时钟信号clk。模数转换系统100内的各元件根据该时钟信号clk协调有序的工作。
15.切波单元101，用于产生切波信号chop。该切波信号chop具有第一逻辑状态(如，逻辑低)和第二逻辑状态(如，逻辑高)。该切波信号chop以周期t2进行循环。在前半个周期(t2/2)，该切波信号chop处于第一逻辑状态，在后半个周期(t2/2)，该切波信号chop处于第二逻辑状态。其中，t2/2＝2nt1。切波信号chop用于控制下文中的多路选择器mux1、mux2及码流发生器108，将在下文详细描述。
16.判断单元112，与数字抽取滤波器107耦合，用于判断数字输出信号dig3指示的电压是否处于预设电压范围内。若数字输出信号dig3指示的电压处于预设电压范围内，判断单元112产生使能信号en，以使能伪随机信号发生器113。其中，预设电压范围可根据实际情况设定，本发明对此不做限定。
17.伪随机信号发生器113，与判断单元112耦合，用于在被使能信号en使能后，在切波信号chop处于第一逻辑状态时产生第一伪随机序列，在切波信号chop处于第二逻辑状态时产生第二伪随机序列。其中，第一伪随机序列包括多个第一伪随机信号s
dha
，第二伪随机序列包括多个第二伪随机信号s
dhb
。在一实施例中，在时钟信号clk的每一个上升沿，伪随机信号发生器113产生一个伪随机信号s
dha
或s
dhb
。具体而言，在前半个周期(t2/2)，该伪随机信号发生器113产生2n个伪随机信号s
dha
。该2n个伪随机信号s
dha
组成第一伪随机序列。在后半个周期(t2/2)，该伪随机信号发生器113产生2n个伪随机信号s
dhb
。该2n个伪随机信号s
dhb
组成第二伪随机序列。
18.在一实施例中，该伪随机信号发生器113包括码流发生器108、第一数模转换器109及系数单元110。连接关系如图1所示。
19.码流发生器108，与切波单元101耦合，用于在被使能后，当切波信号chop处于第一逻辑状态时，产生2n位的第一码流；当切波信号chop处于第二逻辑状态时，产生2n位的第二码流。在一实施例中，码流发生器108被使能信号en使能。在前半个周期(t2/2)，码流发生器108产生2n位的第一码流；在后半个周期(t2/2)，码流发生器108产生2n位的第二码流。
20.在一实施例中，第一码流和第二码流互为反码。例如，第一码流为“1010”，第二码流为“0101”。
21.第一数模转换器109，与码流发生器108耦合，用于当切波信号chop处于第一逻辑状态时，将第一码流中的每一位对应转换为多个(如，2n个)伪随机信号s
dha
中的一个；当切波信号chop处于第二逻辑状态时，将第二码流中的每一位对应转换为多个(如，2n个)伪随机信号s
dhb
中的一个。一个伪随机信号可以指示第一参考电压v
ref
或第二参考电压-v
ref
。其中，第一参考电压v
ref
和第二参考电压-v
ref
互为相反数，即v
ref
+(-v
ref
)＝0。
22.在一实施例中，在时钟信号clk的每一个上升沿，该第一数模转换器109将第一码流或第二码流中的一位对应转换为一个伪随机信号。具体地，在前半个周期(t2/2)，第一数模转换器109将2n位的第一码流对应转换为2n个伪随机信号s
dha
。在后半个周期(t2/2)，第一数模转换器109将2n位的第二码流对应转换为2n个伪随机信号s
dhb
。
[0023]2n
位的第一码流和第二码流均包括第一数字(“1”)和第二数字(“0”)。该第一数模
转换器109将第一码流中的第一数字(“1”)转换为指示第一参考电压v
ref
的多个(如，2n个)第一伪随机信号s
dha
中的一个，将第一码流中的第二数字(“0”)转换为指示第二参考电压-v
ref
的多个(如，2n个)第一伪随机信号s
dha
中的一个。例如，第一码流为“01”时，该第一数模转换器109先将第一位的“0”转换为指示第二参考电压-v
ref
的一个伪随机信号s
dha
，再将第二位的“1”转换为指示第一参考电压v
ref
的一个伪随机信号s
dha
。
[0024]
该第一数模转换器109将第二码流中的第一数字(“1”)转换为指示第一参考电压v
ref
的多个(如，2n个)第二伪随机信号s
dhb
中的一个，将第二码流中的第二数字(“0”)转换为指示第二参考电压-v
ref
的多个(如，2n个)第二伪随机信号s
dhb
中的一个。
[0025]
系数单元110，与第一数模转换器109耦合，用于按预设系数1/m缩小伪随机信号s
dha
、s
dhb
的振幅。在一实施例中，该预设系数1/m可以是1/4。该预设系数1/m的设置可防止伪随机信号s
dha
、s
dhb
指示的模拟电压过大而导致数据溢出。
[0026]
模拟加法器102，与伪随机信号发生器113耦合，用于在时钟信号clk的每一个上升沿，依次将一个伪随机信号累加至模拟输入信号s
in
并产生相应的求和信号。根据切波信号chop所处的逻辑状态，求和信号可分为第一求和信号信号和第二求和信号。若切波信号chop处于第一逻辑状态，第一求和信号为模拟输入信号s
in
与多个伪随机信号s
dha
的叠加信号。如，经历两次时钟信号clk的上升沿后，第一求和信号为(s
in
+2s
dha
)。若切波信号chop处于第二逻辑状态，第二求和信号为模拟输入信号s
in
与多个伪随机信号s
dhb
的叠加信号。如，经历两次时钟信号clk的上升沿后，第二求和信号为(s
in
+2s
dhb
)。
[0027]
第一反相器103，耦合于模拟加法器102及多路选择器mux1的“1”输入端之间，用于反相第二求和信号得到反相后的第二求和信号(如，-s
in-2s
dhb
)。
[0028]
当切波信号chop处于第一逻辑状态时，多路选择器mux1的“0”输入端接收并传输第一求和信号(如，s
in
+2s
dha
)。当切波信号chop处于第二逻辑状态时，多路选择器mux1的“1”输入端接收并传输反相后的第二求和信号(如，-s
in-2s
dhb
)。
[0029]
偏移信号s
os
是由∑-δ调制器104的非理想性而引入的。在该σ-δ调制器104中，偏移信号s
os
的来源有很多，例如，放大器本身引起的偏移、采样开关关闭时向采样电容器中注入电荷所引起的偏移，或电磁辐射的干扰所引起的偏移等。这些偏移均是由于∑-δ调制器104的非理想性而存在于∑-δ调制器104的内部，从而降低转换精度。为便于说明，我们假设该偏移信号s
os
在∑-δ调制器104的输入端输入。偏移信号s
os
可以是模拟电压v
os
。
[0030]
∑-δ调制器104，与多路选择器mux1耦合，用于在切波信号chop处于第一逻辑状态时，将第一求和信号转换为第一数字信号dig1；在切波信号chop处于第二逻辑状态时，将反相后的第二求和信号转换为第二数字信号dig2。由于偏移信号s
os
存在于∑-δ调制器中，则数字信号dig1指示的模拟信号为第一求和信号与偏移信号s
os
的叠加信号，即(s
in
+2ns
dha
+s
os
)，数字信号dig2指示的模拟信号为反相后的第二求和信号与偏移信号s
os
的叠加信号，即-(s
in
+2ns
dhb
)+s
os
，其中，(s
in
+2ns
dha
)为第一求和信号，(s
in
+2ns
dhb
)为第二求和信号，这里是经历了2n次时钟信号clk的上升沿。在一实施例中，在时钟信号clk的每一个上升沿，∑-δ调制器104转换出一位数字信号。在前半个周期(t2/2)，∑-δ调制器104产生2n位的数字信号dig1；在后半个周期(t2/2)，∑-δ调制器104产生2n位的数字信号dig2。
[0031]
在一实施例中，请参考图2，∑-δ调制器104包括模拟减法器201、增益单元g1、积分器h(z)、电压比较器202及第二数模转换器203。连接关系如图2所示。
[0032]
模拟减法器201，与多路选择器mux1耦合，用于在时钟信号clk的每一个上升沿将多路选择器mux1的输出(第一求和信号或第二求和信号)减去一个模拟反馈信号s
fb
(由第二数模转换器203产生)以产生模拟差分信号s
dif
。
[0033]
增益单元g1，与模拟减法器201耦合，用于放大该模拟差分信号s
dif
。
[0034]
积分器h(z)，与增益单元g1耦合，用于对放大后的模拟差分信号s
dif
积分并产生变化信号s
vary
。该变化信号s
vary
的斜率和幅度取决于放大后的模拟差分信号s
dif
的符号和幅度。
[0035]
电压比较器202，与积分器h(z)耦合，用于在时钟信号clk的每一个上升沿对该变化信号v
vary
进行一次采样得到采样信号，并将该采样信号与参考信号进行比较以产生数字信号dig1、dig2的一位。如果采样信号不小于参考信号，该位为逻辑高(“1”)，否则，该位为逻辑低(“0”)。该电压比较器202在前半个周期(t2/2)进行2n次采样并产生2n位的数字信号dig1，在后半个周期(t2/2)进行2n次采样并产生2n位的数字信号dig2。
[0036]
第二数模转换器203，与电压比较器202耦合，用于将数字信号dig1、dig2逐位转换为模拟反馈信号s
fb
。在一实施例中，在时钟信号clk的每一个上升沿，第二数模转换器203将数字信号dig1或dig2中的一位转换为一个模拟反馈信号s
fb
。于是，第二数模转换器203将2n位的数字信号dig1对应转换为2n个模拟反馈信号s
fb
，将2n位的数字信号dig2对应转换为2n个模拟反馈信号s
fb
。一个模拟反馈信号s
fb
可以指示第一参考电压v
ref
或第二参考电压-v
ref
。例如，数字信号dig1为“01”时，该第二数模转换器203在时钟信号clk的一个上升沿先将第一位的“0”转换为指示第二参考电压-v
ref
的模拟反馈信号s
fb
，在时钟信号clk的下一个上升沿再将第二位的“1”转换为指示第一参考电压v
ref
的模拟反馈信号s
fb
。
[0037]
另外，对于数字信号dig1或dig2中的一位为相同数字(如，“0”)，第二数模转换器203将其转换为相同的参考电压。例如，当数字信号dig1或dig2中的一位为“0”时，该第二数模转换器203将其转换为指示第二参考电压-v
ref
的模拟反馈信号，为“1”时，该第二数模转换器203将其转换为指示第一参考电压v
ref
的模拟反馈信号。结合上文可知，第一数模转换器109和第二数模转换器203均将“0”转换为第二参考电压-v
ref
，将“1”转换为第一参考电压v
ref
，从而为后续的利用多个进位信号s
cy1
、s
cy2
抵消多个伪随机信号s
dha
、s
dhb
奠定了基础，具体内容将在下文详细描述。
[0038]
第二反相器105，耦合于∑-δ调制器104及多路选择器mux2的“1”输入端之间，用于对数字信号dig2取反，得到反相后的数字信号dig2(指示s
in
+2ns
dhb-s
os
)。
[0039]
当切波信号chop处于第一逻辑状态时，多路选择器mux2的“0”输入端接收并传输数字信号dig1。当切波信号chop处于第二逻辑状态时，多路选择器mux2的“1”输入端接收并传输反相后的数字信号dig2。
[0040]
数字累加器111，与码流发生器108耦合，用于产生对应第一码流的多个(2n个)第一进位信号s
cy1
及对应第二码流的多个(2n个)第二进位信号s
cy2
。其中，多个(2n个)第一进位信号s
cy1
指示的多个模拟信号的叠加信号与多个(2n个)第一伪随机信号s
dha
的叠加信号相互反相。多个(2n个)第二进位信号s
cy2
指示的模拟信号的叠加信号与多个(2n个)第二伪随机信号s
dhb
的叠加信号相互反相。
[0041]
在一实施例中，当伪随机信号发生器113不包括系数单元110时，数字累加器111将第一码流中的第一数字(“1”)转换为指示第二参考电压-v
ref
的多个(2n个)第一进位信号scy1
中的一个，将第一码流中的第二数字(“0”)转换为指示第一参考电压v
ref
的多个(2n个)第一进位信号s
cy1
中的一个。数字累加器111将第二码流中的第一数字(“1”)转换为指示第二参考电压-v
ref
的多个(2n个)第二进位信号s
cy2
中的一个，将第二码流中的第二数字(“0”)转换为指示第一参考电压v
ref
的多个(2n个)第二进位信号s
cy2
中的一个。其中，第一参考电压v
ref
和第二参考电压-v
ref
互为相反数。例如，当第一码流为“01”时，数字累加器111在时钟信号clk的一个上升沿先将第一位的“0”转换为指示第一参考电压v
ref
的一个进位信号s
cy1
，在时钟信号clk的下一个上升沿再将第二位的“1”转换为指示第二参考电压-v
ref
的一个进位信号s
cy1
。对于第二码流，数字累加器111的作用类似上述内容，不再赘述。
[0042]
结合上文可知，第一码流或第二码流中的一位为“0”时，第一数模转换器109将其转换为指示参考电压-v
ref
的一个伪随机信号，数字累加器111将其转换为指示参考电压v
ref
的一个进位信号。为“1”时，第一数模转换器109将其转换为指示参考电压v
ref
的一个伪随机信号，数字累加器111将其转换为指示参考电压-v
ref
的一个进位信号。可见，对于第一码流或第二码流相同的一位，数字累加器111转换出的一个进位信号指示的电压与第一数模转换器109转换出的一个伪随机信号指示的电压互为相反数，两者经下文中的数字加法器106的求和可完全抵消，从而消除了由于伪随机信号的引入而导致转换精度降低的问题。
[0043]
在另一实施例中，当伪随机信号发生器113包括系数单元110时，数字累加器111在时钟信号clk的每一个上升沿统计一次第一码流或第二码流中第一数字(“1”)和第二数字(“0”)的个数，并计算两者的差值与预设系数1/m的倒数的比值，并根据该比值产生多个(2n个)进位信号s
cy1
中的一个或根据该比值产生多个(2n个)进位信号s
cy2
中的一个。其中，该多个(2n个)进位信号s
cy1
指示的电压之和与多个(2n个)伪随机信号s
dha
指示的电压之和互为相反数，多个(2n个)进位信号s
cy2
指示的电压之和与多个(2n个)伪随机信号s
dhb
指示的电压之和互为相反数，则经下文中的数字加法器106的求和可完全抵消，从而消除了由于伪随机信号的引入而导致转换精度降低的问题。
[0044]
具体地，当比值处于-1到1之间时，对应的多个进位信号s
cy1
中的一个指示零，对应的多个进位信号s
cy2
中的一个指示零。当该比值等于-1时，对应的多个进位信号s
cy1
中的一个指示第一参考电压v
ref
，对应的多个进位信号s
cy2
中的一个指示第一参考电压v
ref
。当该比值等于1时，对应的多个进位信号s
cy1
中的一个指示第二参考电压-v
ref
，对应的多个进位信号s
cy2
中的一个指示第二参考电压-v
ref
。
[0045]
例如，预设系数1/m为1/4，第一码流为“01011111”。数字累加器111在时钟信号clk的每一个上升沿统计一次数字“1”和数字“0”的个数，并计算两者的差值(数字“1”的个数减去数字“0”的个数)与4的比值。对于前七位，该比值处于-1到1之间，则前七个进位信号s
cy1
均指示零。对于第八位，该比值等于1，则第八个进位信号s
cy1
指示第二参考电压-v
ref
。那么，这八个进位信号s
cy1
指示的电压之和为第二参考电压-v
ref
，对应的八个伪随机信号s
dha
指示的电压之和为第一参考电压v
ref
。最终，通过下文中的数字加法器106的求和，八个进位信号s
cy1
指示的电压之和可完全抵消八个伪随机信号s
dha
指示的电压之和，从而消除了由于伪随机信号的引入而导致转换精度降低的问题。
[0046]
数字加法器106，与多路选择器mux2耦合，用于当切波信号chop处于第一逻辑状态时，对第一数字信号dig1和多个(2n个)第一进位信号s
cy1
求和并产生第一输出结果out1。当切波信号chop处于第二逻辑状态时，对反相后的第二数字信号dig2和多个第二进位信号scy2
求和并产生第二输出结果out2。
[0047]
在一实施例中，2n位的第一数字信号dig1指示的电压为第一求和信号与偏移信号s
os
的叠加信号，即(s
in
+2ns
dha
+s
os
)。结合上文可知，2n个第一进位信号s
cy1
指示的电压之和可抵消2n个伪随机信号s
dha
指示的电压之和，则第一输出结果out1指示的模拟信号为模拟输入信号s
in
与偏移信号s
os
的叠加信号(即，s
in
+s
os
)。反相器105对2n位的第二数字信号dig2反相，得到反相后的第二数字信号dig2。该反相后的2n位的第二数字信号dig2指示的模拟信号为第二求和信号与反相后的偏移信号s
os
的叠加信号，即(s
in
+2ns
dhb
)-s
os
。结合上文可知，2n个第二进位信号s
cy2
指示的电压之和可抵消2n个伪随机信号s
dhb
指示的电压之和，则第二输出结果out2指示的模拟信号为模拟输入信号s
in
与反相后的偏移信号s
os
的叠加信号(即，s
in-s
os
)。可见，数字加法器106求和后，在切波信号chop的一个逻辑状态下，2n个伪随机信号指示的电压之和与2n个进位信号指示的电压之和可相抵消，从而提高了转换精度。
[0048]
数字抽取滤波器107，与数字加法器106耦合，用于对第一输出结果out1和第二输出结果out2求和取平均，得到指示该模拟输入信号s
in
的数字输出信号dig3。其中，该数字输出信号dig3为n位。根据上述内容可知，通过求和取平均也消除了偏移信号s
os
，得到了仅指示模拟输入信号s
in
的数字输出信号dig3，从而进一步提高了转换精度。
[0049]
在一实施例中，将结合图1详细描述整个模数转换过程。在本实施例中，2n位的第一码流与2n位的第二码流相同，即全由“1”组成，预设系数1/m为1/4，模数转换系统100的分辨率n≥2。在其他实施例中，第一码流和第二码流也可不同，预设系数1/m和分辨率n也可为其他数值，本发明对此不做限定。切波单元101产生切波信号chop。该切波信号chop在前半个周期(t2/2)处于第一逻辑状态，在后半个周期(t2/2)处于第二逻辑状态。判断单元112判断出数字输出信号dig3指示的电压处于预设电压范围内时产生使能信号en。根据该使能信号en，码流发生器108被使能。
[0050]
在前半个周期(t2/2)内，各元件的工作情况如下：
[0051]
码流发生器108产生2n位的第一码流。
[0052]
第一数模转换器109在时钟信号clk的每一个上升沿将第一码流中的一位转换为一个伪随机信号s
dha
。于是，在前半个周期(t2/2)，第一数模转换器109将该2n位的第一码流对应转换为2n个伪随机信号s
dha
。由于第一码流全由“1”组成，则每一个伪随机信号s
dha
均指示参考电压v
ref
。
[0053]
系数单元110将该2n个伪随机信号s
dha
的振幅缩小为原来的1/4。为便于说明，缩小后的伪随机信号s
dha
依然被称为伪随机信号s
dha
。每一个伪随机信号s
dha
指示的电压变为v
ref
/4。2n个伪随机信号s
dha
指示的电压之和为2
nvref
/4。
[0054]
模拟加法器102在时钟信号clk的每一个上升沿将一个伪随机信号s
dha
累加至模拟输入信号s
in
并输出一个第一求和信号。于是，在前半个周期(t2/2)，该模拟加法器102共产生2n个第一求和信号。按照产生的先后顺序，该2n个第一求和信号指示的电压依次为(v
in
+v
ref
/4)、(v
in
+2v
ref
/4)、
……
、(v
in
+2
nvref
/4)。
[0055]
多路选择器mux1的“0”输入端在时钟信号clk的每一个上升沿传输一个第一求和信号。
[0056]
∑-δ调制器104在时钟信号clk的每一个上升沿依次将一个第一求和信号及偏移信号s
os
转换为数字信号dig1中的一位，直至完成2n次转换，产生2n位的数字信号dig1。在该
前半个周期(t2/2)，∑-δ调制器104共产生2n个数字信号dig1(包括1位的数字信号dig1、2位的数字信号dig1、
……
、2n位的数字信号dig1)。1位的数字信号dig1指示电压(v
in
+v
ref
/4+v
os
)，2位的数字信号dig1指示电压(v
in
+2v
ref
/4+v
os
)，以此类推，2n位的数字信号dig1指示电压(v
in
+2
nvref
/4+v
os
)。
[0057]
多路选择器mux2的“0”输入端在时钟信号clk的每一个上升沿接收并传输一个数字信号dig1。
[0058]
数字累加器111在时钟信号clk的每一个上升沿统计一次第一码流中“1”和“0”的个数，并计算两者的差值(“1”的个数减去“0”的个数)与预设系数1/4的倒数的比值，并根据该比值产生相应的一个进位信号s
cy1
。例如，统计第一码流中第一位、第二位及第三位的“1”时，该比值对应为1/4、2/4、3/4，与该比值对应的三个进位信号s
cy1
均指示零；统计第四位的“1”时，该比值为1，与该比值对应的一个进位信号s
cy1
指示参考电压-v
ref
，以此类推。在本实施例中，2n个进位信号s
cy1
指示的电压之和为(-2
nvref
/4)。
[0059]
数字加法器106在时钟信号clk的每一个上升沿对一个数字信号dig1和对应的一个进位信号s
cy1
求和，直至完成2n次求和并产生输出结果out1。即，输出结果out1为2n位的数字信号dig1与2n个进位信号s
cy1
的和。由于2n位的第一数字信号dig1指示的电压为(v
in
+2
nvref
/4+v
os
)，2n个进位信号s
cy1
指示的电压之和为(-2
nvref
/4)，则求和之后，该输出结果out1指示的电压为(v
in
+v
os
)。可见，通过求和，2n个进位信号s
cy1
指示的电压之和(-2
nvref
/4)可完全抵消2n个伪随机信号s
dha
指示的电压之和(2
nvref
/4)，以提高转换精度。
[0060]
在后半个周期(t2/2)内，各元件的工作情况如下：
[0061]
码流发生器108产生2n位的第二码流。
[0062]
第一数模转换器109在时钟信号clk的每一个上升沿将第二码流中的一位转换为一个伪随机信号s
dhb
。于是，在后半个周期(t2/2)，第一数模转换器109将该2n位的第二码流对应转换为2n个伪随机信号s
dhb
。由于第二码流全由“1”组成，则每一个伪随机信号s
dhb
均指示参考电压v
ref
。
[0063]
系数单元110将该伪随机信号s
dhb
的振幅缩小为原来的1/4。为便于说明，缩小后的伪随机信号s
dhb
依然被称为伪随机信号s
dhb
。每一个伪随机信号s
dhb
所指示的电压变为v
ref
/4。该2n个伪随机信号s
dhb
指示的模拟电压之和为2
nvref
/4。
[0064]
模拟加法器102在时钟信号clk的每一个上升沿将一个伪随机信号s
dhb
累加至模拟输入信号s
in
并输出一个第二求和信号。于是，在后半个周期(t2/2)，该模拟加法器102共产生2n个第二求和信号。按照产生的先后顺序，2n个第二求和信号指示的电压依次为(v
in
+v
ref
/4)、(v
in
+2v
ref
/4)、
……
、(v
in
+2
nvref
/4)。
[0065]
第一反相器103反相该2n个第二求和信号，得到2n个反相后的第二求和信号。
[0066]
多路选择器mux2的“1”输入端接收并传输该2n个反相后的第二求和信号。
[0067]
∑-δ调制器104在时钟信号clk的每一个上升沿依次将一个反相后的第二求和信号及偏移信号s
os
转换为数字信号dig2中的一位，直至完成2n次转换，产生2n位的数字信号dig2。那么，在该后半个周期(t2/2)，∑-δ调制器104共产生2n个数字信号dig2(包括1位的数字信号dig2、2位的数字信号dig2、
……
、2n位的数字信号dig2)。1位的数字信号dig2指示电压[-(v
in
+v
ref
/4)+v
os
]，2位的数字信号dig2指示电压[-(v
in
+2v
ref
/4)+v
os
]，以此类推，2n位的数字信号dig2指示电压[-(v
in
+2
nvref
/4)+v
os
]。
[0068]
第二反相器105依次对该2n个数字信号dig2取反，得到2n个反相后的数字信号dig2。2n个反相后的数字信号dig2指示的电压依次为(v
in
+v
ref
/4-v
os
)、(v
in
+2v
ref
/4-v
os
)、
……
、(v
in
+2
nvref
/4-v
os
)。
[0069]
多路选择器mux2的“1”输入端接收并依次传输该2n个反相后的数字信号dig2。
[0070]
数字累加器111在时钟信号clk的每一个上升沿统计一次第二码流中“1”和“0”的个数，并计算两者的差值(“1”的个数减去“0”的个数)与预设系数1/4的倒数的比值，并根据该比值产生相应的一个进位信号s
cy2
。具体产生过程类似于进位信号s
cy1
，不再赘述。在本实施例中，2n个进位信号s
cy2
指示的电压之和为(-2
nvref
/4)。
[0071]
数字加法器106在时钟信号clk的每一个上升沿对反相后的数字信号dig2和对应的一个进位信号s
cy2
求和，直至完成2n次求和并产生输出结果out2。即，输出结果out2为反相后的2n位的数字信号dig2与2n个进位信号s
cy2
的和。由于反相后的2n位的数字信号dig2指示的电压为(v
in
+2
nvref
/4-v
os
)，2n个进位信号s
cy2
指示的电压之和为(-2
nvref
/4)，则求和之后，该输出结果out2指示电压(v
in-v
os
)。可见，通过求和，2n个进位信号s
cy2
指示的电压之和(-2
nvref
/4)可抵消2n个伪随机信号s
dhb
指示的电压之和(2
nvref
/4)，以提高转换精度。
[0072]
数字抽取滤波器107对输出结果out1和输出结果out2求和取平均得到指示模拟输入信号s
in
的数字输出信号dig3。数字输出信号dig3指示的电压为[(v
in
+v
os
)+(v
in-v
os
)]/2＝v
in
。可见，通过求和取平均又消除了偏移信号s
os
，进一步提高了转换精度。
[0073]
在其他实施例中，第一码流和第二码流还可互为反码，则结合上述内容可知，2n个伪随机信号s
dha
中的每一个与2n个伪随机信号s
dhb
中对应的一个相互反相，则2n个伪随机信号s
dha
中的每一个所指示的电压均与2n个伪随机信号s
dhb
中对应的一个所指示的电压互为相反数。同时，2n个进位信号s
cy1
中的每一个所指示的电压均与2n个进位信号s
cy2
中对应的一个所指示的电压也互为相反数。最后，通过数字抽取滤波器107求和取平均，2n个伪随机信号s
dha
指示的电压之和与2n个伪随机信号s
dhb
指示的电压之和相抵消，2n个进位信号s
cy1
指示的电压之和与2n个进位信号s
cy2
指示的电压之和相抵消，也可完全消除伪随机信号s
dha
、s
dhb
和偏移信号s
os
，从而提高模数转换精度。
[0074]
在判断单元112判断出数字输出信号dig3指示的模拟电压超出预设电压范围内时不产生使能信号en。于是，码流发生器108被禁能，多个伪随机信号s
dha
、s
dhb
将不会被产生。其他过程类似于上述过程，不再赘述。
[0075]
图3所示为根据本发明一个实施例的利用模数转换系统100将模拟输入信号s
in
转换成数字输出信号dig3的方法300的流程图。模数转换系统100包括切波单元101、∑-δ调制器104、数字加法器106及数字抽取滤波器107。在本发明中，该模数转换系统100的分辨率为n。该模数转换系统100可将模拟输入信号s
in
转换为指示该模拟输入信号s
in
的2n位的数字输出信号dig3。图3将结合图1进行介绍。该方法300包括：
[0076]
步骤301，切波单元101产生具有第一逻辑状态和第二逻辑状态的切波信号chop。图3的实施例描述的是切波信号chop由第一逻辑状态转变为第二逻辑状态的情况。
[0077]
当切波信号chop处于第一逻辑状态时，各元件的工作情况如以下步骤：
[0078]
步骤302，模数转换系统100产生多个(2n个)第一伪随机信号s
dha
。
[0079]
步骤303，模数转换系统100根据多个(2n个)第一伪随机信号s
dha
和模拟输入信号s
in
产生第一求和信号。第一求和信号为多个(2n个)第一伪随机信号s
dha
和模拟输入信号s
in
的叠加信号，即(s
in
+2ns
dha
)。
[0080]
步骤304，∑-δ调制器104将第一求和信号转换为第一数字信号dig1。在一实施例中，第一数字信号dig1具有2n位。由于偏移信号s
os
存在于∑-δ调制器104内，则该2n位的第一数字信号dig1指示的模拟信号为第一求和信号和偏移信号s
os
的叠加信号，即(s
in
+2ns
dha
+s
os
)。
[0081]
步骤305，模数转换系统100产生多个(2n个)第一进位信号s
cy1
。其中，多个(2n个)第一进位信号s
cy1
指示的多个(2n个)模拟信号的叠加信号与多个(2n个)第一伪随机信号s
dha
的叠加信号相互反相。
[0082]
步骤306，数字加法器106对第一数字信号dig1和多个(2n个)第一进位信号s
cy1
求和并产生第一输出结果out1。
[0083]
在一实施例中，由于2n个第一进位信号s
cy1
指示的2n个模拟信号的叠加信号与2n个第一伪随机信号s
dha
的叠加信号(2ns
dha
)相互反相，则经过数字加法器106的求和之后，2n个第一进位信号s
cy1
指示的2n个模拟信号的叠加信号抵消了2n位的第一数字信号dig1所指示的部分信号(即，2n个第一伪随机信号s
dha
的叠加信号)，使得输出结果out1指示的模拟信号为模拟输入信号s
in
与偏移信号s
os
的叠加信号，即(s
in
+s
os
)。该步骤可消除由于伪随机信号的引入而导致转换精度降低的问题。
[0084]
当切波信号chop处于第二逻辑状态时，各步骤如下：
[0085]
步骤307，模数转换系统100产生多个(2n个)第二伪随机信号s
dhb
。
[0086]
步骤308，模数转换系统100根据多个(2n个)第二伪随机信号s
dhb
和模拟输入信号s
in
产生第二求和信号。第二求和信号为多个(2n个)第二伪随机信号s
dhb
和模拟输入信号s
in
的叠加信号，即(s
in
+2ns
dhb
)。
[0087]
步骤309，∑-δ调制器104将反相后的第二求和信号转换为第二数字信号dig2。在一实施例中，第二数字信号dig2具有2n位。由于偏移信号s
os
存在于∑-δ调制器104内，则该2n位的第二数字信号dig2指示的模拟信号为反相后的第二求和信号与偏移信号s
os
的叠加信号，即(-s
in-2ns
dha
+s
os
)。
[0088]
步骤310，模数转换系统100产生多个(2n个)第二进位信号s
cy2
。多个(2n个)第二进位信号s
cy2
指示的多个(2n个)模拟信号的叠加信号与多个(2n个)第二伪随机信号s
dhb
的叠加信号相互反相。
[0089]
步骤311，数字加法器106对反相后的的第二数字信号dig2和多个(2n个)第二进位信号s
cy2
求和并产生第二输出结果out2。
[0090]
在一实施例中，由于2n个第二进位信号s
cy2
指示的2n个模拟信号的叠加信号与2n个第二伪随机信号s
dhb
的叠加信号(2ns
dhb
)相互反相，则经过数字加法器106的求和之后，2n个第二进位信号s
cy2
指示的2n个模拟信号的叠加信号抵消了反相后的2n位的第二数字信号dig2所指示的部分信号(即，2n个第二伪随机信号s
dhb
的叠加信号)，使得输出结果out2指示的模拟信号为模拟输入信号s
in
与反相后的偏移信号s
os
的叠加信号，即(s
in-s
os
)。该步骤可消除由于伪随机信号的引入而导致转换精度降低的问题。
[0091]
步骤312，数字抽取滤波器107对第一输出结果out1和第二输出结果out2求和取平均，得到指示模拟输入信号s
in
的数字输出信号dig3。在一实施例中，该数字输出信号dig3为n位。根据上述内容可知，通过求和取平均也消除了偏移信号s
os
，得到了仅指示模拟输入信
号s
in
的数字输出信号dig3，从而提高了转换精度。
[0092]
如前所述，本发明披露了一种利用模数转换系统将模拟输入信号转换为数字输出信号的方法及其系统。本发明在消除偏移信号的同时还可完全消除伪随机信号，提高了转换精度。
[0093]
上文具体实施方式和附图仅为本发明的常用实施例。显然，在不脱离权利要求书所界定的本发明精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解，本发明在实际应用中可根据具体的环境和工作要求在不背离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其它方面有所变化。因此，在此披露的实施例仅用于说明而非限制，本发明的范围由所附权利要求及其合法等同物界定，而不限于此前的描述。

技术特征：
1.一种利用模数转换系统将模拟输入信号转换成数字输出信号的方法，其特征在于，所述模数转换系统包括切波单元、∑-δ调制器、数字加法器及数字抽取滤波器，所述方法包括：所述切波单元产生具有第一逻辑状态和第二逻辑状态的切波信号；当所述切波信号处于所述第一逻辑状态时：所述模数转换系统产生多个第一伪随机信号；所述模数转换系统根据所述多个第一伪随机信号和所述模拟输入信号产生第一求和信号；所述∑-δ调制器将所述第一求和信号转换为第一数字信号；所述模数转换系统产生多个第一进位信号，其中，所述多个第一进位信号指示的多个模拟信号的叠加信号与所述多个第一伪随机信号的叠加信号相互反相；所述数字加法器对所述第一数字信号和所述多个第一进位信号求和并产生第一输出结果；当所述切波信号处于所述第二逻辑状态时：所述模数转换系统产生多个第二伪随机信号；所述模数转换系统根据所述多个第二伪随机信号和所述模拟输入信号产生第二求和信号；所述∑-δ调制器将反相后的所述第二求和信号转换为第二数字信号；所述模数转换系统产生多个第二进位信号，其中，所述多个第二进位信号指示的多个模拟信号的叠加信号与所述多个第二伪随机信号的叠加信号相互反相；所述数字加法器对反相后的所述第二数字信号和所述多个第二进位信号求和并产生第二输出结果；及所述数字抽取滤波器对所述第一输出结果和所述第二输出结果求和取平均，得到指示所述模拟输入信号的所述数字输出信号。2.根据权利要求1所述的方法，其特征在于，所述多个第一伪随机信号中的每一个与所述多个第二伪随机信号中对应的一个相互反相。3.根据权利要求1所述的方法，其特征在于，所述模数转换系统还包括伪随机信号发生器，所述方法还包括：在所述伪随机信号发生器被使能后，所述伪随机信号发生器在所述切波信号处于所述第一逻辑状态时产生所述多个第一伪随机信号，在所述切波信号处于所述第二逻辑状态时产生所述多个第二伪随机信号。4.根据权利要求3所述的方法，其特征在于，所述方法还包括：当所述数字输出信号指示的电压处于预设电压范围内时，使能所述伪随机信号发生器。5.根据权利要求3所述的方法，其特征在于，所述伪随机信号发生器包括码流发生器及与所述码流发生器耦合的数模转换器，所述方法还包括：当所述切波信号处于所述第一逻辑状态时，所述码流发生器产生第一码流，所述数模转换器将所述第一码流中的每一位对应转换为所述多个第一伪随机信号中的一个；及当所述切波信号处于所述第二逻辑状态时，所述码流发生器产生第二码流，所述数模转换器将所述第二码流中的每一位对应转换为所述多个第二伪随机信号中的一个。
6.根据权利要求5所述的方法，其特征在于，所述第一码流和所述第二码流均包括第一数字和第二数字，所述方法还包括：所述数模转换器将所述第一码流中的所述第一数字转换为指示第一参考电压的所述多个第一伪随机信号中的一个，将所述第一码流中的所述第二数字转换为指示第二参考电压的所述多个第一伪随机信号中的一个；及所述模数转换器将所述第二码流中的所述第一数字转换为指示所述第一参考电压的所述多个第二伪随机信号中的一个，将所述第二码流中的所述第二数字转换为指示所述第二参考电压的所述多个第二伪随机信号中的一个，其中，所述第一参考电压与所述第二参考电压互为相反数。7.根据权利要求5所述的方法，其特征在于，所述第一码流与所述第二码流互为反码。8.根据权利要求6所述的方法，其特征在于，所述模数转换系统还包括与所述码流发生器耦合的数字累加器，所述方法还包括：所述数字累加器将所述第一码流中的所述第一数字转换为指示所述第二参考电压的所述多个第一进位信号中的一个，将所述第一码流中的所述第二数字转换为指示所述第一参考电压的所述多个第一进位信号中的一个；及所述数字累加器将所述第二码流中的所述第一数字转换为指示所述第二参考电压的所述多个第二进位信号中的一个，将所述第二码流中的所述第二数字转换为指示所述第一参考电压的所述多个第二进位信号中的一个，其中，所述多个第一进位信号指示的电压之和与所述多个第一伪随机信号指示的电压之和互为相反数，所述多个第二进位信号指示的电压之和与所述多个第二伪随机信号指示的电压之和互为相反数。9.根据权利要求6所述的方法，其特征在于，所述伪随机信号发生器还包括与所述数模转换器耦合的系数单元，所述方法还包括：所述系数单元按预设系数缩小所述多个第一伪随机信号的振幅和所述多个第二伪随机信号的振幅。10.根据权利要求9所述的方法，其特征在于，所述模数转换系统还包括与所述码流发生器耦合的数字累加器，所述方法还包括：所述数字累加器统计所述第一码流或所述第二码流中所述第一数字和所述第二数字的个数，并计算所统计的所述第一数字和所述第二数字的个数的差值与所述预设系数的倒数的比值，并根据所述比值产生所述多个第一进位信号中的一个或所述多个第二进位信号中的一个。11.根据权利要求10所述的方法，其特征在于，当所述比值处于-1到1之间时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示零；当所述比值等于-1时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示所述第一参考电压；当所述比值等于1时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示所述第二参考电压。12.一种模数转换系统，其特征在于，所述模数转换系统包括：
切波单元，用于产生具有第一逻辑状态和第二逻辑状态的切波信号；∑-δ调制器，用于：当所述切波信号处于所述第一逻辑状态时，将第一求和信号转换为第一数字信号；当所述切波信号处于所述第二逻辑状态时，将反相后的第二求和信号转换为第二数字信号，其中，所述第一求和信号为模拟输入信号与多个第一伪随机信号的叠加信号，所述第二求和信号为所述模拟输入信号与多个第二伪随机信号的叠加信号，所述多个第一伪随机信号和所述多个第二伪随机信号均由所述模数转换系统产生；数字加法器，与所述∑-δ调制器耦合，用于：当所述切波信号处于所述第一逻辑状态时，对所述第一数字信号和多个第一进位信号求和并产生第一输出结果；当所述切波信号处于所述第二逻辑状态时，对反相后的所述第二数字信号和多个第二进位信号求和并产生第二输出结果，其中，所述多个第一进位信号指示的多个模拟信号的叠加信号与所述多个第一伪随机信号的叠加信号相互反相，所述多个第二进位信号指示的多个模拟信号的叠加信号与所述多个第二伪随机信号的叠加信号相互反相，所述多个第一进位信号和所述多个第二进位信号均由所述模数转换系统产生；及数字抽取滤波器，与所述数字加法器耦合，用于对所述第一输出结果和所述第二输出结果求和取平均，得到指示所述模拟输入信号的数字输出信号。13.根据权利要求12所述的模数转换系统，其特征在于，所述多个第一伪随机信号中的每一个与所述多个第二伪随机信号中对应的一个相互反相。14.根据权利要求12所述的模数转换系统，其特征在于，所述模数转换系统还包括：伪随机信号发生器，与所述∑-δ调制器耦合，用于在被使能后，在所述切波信号处于所述第一逻辑状态时产生所述多个第一伪随机信号，在所述切波信号处于所述第二逻辑状态时产生所述多个第二伪随机信号。15.根据权利要求14所述的模数转换系统，其特征在于，所述模数转换系统还包括：判断单元，与所述伪随机信号发生器耦合，用于当所述数字输出信号指示的电压处于预设电压范围内时，产生使能信号以使能所述伪随机信号发生器。16.根据权利要求14所述的模数转换系统，其特征在于，所述伪随机信号发生器包括：码流发生器，用于在被使能后，当所述切波信号处于所述第一逻辑状态时产生第一码流，当所述切波信号处于所述第二逻辑状态时产生第二码流；及数模转换器，与所述码流发生器耦合，用于：当所述切波信号处于所述第一逻辑状态时，将所述第一码流中的每一位对应转换为所述多个第一伪随机信号中的一个；当所述切波信号处于所述第二逻辑状态时，将所述第二码流中的每一位对应转换为所述多个第二伪随机信号中的一个。17.根据权利要求16所述的模数转换系统，其特征在于，所述第一码流和所述第二码流均包括第一数字和第二数字；所述数模转换器将所述第一码流中的所述第一数字转换为指示第一参考电压的所述多个第一伪随机信号中的一个，将所述第一码流中的所述第二数字转换为指示第二参考电压的所述多个第一伪随机信号中的一个；及所述模数转换器将所述第二码流中的所述第一数字转换为指示所述第一参考电压的所述多个第二伪随机信号中的一个，将所述第二码流中的所述第二数字转换为指示所述第二参考电压的所述多个第二伪随机信号中的一个，其中，所述第一参考电压与所述第二参
考电压互为相反数。18.根据权利要求16所述的模数转换系统，其特征在于，所述第一码流与所述第二码流互为反码。19.根据权利要求18所述的模数转换系统，其特征在于，所述模数转换系统还包括：数字累加器，与所述码流发生器耦合，用于：将所述第一码流中的所述第一数字转换为指示所述第二参考电压的所述多个第一进位信号中的一个，将所述第一码流中的所述第二数字转换为指示所述第一参考电压的所述多个第一进位信号中的一个；将所述第二码流中的所述第一数字转换为指示所述第二参考电压的所述多个第二进位信号中的一个，将所述第二码流中的所述第二数字转换为指示所述第一参考电压的所述多个第二进位信号中的一个，其中，所述多个第一进位信号指示的电压之和与所述多个第一伪随机信号指示的电压之和互为相反数，所述多个第二进位信号指示的电压之和与所述多个第二伪随机信号指示的电压之和互为相反数。20.根据权利要求17所述的模数转换系统，其特征在于，所述伪随机信号发生器还包括：系数单元，与所述数模转换器耦合，用于按预设系数缩小所述多个第一伪随机信号的振幅和所述多个第二伪随机信号的振幅。21.根据权利要求20所述的模数转换系统，其特征在于，所述模数转换系统还包括：数字累加器，与所述码流发生器耦合，用于统计所述第一码流或所述第二码流中所述第一数字和所述第二数字的个数，并计算所统计的所述第一数字和所述第二数字的个数的差值与所述预设系数的倒数的比值，并根据所述比值产生所述多个第一进位信号中的一个或所述多个第二进位信号中的一个。22.根据权利要求21所述的模数转换系统，其特征在于，当所述比值处于-1到1之间时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示零；当所述比值等于-1时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示第一参考电压；当所述比值等于1时，对应的所述多个第一进位信号中的一个或所述多个第二进位信号中的一个指示第二参考电压。

技术总结
提供了模数转换系统及利用模数转换系统进行的转换方法。该系统的切波单元产生切波信号。切波信号处于第一逻辑状态时，该系统的∑-Δ调制器将第一求和信号转换为第一数字信号，该系统的数字加法器对第一数字信号和多个第一进位信号求和产生第一输出结果。第一求和信号为模拟输入信号与多个第一伪随机信号的叠加信号。切波信号处于第二逻辑状态时，∑-Δ调制器将反相后的第二求和信号转换为第二数字信号，数字加法器对反相后的第二数字信号和多个第二进位信号求和产生第二输出结果。第二求和信号为模拟输入信号与多个第二伪随机信号的叠加信号。该系统的数字抽取滤波器对第一输出结果和第二输出结果求和取平均，得到指示模拟输入信号的数字输出信号。拟输入信号的数字输出信号。拟输入信号的数字输出信号。


技术研发人员：郭锦鹏 沈晓飞 刘志国
受保护的技术使用者：北京大瞬科技有限公司
技术研发日：2022.01.20
技术公布日：2023/8/9