一种碳化硅MOS芯片、电路板组件和电子设备的制作方法

一种碳化硅mos芯片、电路板组件和电子设备
技术领域
1.本技术涉及半导体技术领域，尤其涉及一种碳化硅mos芯片、电路板组件和电子设备。


背景技术：

2.目前，碳化硅电子器件由于其优秀的电气属性被广泛应用，随着电气设备发展迅速，碳化硅电子器件行业也随着发展潮流，其中，应用最广泛的为碳化硅mos芯片。
3.对于具有大电流属性的碳化硅mos芯片，其芯片面积相对于其他普通碳化硅mos芯片而言较大。但现时所有碳化硅mos芯片为一体化生产，当芯片面积较大的碳化硅mos芯片中存在一个失效点，整个碳化硅mos芯片将会被失效，无法使用。


技术实现要素：

4.本技术实施例的主要目的在于提出一种碳化硅mos芯片、电路板组件和电子设备，旨在使碳化硅mos芯片在存在失效点的情况下，依旧能够在相匹配的电流环境中进行工作。
5.为实现上述目的，本技术实施例的第一方面提出了一种碳化硅mos芯片，所述碳化硅mos芯片包括多个碳化硅mos单元；
6.对于每个所述碳化硅mos单元，所述碳化硅mos单元包括漏极金属层、n型衬底层、n型外延层、栅极部、源极金属层以及终端结构。
7.在本技术一些可能的实施例，对于每个所述碳化硅mos单元，所述碳化硅mos单元包括多个元胞，每个所述元胞包括基础单元；多个所述碳化硅mos单元包括多个中心mos单元、多个边侧mos单元以及多个角部mos单元；
8.各个所述中心mos单元之间相互抵接，形成中心矩阵；
9.各个所述边侧mos单元之间相互抵接，形成多个边侧矩阵，每个所述角部mos单元与相邻的两个所述边侧矩阵抵接，以形成第一包围圈，所述第一包围圈抵接包围所述中心矩阵。
10.在本技术一些可能的实施例，对于每个所述碳化硅mos单元，所述终端结构在n型外延层上形成多个浮空场环部。
11.在本技术一些可能的实施例，对于每个所述碳化硅mos单元，所述终端结构在n型外延层上形成多个场板结构。
12.在本技术一些可能的实施例，多个所述中心mos单元的所述基础单元之间距离相等。
13.在本技术一些可能的实施例，多个所述中心mos单元的所述基础单元之间间隔第一距离，多个所述边侧mos单元的所述基础单元之间间隔所述第一距离；
14.各个所述边侧mos单元的所述基础单元与所述碳化硅mos芯片的边缘间隔第二距离，所述第二距离大于所述第一距离。
15.在本技术一些可能的实施例，对于每个所述角部mos单元，所述基础单元与边侧抵
接mos单元间隔所述第二距离，其中，所述边侧抵接mos单元为在所述边侧矩阵中，与所述角部mos单元抵接的所述边侧mos单元。
16.在本技术一些可能的实施例，对于与所述边侧矩阵抵接的每个所述中心mos单元，所述基础单元与多个所述边侧mos单元的所述基础单元最短间隔距离为所述第一距离。
17.为实现上述目的，本技术实施例的第二方面提出了一种电路板组件，所述电路板组件包括如上述第一方面所述的碳化硅mos芯片。
18.为实现上述目的，本技术实施例的第三方面提出了一种电子设备，所述电子设备应用如上述第二方面所述的电路板组件。
19.本技术提出的一种碳化硅mos芯片、电路板组件和电子设备，该碳化硅mos芯片所述碳化硅mos芯片包括多个碳化硅mos单元；对于每个所述碳化硅mos单元，所述碳化硅mos单元包括漏极金属层、n型衬底层、n型外延层、栅极部、源极金属层和终端结构。通过形成多个碳化硅mos单元，使得每个碳化硅mos单元形成等同的过流能力，当有碳化硅mos单元存在失效点，其他碳化硅mos单元依旧正常分流，使得碳化硅mos芯片可以在相匹配的电流环境中依旧进行工作，减少碳化硅mos芯片由于失效点完全失效的可能性。
附图说明
20.图1是本技术实施例提供的碳化硅mos芯片的俯视图；
21.图2是图1中碳化硅mos单元的元胞结构示意图；
22.图3是图2中包含结面结构的元胞结构示意图；
23.图4是图2中终端结构19的另一实施例示意图。
24.附图标记：
25.栅极层11；
26.栅氧化层12；
27.绝缘介质层13；
28.p阱结构单元14、pwell层141、p型离子层142、n型离子层143；
29.n型外延层15、jfet区151、隔离部152、浮空场环部153；
30.源极金属层16；
31.n型衬底层17；
32.漏极金属层18；
33.终端结构19；
34.元胞20、基础单元21、元胞子部22、中心mos单元101、中心矩阵1011、边侧mos单元102、边侧矩阵1021、角部mos单元103。
具体实施方式
35.为了使本技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本技术，并不用于限定本技术。
36.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本技术实施例的目的，
不是旨在限制本技术。
37.首先，对本技术中涉及的若干名词进行解析：
38.碳化硅：一种无机物，化学式为sic，是用石英砂、石油焦(或煤焦)、木屑等原料通过电阻炉高温冶炼而成，具有高热导性、高崩溃电场强度及高最大电流密度，是一种性能较好的半导体，其中，六方结构的4h型sic(4h-sic)具有高临界击穿电场、高电子迁移率的优势，是制造高压、高温、抗辐照功率半导体器件的优良半导体材料，也是目前综合性能最好、商品化程度最高、技术最成熟的第三代半导体材料。
39.jfet区，jfet原为结型场效应管，jfet的结构是2个背靠背的pn结，与三极管一致，但jfet的主通道只有2个pn结之间夹着的区域，不经过这2个pn结，jfet区指的是在电子器件中形成的与jfet结构相似的区域，从工作原理上来看，就相当于是一个寄生jfet。
40.目前，碳化硅电子器件由于其优秀的电气属性被广泛应用，随着电气设备发展迅速，碳化硅电子器件行业也随着发展潮流，其中，应用最广泛的为碳化硅mos芯片。
41.对于具有大电流属性的碳化硅mos芯片，其芯片体面积相对于其他普通碳化硅mos芯片而言较大。但现时所有碳化硅mos芯片为一体化生产，当芯片面积较大的碳化硅mos芯片中存在一个失效点，整个碳化硅mos芯片将会被失效，无法使用。
42.基于此，本技术实施例提供了一种碳化硅mos芯片、电路板组件和电子设备，旨在使碳化硅mos芯片在存在失效点的情况下，依旧能够在相匹配的电流环境中进行工作。
43.本技术实施例提供的一种碳化硅mos芯片、电路板组件和电子设备，具体通过如下实施例进行说明，首先描述本技术实施例中的碳化硅mos芯片。
44.请参见图1，图1为本技术实施例提供的一种碳化硅mos芯片的俯视图。在本技术的实施例中，碳化硅mos芯片包括多个碳化硅mos单元，每个碳化硅mos单元包括但不仅限于漏极金属层、n型衬底层、n型外延层、栅极部、源极金属层和终端结构。每个碳化硅mos单元形成一个普通的碳化硅mos结构。
45.应该理解的是，这里的碳化硅mos单元的结构是多样的，本领域技术人员可以根据现有技术中的mos芯片结构确定碳化硅mos单元的具体结构。
46.对于每个碳化硅mos单元，每个碳化硅mos单元包括多个元胞20，每个元胞20包括基础单元21，多个碳化硅mos单元包括但不仅限于三部分：中心mos单元101、边侧mos单元102以及角部mos单元103。
47.中心mos单元101有多个，各个中心mos单元101之间相互抵接，形成中心矩阵1011。
48.边侧mos单元102有多个，各个边侧mos单元102之间相互抵接，形成多个边侧矩阵1021。
49.角部mos单元103有多个，每个角部mos单元103与相邻的两个边侧矩阵1021抵接，以形成第一包围圈，第一包围圈抵接包围中心矩阵1011。
50.在本技术一些可能的实施例，对于所有中心mos单元101，每个中心mos单元101的基础单元21与其他中心mos单元101的基础单元21之间距离相等。
51.在本技术一些可能的实施例，每个中心mos单元101的基础单元21与其他中心mos单元101的基础单元21之间间隔第一距离。对于每个边侧mos单元102，每个边侧mos单元102的基础单元21与其他边侧mos单元102的基础单元21之间距离相等，均为第一距离。每个边侧mos单元102中的的基础单元21距离碳化硅mos芯片的边缘间隔第二距离，第二距离大于
第一距离。
52.在本技术一些可能的实施例，对于与边侧矩阵1021抵接的每个中心mos单元101，中心mos单元101的基础单元21与所有边侧mos单元102的基础单元21最短间隔距离为第一距离。
53.在本技术一些可能的实施例，对于每个角部mos单元103，角部mos单元103的基础单元21与边侧抵接mos单元的基础单元21间隔第一距离。
54.应该理解的是，这里的边侧抵接mos单元指的是在与角部mos单元103抵接的边侧矩阵1021中，与角部mos单元103抵接的边侧mos单元102。
55.本技术实施例通过将中心mos单元101的基础单元21与所有边侧mos单元102的基础单元21之间的间距设置为与各个中心mos单元101的基础单元21之间的间距相等，使得边侧mos单元102和中心mos单元101的过流能力相等，防止碳化硅mos单元之间过流不均从而导致边侧mos单元102损坏。
56.本技术实施例通过设置各个碳化硅mos单元的基础单元21之间的距离相等，角部mos单元103与边侧mos单元102各自的基础单元21距离碳化硅mos芯片的边缘距离增大，保证了了各个碳化硅mos单元相等，实现等同的过流能力，以此实现碳化硅mos芯片电流在内部未完全损坏的情况下依旧工作。
57.本技术提出的一种碳化硅mos芯片通过形成多个碳化硅mos单元，使得每个碳化硅mos单元形成等同的过流能力，当有碳化硅mos单元存在失效点，其他碳化硅mos单元依旧正常分流，使得碳化硅mos芯片可以在相匹配的电流环境中依旧进行工作，减少碳化硅mos芯片由于失效点完全失效的可能性；并且由于该结构，在生产过程中，碳化硅mos芯片中存在失效点，也可以正常在相匹配的电流环境中工作，减少了生产浪费。
58.请参见图2，图2为图1中碳化硅mos单元的元胞结构示意图。在本技术一些可能的实施例，一个碳化硅mos单元包括一个基础单元21，基础单元21包括多个元胞20。下面举例说明一个碳化硅mos单元的元胞具体结构。
59.漏极金属层18的上表面设置n型衬底层17，n型衬底层17为碳化硅mos芯片提供电气性能和为碳化硅mos芯片其他层提供支撑基底，n型外延层15设置于n型衬底层17上表面。
60.n型外延层15调节碳化硅mos芯片的电气性能，其上表面设置有多个p阱结构单元14，以及与多个p阱结构单元14相对形成的多个jfet区151。
61.在本技术实施例中，一个p阱结构单元14包括pwell层141、p型离子层142和n型离子层143，n型离子层143设置于pwell层141上，并与pwell层141的侧壁抵接，p型离子层142设置于pwell层141上，并与n型离子层143抵接。
62.应该理解的是，p型离子层142与pwell层141为一体结构，p型离子层142与pwell层141两者之间的离子注入浓度不同，本技术对于p型离子层142与pwell层141的浓度具体不作限定。
63.栅极部包括栅氧化层12、栅极层11以及绝缘介质层13。栅极层11设置有多个，栅氧化层12设置有多个，多个栅氧化层12和多个栅极层11一一对应，每个栅极层11设置于对应的栅氧化层12上方。
64.多个栅氧化层12与多个jfet区151一一对应，每个jfet区151的上表面设置对应的栅氧化层12，并与该jfet区两侧的p阱结构单元14抵接。
65.栅氧化层12设置于jfet区151上表面，用于抑制mos结构中产生的短沟道效应，减少mos结构中沟道漏电流的影响，减少mos芯片的工作损耗。
66.具体地，栅氧化层12分别与pwell层141和n型离子层143抵接，由于绝缘介质层包覆栅极层11和栅氧化层12，绝缘介质层13分别与p型离子层142和n型离子层143抵接。
67.绝缘介质层13设置有多个，多个绝缘介质层13和多个栅极层11一一对应，每个绝缘介质层13设置于对应的栅极层11的上表面，并包覆对应的栅极层11和对应的栅氧化层12。对应的，绝缘介质层13也与p阱结构单元14抵接。
68.应该理解的是，栅极层11的具体材料是多样的，示例性的，如多晶硅、金属钨、金属钛等，本领域技术人员可以根据实际情况确定栅极层11的具体材料，本技术对此不作限定。
69.源极金属层16设置有多个，与多个绝缘介质层13一一对应，每个源极金属层16覆设于对应的绝缘介质层13表面和p阱结构单元14表面。源极金属层16用于引出连接外部电路的封装引脚。
70.绝缘介质层13将对应的源极金属层16和对应的栅极层11分离，防止源极金属层16与栅极层11直接抵接，可以有效减少栅极漏电流，减少mos芯片的工作损耗。
71.应该理解的是，这里的源极金属层16中的材料是多样的，示例性的，如金属单质钛、铝、铜等，再如金属化合物氮化钛等，本领域技术人员可以根据碳化硅mos芯片电流属性要求选择合适的材料作为源极金属层16。
72.漏极金属层18、n型衬底层17、n型外延层15、对应的栅氧化层12、对应的栅极层11、对应的绝缘介质层13和对应的源极金属层16形成一个元胞子部22。多个元胞子部22形成的基础单元21拥有一定的过流能力。对于一个元胞20表示的mos结构进行说明：对这个mos结构施加vgs正向电压，加到栅极部的正电压会将pwell层141中的电子吸附至与栅极部接触的表面，当vgs大于vth(开启电压)时，pwell层141与栅极部接触的表面的电子浓度会高于空穴浓度，从而形成反型层并形成n沟道，n沟道使得n型离子层143和n型外延层15连通，以此导通形成漏源电流ids。
73.终端结构19设置在由元胞子部22相对形成的隔离部152表面，与多个元胞子部22对应形成多个碳化硅mos单元的元胞20。具体地，对于一个元胞子部22，终端结构19包围元胞子部22形成基础单元21的元胞20。
74.在本技术一些可能的实施例，终端结构19设置于隔离部152的上表面形成多个场板结构，多个场板结构与多个元胞子部22一一对应，对于每个场板结构，每个场板结构包围对应的元胞子部22，并且与对应的元胞子部22中的源极金属层16抵接，从而形成一个元胞20。
75.在本技术一些可能的实施例中，场板结构包括氧化介质层和场板金属层(两者图中未示出)，场板金属层与源极金属层16抵接。
76.应该理解的是，场板金属层形成的方式是多样的，示例性的，如源极金属层16延伸至氧化介质层上方形成场板金属层，再如，在氧化介质层上设置分离的场板金属层，并与源极金属层16形成抵接等，本领域技术人员可以根据实际情况确定场板金属层与氧化介质层的结构，本技术对此不作限定。
77.通过场板结构消耗pn结附近的电子扩宽耗尽区尺寸实现扩大半导体-金属结的结面，提高了基础单元21抗击穿能力。
78.应该理解的是，n型外延层15中的离子浓度以及n型外延层15本身的厚度决定器件的电流与电压，本领域技术人员可以根据实际情况确定n型外延层15的厚度以及n型外延层的具体掺杂浓度，本领域技术人员可以根据实际情况确定n型外延层15的厚度以及n型外延层15的具体掺杂浓度，本技术对此不作限定。
79.应该理解的是，漏极金属层18的具体材料是多样的，示例性的，如镍、钛、银等，本领域技术人员根据实际情况选择合适的金属形成漏极金属层18，本技术对此不作限定。
80.由于基础单元21分布有多个元胞子部22，多个元胞子部22间隔分布使得n型外延层15上形成相对的隔离部152。隔离部152使得多个元胞子部22之间产生隔离，保证每个元胞子部22之间正常实现功能。
81.应该理解的是，这里元胞子部22的高度是多样的，元胞子部22可以与隔离部152的高度相等，也可以大于隔离部152的高度，也可以小于隔离部152的高度，本领域技术人员可以根据实际情况确定元胞子部22的高度，本技术对此不作限定。
82.请参见图3，图3为图2中包含结面结构的元胞结构示意图。以场板结构为例，由于每个p阱结构单元14设置于均会与n型外延层15抵接，当p阱结构单元14与n型外延层15抵接，该抵接如二极管一般，会形成耗尽区，产生一个pn结，可以理解的是，并非只有p阱结构单元14的底部与n型外延层15抵接，p阱结构单元14的侧面与n型外延层15抵接，因此p阱结构单元14与n型外延层15所有的抵接面都会形成pn结，从而形成一个立体包围状的耗尽区，如图3中a线所示。当通电时，耗尽区会缩小，并且，p阱结构单元14各自形成一个包围自身的的耗尽区，对于本技术实施例而言的这些耗尽区而言，缩小会表现在与隔离部152抵接的pn结面向内收缩，此时结面会呈现球面状，如图3中b线所示，对于球面结面而言，内部电场线密集，使得此处的电场异常在增大，导致元胞子部22在该位置击穿。当设置有终端结构19时，在终端结构19的作用下，pn结的结面电子被耗尽，耗尽区扩大，如图3中c线所示，降低内建电场大小，提高了基础单元21抗击穿能力。
83.在本技术实施例中，由于碳化硅mos芯片中具有多个碳化硅mos单元，相同的终端结构19以及相同的pn结面结构使得每个基础单元21的过电流能力相同，以此使得碳化硅mos单元的过流能力相同，因此每个碳化硅mos单元可以对将通过碳化硅mos芯片的电流分为小电流。举例而言，碳化硅mos芯片中形成x个碳化硅mos单元，通过碳化硅mos芯片的电流为ya，则通过每个碳化硅mos单元的电流大小为y分之xa。
84.并且，在终端结构和隔离部的作用下，各个每个碳化硅mos单元之间相互隔离，当其中一个碳化硅mos单元出现问题而无法实现小mos芯片的功能，其他碳化硅mos单元的过流不受影响，碳化硅mos芯片过流能力降档，依旧在对应的电流环境中继续工作，举例而言，设一个碳化硅mos单元的击穿电流为qa，碳化硅mos芯片中形成x个碳化硅mos单元，则碳化硅mos芯片的过流能力达到xqa，当一个碳化硅mos单元损坏，碳化硅mos芯片的过流能力为(x-1)qa。
85.请参见图4，图4为图2中终端结构19的另一实施例示意图。在本技术一些可能的实施例，终端结构19嵌入隔离部152的上表面，使得隔离部152的上表面形成多个围绕元胞子部22的浮空场环部153，多个浮空场环部153与多个元胞子部22一一对应，对于每个浮空场环部153，浮空场环部153与围绕对应的元胞子部22以形成元胞20。浮空场环部153与n型外延层15抵接，也会形成pn结，这些pn结的结面也会形成耗尽区。对于一个元胞20而言，每个
浮空场环部153并不是等距分布，每个二极管结形成的耗尽区相互连接，使得耗尽区扩大，以此实现扩大pn结的结面，提高了基础单元21抗击穿能力。
86.应该理解的是，一个元胞子部22可以对应多个浮空场环部，即在一个元胞20中，一个元胞子部22被多个对应的浮空场环部153围绕。
87.应该理解的是，这里的浮空场环部153的具体材料是多样的，每个浮空场环之间的具体间隔距离是多样的，可以与源极金属层16的材料相同，也可以与源极金属层16的材料不同，本领域技术人员可以根据实际情况确定浮空场环的具体材料和每个浮空场环部153之间的具体间隔距离，本技术对此不作限定。
88.由于边侧mos单元102的终端结构19被源极金属层16部分占用，终端结构19形成的终端结构需要向外扩大尺寸方可与中心mos单元101实现等同的过流能力。将终端结构继续扩大，从第一距离的宽度扩大至第二距离的宽度，保证了边侧mos单元102的过流与中心mos单元101的过流平衡，防止碳化硅mos单元之间过流不均从而导致边侧mos单元102损坏。
89.角部mos单元103的终端结构19被源极金属层16部分占用，将终端结构19形成的终端结构向外扩大尺寸，使角部mos单元103保持与边侧mos单元102等同的过流能力，防止碳化硅mos单元之间过流不均从而导致边侧mos单元102损坏。
90.本技术实施例第二方面提供的一种电路板组件，该电路板组件包括本技术实施例第一方面提供的一种碳化硅mos芯片，碳化硅mos芯片通过形成多个碳化硅mos单元，使得每个碳化硅mos单元形成等同的过流能力，当有碳化硅mos单元存在失效点，其他碳化硅mos单元依旧正常分流，使得碳化硅mos芯片可以在相匹配的电流环境中依旧进行工作，减少碳化硅mos芯片由于失效点完全失效的可能性；并且由于该结构，在生产过程中，碳化硅mos芯片中存在失效点，也可以正常在相匹配的电流环境中工作，减少了生产浪费。
91.本技术实施例第三方面提供的一种电子设备，电子设备包括本技术实施例第二方面提供的电路板组件，电路板组件中包括本技术实施例第一方面提供的一种碳化硅mos芯片，该碳化硅mos芯片通过形成多个碳化硅mos单元，使得每个碳化硅mos单元形成等同的过流能力，当有碳化硅mos单元存在失效点，其他碳化硅mos单元依旧正常分流，使得碳化硅mos芯片可以在相匹配的电流环境中依旧进行工作，减少碳化硅mos芯片由于失效点完全失效的可能性，保持了电子设备的稳定性。
92.本技术提出的一种碳化硅mos芯片、电路板组件和电子设备，碳化硅mos芯片包括多个碳化硅mos单元；对于每个所述碳化硅mos单元，所述碳化硅mos单元包括漏极金属层、n型衬底层、n型外延层、栅极部、源极金属层以及终端结构。通过形成多个碳化硅mos单元，使得每个碳化硅mos单元形成等同的过流能力，当有碳化硅mos单元存在失效点，其他碳化硅mos单元依旧正常分流，使得碳化硅mos芯片可以在相匹配的电流环境中依旧进行工作，减少碳化硅mos芯片由于失效点完全失效的可能性。
93.本技术实施例描述的实施例是为了更加清楚的说明本技术实施例的技术方案，并不构成对于本技术实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本技术实施例提供的技术方案对于类似的技术问题，同样适用。
94.本技术的说明书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本技术的实施例能够以除了在这里图示或描
述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
95.应当理解，在本技术中，“至少一个(项)”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，用于描述关联对象的关联关系，表示可以存在三种关系，例如，“a和/或b”可以表示：只存在a，只存在b以及同时存在a和b三种情况，其中a，b可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，“a和b”，“a和c”，“b和c”，或“a和b和c”，其中a，b，c可以是单个，也可以是多个。
96.本技术实施例描述的实施例是为了更加清楚的说明本技术实施例的技术方案，并不构成对于本技术实施例提供的技术方案的限定，本领域技术人员可知，随着技术的演变和新应用场景的出现，本技术实施例提供的技术方案对于类似的技术问题，同样适用。
97.本领域技术人员可以理解的是，图中示出的技术方案并不构成对本技术实施例的限定，可以包括比图示更多或更少的步骤，或者组合某些步骤，或者不同的步骤。

技术特征：
1.一种碳化硅mos芯片，其特征在于，所述碳化硅mos芯片包括多个碳化硅mos单元；对于每个所述碳化硅mos单元，所述碳化硅mos单元包括漏极金属层、n型衬底层、n型外延层、栅极部、源极金属层以及终端结构。2.根据权利要求1所述的碳化硅mos芯片，其特征在于，对于每个所述碳化硅mos单元，所述碳化硅mos单元包括基础单元；多个所述碳化硅mos单元包括多个中心mos单元、多个边侧mos单元以及多个角部mos单元；各个所述中心mos单元之间相互抵接，形成中心矩阵；各个所述边侧mos单元之间相互抵接，形成多个边侧矩阵，每个所述角部mos单元与相邻的两个所述边侧矩阵抵接，以形成第一包围圈，所述第一包围圈抵接包围所述中心矩阵。3.根据权利要求1所述的碳化硅mos芯片，其特征在于，对于每个所述碳化硅mos单元，所述终端结构在n型外延层上形成多个浮空场环部。4.根据权利要求1所述的碳化硅mos芯片，其特征在于，对于每个所述碳化硅mos单元，所述终端结构在n型外延层上形成多个场板结构。5.根据权利要求2所述的碳化硅mos芯片，其特征在于，多个所述中心mos单元的所述基础单元之间距离相等。6.根据权利要求5所述的碳化硅mos芯片，其特征在于，多个所述中心mos单元的所述基础单元之间间隔第一距离，多个所述边侧mos单元的所述基础单元之间间隔所述第一距离；各个所述边侧mos单元的所述基础单元与所述碳化硅mos芯片的边缘间隔第二距离，所述第二距离大于所述第一距离。7.根据权利要求6所述的碳化硅mos芯片，其特征在于，对于每个所述角部mos单元，所述基础单元与边侧抵接mos单元间隔所述第二距离，其中，所述边侧抵接mos单元为在所述边侧矩阵中，与所述角部mos单元抵接的所述边侧mos单元。8.根据权利要求7所述的碳化硅mos芯片，其特征在于，对于与所述边侧矩阵抵接的每个所述中心mos单元，所述基础单元与多个所述边侧mos单元的所述基础单元最短间隔距离为所述第一距离。9.一种电路板组件，其特征在于，所述电路板组件包括权利要求1至权利要求8中任一项所述的碳化硅mos芯片。10.一种电子设备，其特征在于，所述电子设备包括权利要求9中所述的电路板组件。

技术总结
本申请提出一种碳化硅MOS芯片、电路板组件和电子设备，碳化硅MOS芯片包括多个碳化硅mos单元；对于每个所述碳化硅mos单元，所述碳化硅mos单元包括漏极金属层、N型衬底层、N型外延层、栅极部、源极金属层以及终端结构。通过形成多个等同过流能力的碳化硅mos单元，减少碳化硅MOS芯片完全失效的可能性。化硅MOS芯片完全失效的可能性。化硅MOS芯片完全失效的可能性。


技术研发人员：张爱忠
受保护的技术使用者：深圳市至信微电子有限公司
技术研发日：2023.04.28
技术公布日：2023/8/9