一种集成双向TVS的CMOS器件及其制备方法与流程

一种集成双向tvs的cmos器件及其制备方法
技术领域
1.本发明涉及一种瞬态电压抑制器及其制备方法，具体涉及一种集成双向tvs的cmos器件及其制备方法。


背景技术：

2.瞬变电压抑制器(transient voltage suppressor，简称tvs)是一种二极管形式的保护器件，利用硅pn结反向雪崩击穿和正向压降特性而制成，受到反向瞬态高能量冲击时，将其两极间的高阻抗变为低阻抗，吸收浪涌功率，使两极间的电压钳位于一个预定值，保护电子线路中的精密元器件，免受浪涌脉冲的损害。具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、体积小等优点。广泛应用于计算机系统、通讯设备、交/直流、家用电器、ic驱动保护等现代cmos工艺中，关于esd（electro-static discharge，静电释放）电路的器件结构通常会使用漏区离子注入横向长度很长的晶体管，如图1所示，其漏区注入长度（l2）会比源区离子注入长度（l1）大6-20倍，而且此种情况并不会随着工艺特征尺寸减小而减小，严重影响了芯片的面积，而如果使用片外tvs结构代替内部esd电路器件结构，又会存在很大的寄生电容，特别是在芯片内部存在高频信号时，会使得在处理高频率信号时，片外信号灌入芯片内部电路信号存在干扰，因此在cmos工艺内部集成tvs器件是很重要的。


技术实现要素：

3.发明目的：针对上述现有技术，提出一种集成双向tvs的cmos器件及其制备方法，在mos器件中集成tvs的功能，吸收浪涌功率避免芯片内部结构受到损坏，解决现有cmos工艺中漏区注入长度过长的问题。
4.技术方案：一种集成双向tvs的cmos器件，包括衬底，衬底上设有p导电类型的轻掺杂外延层，p导电类型的轻掺杂外延层上设有n型深掺杂层，p导电类型的轻掺杂外延层的左右两侧设有与n型深掺杂层接触连接的深掺杂连接结构；p导电类型的轻掺杂外延层内设有n阱和p阱，n阱的下表面与n型深掺杂层上表面接触，p阱的下表面不与n型深掺杂层上表面接触；p阱左侧边与n阱右侧边相接触，p阱右侧边与右边的深掺杂连接结构相接触，n阱左侧边与左边的深掺杂连接结构相接触；器件上设有五个sti结构，其中第一至第三sti结构分别位于n阱右侧边处、n阱与p阱接触处、p阱右侧边处，第四sti结构位于n阱内偏左侧，第五sti结构位于p阱内偏右侧；器件表面设有多晶硅的第一栅区和第二栅区，其中第一栅区位于第四sti结构和第二sti结构之间，第二栅区位于第二sti结构与第五sti结构之间；第一栅区和第二栅区左右两侧分别设有绝缘侧墙；重掺杂p导电类型的第一源区、第一漏区、第二体区分别位于第四sti结构和第一栅区之间、第一栅区和第二sti结构之间、第五sti结构和第三sti结构之间；重掺杂n导电类型的第二源区、第二漏区、第一体区分别位于第一sti结构和第四sti结构之间、第二sti结构和第二栅区之间、第二栅区和第五sti结构之间；并且，第一源区、第一漏区、第二源
区、第二漏区的横向注入长度是一样的；在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构表面分别设有电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；在衬底背面设有衬底电极；第一源极、n阱、n型深掺杂层、衬底电极形成纵向反向串联，构成第一双向tvs器件结构；第二源极、p阱、p导电类型的轻掺杂外延层、深掺杂连接结构电极形成纵向反向串联，构成第二双向tvs器件结构。
5.一种集成双向tvs的cmos器件的制备方法，包括如下步骤：步骤1：在衬底表面外延生长形成p导电类型的轻掺杂外延层，然后在衬底表面向下进行n导电类型离子注入形成n型深掺杂层；步骤2：在p导电类型的轻掺杂外延层表面左侧和右侧区域同时向下离子注入，分别形成与n型深掺杂层接触连接的深掺杂连接结构；步骤3：在器件表面左侧向下离子注入形成n阱，n阱的离子注入深度为下表面与n型深掺杂层上表面接触；然后在器件表面右侧向下离子注入形成p阱，p阱的离子注入深度为下表面不与n型深掺杂层上表面接触；p阱左侧边与n阱右侧边相接触，p阱右侧边与右边的深掺杂连接结构相接触，n阱左侧边与左边的深掺杂连接结构相接触；步骤4：通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件上形成共五个sti结构，其中第一至第三sti结构分别位于n阱右侧边处、n阱与p阱接触处、p阱右侧边处，第四sti结构位于n阱内偏左侧，第五sti结构位于p阱内偏右侧；步骤5：经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区和第二栅区，其中第一栅区位于第四sti结构和第二sti结构之间，第二栅区位于第二sti结构与第五sti结构之间；步骤6：在器件表面三个区域进行p型ldd浅注入；第一p型ldd浅注入位于第四sti结构和第一栅区之间，第二p型ldd浅注入位于第一栅区和第二sti结构之间，第三p型ldd浅注入位于第五sti结构和第三sti结构之间；然后在器件表面三个区域进行n型ldd浅注入；第一n型ldd浅注入位于第一sti结构和第四sti结构之间，第二n型ldd浅注入位于第二sti结构和第二栅区之间，第三n型ldd浅注入位于第二栅区和第五sti结构之间；步骤7：在第一栅区和第二栅区左右两侧分别形成绝缘侧墙；步骤8：在从左往右的三个p型ldd浅注入处分别经离子注入对应形成重掺杂p导电类型的第一源区、第一漏区、第二体区；然后在从右往左的三个n型ldd浅注入处分别经离子注入对应形成重掺杂n导电类型的第二源区、第二漏区、第一体区；并且，第一源区、第一漏区、第二源区、第二漏区横向注入长度是一样的；步骤9：通过后制程工艺，在第一体区、第一源区、第一栅区、第一漏区、第二漏区、第二栅区、第二源区、第二体区、右边的深掺杂连接结构上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极、第一源极、第一栅极、第一漏极、第二漏极、第二栅极、第二源极、第二体极、深掺杂连接结构电极；然后将衬底减薄后，在衬底背面淀积金属形成衬底电极。
6.有益效果：本发明提供的集成双向tvs的cmos器件，在cmos工艺中集成双向tvs器
件，可以不增加如图1所示的漏区离子注入横向长度l2，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向tvs器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，减少了芯片内部面积，同时相对于片外的tvs器件结构，其具有寄生电容低的优点。
附图说明
7.图1为传统cmos工艺芯片内部esd器件结构示意图；图2为本发明步骤1得到的结构示意图；图3为本发明步骤2得到的结构示意图；图4为本发明步骤3得到的结构示意图；图5为本发明步骤4得到的结构示意图；图6为本发明步骤5得到的结构示意图；图7为本发明步骤6得到的结构示意图，其中（a）为进行p型轻掺杂漏（ldd）浅注入的结构示意图，（b）为进行n型轻掺杂漏（ldd）浅注入的结构示意图；图8为本发明步骤7得到的结构示意图；图9为本发明步骤8得到的结构示意图，其中（a）为三个区域重掺杂p导电类型的结构示意图，（b）为三个区域重掺杂n导电类型的结构示意图；图10为本发明步骤9得到的结构示意图；图11为本发明器件工作时的电极连接示意图。
实施方式
8.下面结合附图对本发明做更进一步的解释。
9.一种集成双向tvs的cmos器件的制备方法，包括如下步骤：步骤1：如图2所示，提供一个重掺杂p导电类型的衬底100，随后在衬底100表面外延生长形成p导电类型的轻掺杂外延层110，然后在衬底100表面向下进行n导电类型经过离子注入、退火工艺步骤形成n型深掺杂层120。
10.步骤2：如图3所示，在p导电类型的轻掺杂外延层110表面左侧和右侧区域同时向下大剂量离子注入，分别形成与n型深掺杂层120接触连接的两个深掺杂连接结构120a。
11.步骤3：如图4所示，在器件表面左侧向下经过涂胶、离子注入、退火步骤形成n阱130，n阱130的离子注入深度为下表面与n型深掺杂层120上表面接触；然后在器件表面右侧向下经过涂胶、离子注入、退火步骤形成p阱140，p阱140的离子注入深度为下表面不与n型深掺杂层120上表面接触；p阱140左侧边与n阱130右侧边相接触，p阱140右侧边与右边的深掺杂连接结构120a相接触，n阱130左侧边与左边的深掺杂连接结构120a相接触。
12.步骤4：如图5所示，通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件特定区域形成共五个sti（shallow trench isolation，浅槽隔离）结构101，其中第一至第三sti结构分别位于n阱130右侧边处、n阱130与p阱140接触处、p阱140右侧边处，第四sti结构位于n阱130内偏左侧，第五sti结构位于p阱140内偏右侧。
13.步骤5：如图6所示，经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区102和第二栅区103，其中第一栅区102位于第四sti结构和第二sti结
构之间，第二栅区103位于第二sti结构与第五sti结构之间。
14.步骤6：如图7的（a）所示，通过掩膜版在器件表面三个区域进行p型轻掺杂漏（ldd）浅注入1501；第一p型ldd浅注入位于第四sti结构和第一栅区102之间，第二p型ldd浅注入位于第一栅区102和第二sti结构之间，第三p型ldd浅注入位于第五sti结构和第三sti结构之间。
15.如图7的（b）所示，通过掩膜版在器件表面三个区域进行n型轻掺杂漏（ldd）浅注入1601；第一n型ldd浅注入位于第一sti结构和第四sti结构之间，第二n型ldd浅注入位于第二sti结构和第二栅区103之间，第三n型ldd浅注入位于第二栅区103和第五sti结构之间。
16.步骤7：如图8所示，通过淀积绝缘层、绝缘层反刻步骤在第一栅区102和第二栅区103左右两侧分别形成绝缘侧墙104。
17.步骤8：如图9的（a）所示，在从左往右的三个p型轻掺杂漏（ldd）浅注入1501处通过掩膜、离子注入步骤分别对应形成重掺杂p导电类型的第一源区150a、第一漏区150b、第二体区150c。
18.然后如图9的（b）所示，在从右往左的三个n型轻掺杂漏（ldd）浅注入1601处通过掩膜、离子注入步骤分别对应形成重掺杂n导电类型的第二源区160a、第二漏区160b、第一体区160c。此时第一源区150a、第一漏区150b、第二源区160a、第二漏区160b横向注入长度是一样的。
19.步骤9：如图10所示，通过后制程工艺，在第一体区160c、第一源区150a、第一栅区102、第一漏区150b、第二漏区160b、第二栅区103、第二源区160a、第二体区150c、右边的深掺杂连接结构120a上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极160cm、第一源极150am、第一栅极102m、第一漏极150bm、第二漏极160bm、第二栅极103m、第二源极160am、第二体极150cm、深掺杂连接结构电极120am；然后在后续制程中在将晶圆减薄后，在衬底100背面淀积金属形成衬底电极100m。
20.以上方法制备得到的集成双向tvs的cmos器件，包括第一体极160cm、第一源极150am、第一栅极102m、第一漏极150bm、第二漏极160bm、第二栅极103m、第二源极160am、第二体极150cm、深掺杂连接结构电极120am，衬底电极100m。如图11所示，本发明的工作原理为：将第一源极150am和第一体极160cm连接至阳极，第一栅极102m连接至输入端1，第一漏极150bm和第二漏极160bm连接至输出端，第二栅极103m连接至输入端2，第二源极160am、第二体极150cm连接至阴极，深掺杂连接结构电极120am连接至阳极，衬底电极100m连接至阴极。第一源极150am、n阱130、n型深掺杂层120、衬底电极100m纵向反向串联构成第一双向tvs器件结构，当有浪涌电流从第一源极150am流向第一漏极150bm时，第一双向tvs器件由高阻抗转向低阻抗，吸收第一源极150am流向第一漏极150bm浪涌电流；另外的，第二源极160am、p阱140、p导电类型的轻掺杂外延层110、深掺杂连接结构电极120am纵向反向串联构成第二双向tvs器件结构，当有浪涌电流从第二源极160am流向第二漏极160bm时，第二双向tvs器件由高阻抗转向低阻抗，吸收第二源极160am流向第二漏极160bm浪涌电流。通过上述所说的两个双向tvs器件结构，可以使得第一源区150a、第一漏区150b、第二漏区160b、第二源区160a横向离子注入长度是一样的，减少了芯片内部面积，同时相对于片外的tvs器件结构，其具有寄生电容低的优点。
21.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人
员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

技术特征：
1.一种集成双向tvs的cmos器件，其特征在于，包括衬底（100），衬底（100）上设有p导电类型的轻掺杂外延层（110），p导电类型的轻掺杂外延层（110）上设有n型深掺杂层（120），p导电类型的轻掺杂外延层（110）的左右两侧设有与n型深掺杂层（120）接触连接的深掺杂连接结构（120a）；p导电类型的轻掺杂外延层（110）内设有n阱（130）和p阱（140），n阱（130）的下表面与n型深掺杂层（120）上表面接触，p阱（140）的下表面不与n型深掺杂层（120）上表面接触；p阱（140）左侧边与n阱（130）右侧边相接触，p阱（140）右侧边与右边的深掺杂连接结构（120a）相接触，n阱（130）左侧边与左边的深掺杂连接结构（120a）相接触；器件上设有五个sti结构（101），其中第一至第三sti结构分别位于n阱（130）右侧边处、n阱（130）与p阱（140）接触处、p阱（140）右侧边处，第四sti结构位于n阱（130）内偏左侧，第五sti结构位于p阱（140）内偏右侧；器件表面设有多晶硅的第一栅区（102）和第二栅区（103），其中第一栅区（102）位于第四sti结构和第二sti结构之间，第二栅区（103）位于第二sti结构与第五sti结构之间；第一栅区（102）和第二栅区（103）左右两侧分别设有绝缘侧墙（104）；重掺杂p导电类型的第一源区（150a）、第一漏区（150b）、第二体区（150c）分别位于第四sti结构和第一栅区（102）之间、第一栅区（102）和第二sti结构之间、第五sti结构和第三sti结构之间；重掺杂n导电类型的第二源区（160a）、第二漏区（160b）、第一体区（160c）分别位于第一sti结构和第四sti结构之间、第二sti结构和第二栅区（103）之间、第二栅区（103）和第五sti结构之间；并且，第一源区（150a）、第一漏区（150b）、第二源区（160a）、第二漏区（160b）的横向注入长度是一样的；在第一体区（160c）、第一源区（150a）、第一栅区（102）、第一漏区（150b）、第二漏区（160b）、第二栅区（103）、第二源区（160a）、第二体区（150c）、右边的深掺杂连接结构（120a）表面分别设有电极，其电极分别为第一体极（160cm）、第一源极（150am）、第一栅极（102m）、第一漏极（150bm）、第二漏极（160bm）、第二栅极（103m）、第二源极（160am）、第二体极（150cm）、深掺杂连接结构电极（120am）；在衬底（100）背面设有衬底电极（100m）；第一源极（150am）、n阱（130）、n型深掺杂层（120）、衬底电极（100m）形成纵向反向串联，构成第一双向tvs器件结构；第二源极（160am）、p阱（140）、p导电类型的轻掺杂外延层（110）、深掺杂连接结构电极（120am）形成纵向反向串联，构成第二双向tvs器件结构。2.一种集成双向tvs的cmos器件的制备方法，其特征在于，包括如下步骤：步骤1：在衬底（100）表面外延生长形成p导电类型的轻掺杂外延层（110），然后在衬底（100）表面向下进行n导电类型离子注入形成n型深掺杂层（120）；步骤2：在p导电类型的轻掺杂外延层（110）表面左侧和右侧区域同时向下离子注入，分别形成与n型深掺杂层（120）接触连接的深掺杂连接结构（120a）；步骤3：在器件表面左侧向下离子注入形成n阱（130），n阱（130）的离子注入深度为下表面与n型深掺杂层（120）上表面接触；然后在器件表面右侧向下离子注入形成p阱（140），p阱（140）的离子注入深度为下表面不与n型深掺杂层（120）上表面接触；p阱（140）左侧边与n阱（130）右侧边相接触，p阱（140）右侧边与右边的深掺杂连接结构（120a）相接触，n阱（130）左侧边与左边的深掺杂连接结构（120a）相接触；步骤4：通过槽刻蚀、氧化物填充、氧化物平坦化步骤在器件上形成共五个sti结构（101），其中第一至第三sti结构分别位于n阱（130）右侧边处、n阱（130）与p阱（140）接触处、p阱（140）右侧边处，第四sti结构位于n阱（130）内偏左侧，第五sti结构位于p阱（140）内偏
右侧；步骤5：经生长氧化层、多晶硅淀积、多晶硅栅刻蚀步骤，在器件表面形成多晶硅的第一栅区（102）和第二栅区（103），其中第一栅区（102）位于第四sti结构和第二sti结构之间，第二栅区（103）位于第二sti结构与第五sti结构之间；步骤6：在器件表面三个区域进行p型ldd浅注入（1501）；第一p型ldd浅注入位于第四sti结构和第一栅区（102）之间，第二p型ldd浅注入位于第一栅区（102）和第二sti结构之间，第三p型ldd浅注入位于第五sti结构和第三sti结构之间；然后在器件表面三个区域进行n型ldd浅注入（1601）；第一n型ldd浅注入位于第一sti结构和第四sti结构之间，第二n型ldd浅注入位于第二sti结构和第二栅区（103）之间，第三n型ldd浅注入位于第二栅区（103）和第五sti结构之间；步骤7：在第一栅区（102）和第二栅区（103）左右两侧分别形成绝缘侧墙（104）；步骤8：在从左往右的三个p型ldd浅注入（1501）处分别经离子注入对应形成重掺杂p导电类型的第一源区（150a）、第一漏区（150b）、第二体区（150c）；然后在从右往左的三个n型ldd浅注入（1601）处分别经离子注入对应形成重掺杂n导电类型的第二源区（160a）、第二漏区（160b）、第一体区（160c）；并且，第一源区（150a）、第一漏区（150b）、第二源区（160a）、第二漏区（160b）横向注入长度是一样的；步骤9：通过后制程工艺，在第一体区（160c）、第一源区（150a）、第一栅区（102）、第一漏区（150b）、第二漏区（160b）、第二栅区（103）、第二源区（160a）、第二体区（150c）、右边的深掺杂连接结构（120a）上方分别进行接触孔和金属淀积步骤形成电极，其电极分别为第一体极（160cm）、第一源极（150am）、第一栅极（102m）、第一漏极（150bm）、第二漏极（160bm）、第二栅极（103m）、第二源极（160am）、第二体极（150cm）、深掺杂连接结构电极（120am）；然后将衬底（100）减薄后，在衬底（100）背面淀积金属形成衬底电极（100m）。

技术总结
本发明公开了一种集成双向TVS的CMOS器件及其制备方法，在CMOS工艺中集成双向TVS器件，可以不增加漏区离子注入横向长度，即漏区离子注入横向长度等于源区离子注入横向长度，当收到瞬态高能量冲击时，通过集成双向TVS器件结构由高阻抗变为低阻抗，吸收浪涌功率避免芯片内部结构受到损坏，对于现有集成ESD电路的CMOS器件，本发明结构减少了芯片内部面积，同时相对于片外的TVS器件结构，其具有寄生电容低的优点。低的优点。低的优点。


技术研发人员：程晨 王彬 张永生 周康 程银 季晴
受保护的技术使用者：江苏游隼微电子有限公司
技术研发日：2023.07.04
技术公布日：2023/8/9