MOS器件及其制备方法与流程

mos器件及其制备方法
技术领域
1.本技术涉及半导体技术领域，具体涉及一种mos器件及其制备方法。


背景技术：

2.现有技术中，金属氧化物半导体(metal-oxide-semiconductor，mos)器件的击穿电压(breakdown voltage)是指在栅极接地的情况下，流过漏源极电流为一个特定值时的漏源电压，其是mos晶体管击穿前能连续加在漏源极的最高瞬间的电压值。击穿电压是衡量mos晶体管耐压程度的关键参数，其越大代表mos晶体管的耐压性能越好。但现有的器件结构中，其耐压性能不佳。


技术实现要素：

3.鉴于此，本技术提供一种mos器件及其制备方法，以解决现有mos器件击穿电压低的问题。
4.本技术提供一种mos器件，包括：
5.衬底，具有漂移区以及位于所述漂移区两侧的源漏极区；
6.栅介质层，设置于所述衬底上，且位于所述漂移区；
7.栅电极，设置于所述栅介质层上；
8.隔离层，设置于所述栅介质层以及所述栅电极的侧壁上，且设置于所述漂移区上；
9.侧墙层，设置于所述隔离层上；
10.阻挡部，设置于所述漂移区上，且与所述隔离层连接，所述栅介质层、所述阻挡部以及设置于所述衬底上的部分所述隔离层构成遮挡层；以及
11.第一金属硅化物，设置于所述源漏极区上；
12.其中，自所述栅电极朝向所述衬底的方向上，所述遮挡层的投影的边缘与所述第一金属硅化物的投影的边缘接触。
13.其中，所述隔离层与所述阻挡部包覆所述侧墙层靠近所述衬底的一端。
14.其中，所述侧墙层、所述阻挡部以及所述栅介质层的材料相同。
15.其中，自所述栅电极朝向所述衬底的方向上，所述侧墙层的投影与所述第一金属硅化物的投影间隔设置。
16.其中，还包括第二金属硅化物，设置于所述栅电极上。
17.其中，所述侧墙层、所述阻挡部以及所述栅介质层的材料不相同。
18.本技术还提供一种mos器件的制备方法，包括：
19.提供一衬底结构，包括衬底、栅介质层、栅电极、隔离层以及侧墙层，所述衬底具有漂移区以及设置于所述漂移区两侧的源漏极区，所述栅介质层以及所述栅电极依次层叠设置于所述漂移区上，所述隔离层设置于所述栅电极以及所述栅介质层的侧壁上，且所述隔离层还设置于所述漂移区上，所述侧墙层设置于所述隔离层上；
20.形成覆盖所述衬底结构的阻挡层；
21.对所述阻挡层进行干蚀刻处理，去除部分所述阻挡层，以在所述漂移区上形成与所述隔离层连接的阻挡部，所述栅介质层、所述阻挡部以及设置于所述衬底上的部分所述隔离层；以及
22.以所述遮挡层为遮挡，在所述源漏极区上形成第一金属硅化物；其中，自所述栅电极朝向所述衬底的方向上，所述遮挡层的投影的边缘与所述第一金属硅化物的投影的边缘接触。
23.其中，所述隔离层与所述阻挡部包覆所述侧墙层靠近所述衬底的一端。
24.其中，形成所述侧墙层、所述阻挡部以及所述栅介质层的材料相同。
25.其中，在以所述遮挡层为遮挡，在所述源漏极区上形成第一金属硅化物中，包括：
26.以所述遮挡层为遮挡，在所述栅电极上形成第二金属硅化物，并在所述源漏极区上形成第一金属硅化物。
27.本技术提供一种mos器件及其制备方法，mos器件包括衬底、栅介质层、栅电极、隔离层、侧墙层、阻挡部以及第一金属硅化物，衬底具有漂移区以及位于漂移区两侧的源漏极区；栅介质层设置于衬底上，且位于漂移区；栅电极设置于栅介质层上；隔离层设置于栅介质层以及栅电极的侧壁上，且设置于漂移区上；侧墙层设置于隔离层上；阻挡部设置于漂移区上，且与隔离层连接，栅介质层、阻挡部以及设置于衬底上的部分隔离层构成遮挡层；第一金属硅化物，设置于源漏极区上；其中，自栅电极朝向衬底的方向上，遮挡层的投影的边缘与第一金属硅化物的投影的边缘接触，以改善器件源漏极的击穿电压。
附图说明
28.为了更清楚地说明本技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
29.图1是本技术提供的mos器件的结构示意图；
30.图2是图1中的mos器件的扫描电镜示意图；
31.图3是本技术提供的mos器件与现有技术中的mos器件的击穿电压数据图。
32.图4是本技术提供的mos器件的制备方法的流程示意图；
33.图5是本技术提供的mos器件的制备方法的结构流程示意图；
34.附图标记：
35.10、mos器件；20、遮挡层；100、衬底；200、漂移区；300、栅介质层；400、栅电极；500、隔离层；600、侧墙层；700、源漏极区；800、第一金属硅化物；900、第二金属硅化物；1000、阻挡层；1100、阻挡部。
具体实施方式
36.下面结合附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本技术一部分实施例，而非全部实施例。基于本技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。
37.本技术提供一种mos器件及其制备方法，mos器件包括衬底、栅介质层、栅电极、隔离层、侧墙层、阻挡部以及第一金属硅化物，衬底具有漂移区以及位于漂移区两侧的源漏极区；栅介质层设置于衬底上，且位于漂移区；栅电极设置于栅介质层上；隔离层设置于栅介质层以及栅电极的侧壁上，且设置于漂移区上；侧墙层设置于隔离层上；阻挡部设置于漂移区上，且与隔离层连接，栅介质层、阻挡部以及设置于衬底上的部分隔离层构成遮挡层；第一金属硅化物设置于源漏极区上；其中，自栅电极朝向衬底的方向上，遮挡层的投影的边缘与第一金属硅化物的投影的边缘接触。
38.在本技术中，通过栅介质层、阻挡部以及设置于衬底上的部分隔离层构成遮挡层，使得可以以遮挡层为掩膜形成第一金属硅化物，无需另外增加掩膜，就可以使得第一金属硅化物与沟道之间的距离被拉长，进而改善mos器件的源漏极的击穿电压，进而改善了mos器件的性能。
39.请参阅图1和图2，图1是本技术提供的mos器件的结构示意图；图2是图1中的mos器件的扫描电镜示意图。
40.本技术提供一种mos器件10，mos器件10包括第一晶体管和第二晶体管，第一晶体管以及第二晶体管均包括衬底100、栅介质层300、栅电极400、隔离层500、侧墙层600、阻挡部1100、第一金属硅化物800以及第二金属硅化物900。具体的，衬底100具有漂移区200以及位于漂移区200两侧的源漏极区700，其中，第一晶体管的漂移区200为n型漂移区200，第一晶体管的源漏极区700为p型源漏极区700，第二晶体管的漂移区200为p型漂移区200，第一晶体管的源漏极区700为n型源漏极区700。栅介质层300设置于衬底100上，且位于漂移区200，栅介质层300的厚度为1纳米-20纳米，栅介质层300的材料包括氮化物、氮氧化物和介电常数大于3.9的材料中的至少一种。介电常数大于3.9的材料包括例如氧化铪、氧氮化铪等含铪的材料。栅电极400设置于栅介质层300上，栅电极400采用含硅的材料形成，含硅的材料包括多晶硅、非晶硅或外延硅等。
41.接着，隔离层500设置于栅介质层300以及栅电极400的侧壁上，且设置于漂移区200上，即一部分隔离层500设置于栅介质层300以及栅电极400的侧壁上，另一部隔离层500设置于漂移区200上，隔离层500的材料包括sio、sin、sion和sicn中的至少一种。侧墙层600设置于隔离层500上，即侧墙层600与漂移区200不接触，侧墙层600的材料包括sio、sin、sion和sicn中的至少一种。阻挡部1100设置于漂移区200上，且与隔离层500连接。具体的，阻挡部1100与隔离层500远离栅电极400的一端连接，且阻挡部1100与漂移区200接触，阻挡部1100的材料包括sio、sin、sion和sicn中的至少一种，栅介质层300、阻挡部1100以及设置于衬底100上的部分隔离层500构成遮挡层20。第一金属硅化物800设置于源漏极区700上，第二金属硅化物900设置于栅电上；其中，自栅电极400朝向衬底100的方向上，遮挡层20的投影的边缘与第一金属硅化物800的投影的边缘接触，即遮挡层20与第一金属硅化物800不重叠。
42.通过栅介质层300、阻挡部1100以及设置于衬底100上的部分隔离层500构成遮挡层20，使得形成第一金属硅化物800时，可以以遮挡层20为掩膜做遮挡形成，以使得第一金属硅化物800与沟道之间的距离被拉长，进而改善mos器件10的源漏极的击穿电压，进而改善了mos器件10的性能。
43.在一实施例中，隔离层500与阻挡部1100包覆侧墙层600靠近衬底100的一端，即阻
挡部1100与侧墙层600远离栅电极400的一侧接触，也即与漂移区200接触的部分隔离层500和阻挡部1100形成倒钩型，以使得以遮挡层20为掩膜形成第一金属硅化物800时，可以进一步增大源漏极区700的第一金属硅化物800与沟道之间的距离，进一步改善mos器件10的源漏极的击穿电压，进而提高mos器件10的性能。
44.在一实施例中，侧墙层600、阻挡部1100以及栅介质层300的材料相同。
45.在一实施例中，自栅电极400朝向衬底100的方向上，侧墙层600的投影与第一金属硅化物800的投影间隔设置。
46.在另一实施例中，侧墙层600、阻挡部1100以及栅介质层300的材料不相同。
47.在另一实施例中，阻挡部1100与侧墙层600远离栅电极400的一侧不接触，阻挡部1100的高度大于隔离层500远离栅电极400的一端的厚度，即与漂移区200接触的部分隔离层500和阻挡部1100形成倒钩型，且侧墙层600与阻挡部1100之间有一定的间隔，以使得以遮挡层20为掩膜形成源漏极区700的第一金属硅化物800时，可以进一步增大源漏极的第一金属硅化物800与沟道之间的距离，进一步改善mos器件10的源漏极的击穿电压，进而提高mos器件10的性能。
48.在另一实施例中，在源漏极区700与第一金属硅化物800之间还设置有扩散阻隔层，扩散阻隔层是通过锗离子注入衬底100形成，由于锗离子原子质量大，会改变硅衬底100表面的晶体结构，因此，在硅衬底100表面设置扩散阻隔层，可以减小源/漏极区注入离子的扩散过程，从而拓宽源漏极区700与沟道区之间的距离，进而降低横向电场强度，达到提高mos晶体管击穿电压的效果。
49.在另一实施例中，在衬底100中还设置有防击穿层，防击穿层设置于第一金属硅化物800靠近栅电极400的一侧且位于漂移区200；自栅电极400朝向栅介质层300的方向上，防击穿层的投影远离栅电极400的边缘与遮挡层20的投影边缘重合，防击穿层是通过向衬底100注入碳离子、氮离子、氟离子或锗离子中的一种或几种组合形成。
50.在本技术中，在设置遮挡层20的基础上，在漂移区200内设置用于阻挡第一金属硅化物800向沟道区延伸，从而避免形成在源漏极区700的第一金属硅化物800与沟道区之间的距离进一步缩短，拓宽了源漏极区700的第一金属硅化物800与沟道区之间的距离，进而降低横向电场强度，达到提高mos晶体管击穿电压的效果。
51.图3是本技术提供的mos器件1010与现有技术中的mos器件1010的击穿电压数据图。
52.由此可知，现有器件的击穿电压最高仅达到11.6v，相比现有的器件，本技术的器件的其击穿电压明显增高，最高可达到11.9v，即通过栅介质层300、阻挡部1100以及设置于衬底100上的部分隔离层500构成遮挡层20，可以使得以遮挡层20为掩膜形成源漏极区700的第一金属硅化物800时，可以增大源漏极的第一金属硅化物800与沟道之间的距离，进而改善mos器件10的源漏极的击穿电压，进而提高mos器件10的性能。
53.请参考图4和图5，图4是本技术提供的mos器件10的制备方法的流程示意图；图5是本技术提供的mos器件10的制备方法的结构流程示意图。本技术还提供一种mos器件10的制备方法，包括：
54.b11、提供一衬底结构，包括衬底、栅介质层、栅电极、隔离层以及侧墙层，衬底具有漂移区以及设置于漂移区两侧的源漏极区，栅介质层以及栅电极依次层叠设置于漂移区
上，隔离层设置于栅电极以及栅介质层的侧壁上，且隔离层还设置于漂移区上，侧墙层设置于隔离层上。
55.具体的，提供一衬底100，衬底100为硅基底，对衬底100进行离子注入处理，以形成漂移区200，漂移区200包括n型漂移区200和p型漂移区200。其中，n型漂移区200为第一晶体管的漂移区200，p型漂移区200为第二晶体管的漂移区200。
56.在漂移区200上依次层叠形成栅介质材料层和栅极材料层，蚀刻形成栅介质层300和栅电极400。
57.在衬底100、栅介质层300以及栅电极400上形成隔离材料层，蚀刻形成设置于栅电极400以及栅介质层300侧壁上的隔离层500，且形成与漂移区200上。
58.在隔离层500上形成侧墙层600。
59.在一实施例中，通过离子注入工艺形成源漏极区700，并进行快速退火处理，退火处理的温度为950-1020摄氏度。
60.在本技术中，将对源漏极区700进行快速退火处理，并将温度设置为950-1020摄氏度，使得可以活化源漏极区700中的掺杂杂质，同时修补离子注入工艺中受损的漂移区200的结构，从而进一步改善mos器件10的性能。
61.b12、形成覆盖衬底结构的阻挡层。
62.b13、对阻挡层进行干蚀刻处理，去除部分阻挡层，以在漂移区上形成与隔离层连接的阻挡部，栅介质层、阻挡部以及设置于衬底100上的部分隔离层。
63.具体的，对阻挡层1000进行干蚀刻处理，去除部分阻挡层1000，保留与隔离层500连接且在漂移区200上的部分阻挡层1000，以形成阻挡部1100，栅介质层300、阻挡部1100以及设置于衬底100上的部分隔离层500。
64.形成侧墙层600、阻挡部1100以及栅介质层300的材料相同。
65.b14、以遮挡层为遮挡，在源漏极区上形成第一金属硅化物；其中，自栅电极朝向衬底的方向上，遮挡层的投影的边缘与第一金属硅化物的投影的边缘接触。
66.具体的，在衬底100、侧墙层600以及栅电极400上通过溅射或蒸发的方式沉积金属层材料，以使金属层与部分源漏极区700反应形成第一金属硅化物800，并与栅电极400进行反应形成第二金属硅化物900。金属层材料包括钴(co)、钛(ti)、镍(ni)、钨(w)、铂(pt)、钯(pd)和钼(mo)中的至少一种，在本实施例中，金属层材料为钴(co)。金属硅化物用于硅和金属钨的接触电阻。
67.在另一实施例中，在步骤b11之后，在步骤b12之前，还包括：
68.以遮挡层20为掩膜，对衬底100进行离子锗注入，锗离子注入的能量为20kev～50kev，可以为20kev，30kev，50kev等，本实施例优选为40kev，注入离子的浓度范围为5*1014～5*1015/cm2。其中，锗离子注入与衬底100垂直方向的倾斜角度为0～20度，优选为12度，倾斜注入可以适当控制注入深度不至于过大，进而减小对器件其他电学性能的影响。经过第一次离子注入，在衬底100表面形成一扩散阻隔层，扩散阻隔层可以降低第一金属硅化物800向沟道区延伸，降低了横向电场强度，进而提高mos晶体管击穿电压。
69.在另一实施例中，在步骤b11中，还包括：
70.以遮挡层20为掩膜，对衬底100进行防击穿层离子注入，以使得自栅电极400朝向栅介质层300的方向上，防击穿层的投影远离栅电极400的边缘与遮挡层20的投影边缘重
合，防击穿层是通过向衬底100注入碳离子、氮离子、氟离子或锗离子中的一种或几种组合形成。可选的，也可以以遮挡层20为掩膜，对遮挡层20两侧的衬底100进行蚀刻，形成具有凹槽的衬底100，对凹槽的侧壁进行离子注入或沉积防击穿层的材料形成防击穿层。
71.在本技术中，采用干蚀刻工艺蚀刻阻挡层1000，以保留靠近侧墙层600的部分阻挡层1000不被蚀刻，以使得阻挡部1100、栅介质层300以及与漂移区200接触的隔离层500构成遮挡层20，可以作为形成第一金属硅化物800的掩膜，进而拓宽了源漏极区700的第一金属硅化物800与沟道之间的距离，也即增大器件的第一金属硅化物800之间的距离，改善mos器件10的源漏极的击穿电压，进而改善了mos器件1010的性能，同时无需额外设置一道掩膜，降低了成本。
72.请继续参阅图3。需要说明的是，现有技术的mos器件10是采用干蚀刻工艺加湿蚀刻工艺蚀刻阻挡层1000形成，因湿蚀刻的各向同性，以致阻挡层1000全部被蚀刻，而本技术的mos器件10仅是采用干蚀刻工艺蚀刻阻挡层1000形成，保留与漂移区200接触且位于侧墙层600上的部分阻挡层1000。
73.由此可知，相比于现有器件采用干蚀刻工艺以及湿蚀刻工艺处理阻挡层1000，本技术仅采用干蚀刻工艺蚀刻阻挡层1000，利用蚀刻的各向异性，致使可以保留与漂移区200接触且位于侧墙层600上的部分阻挡层1000作为阻挡部1100，致使器件的击穿电压明显增高，提高了mos器件10的性能。
74.以上所述仅为本技术的实施例，并非因此限制本技术的专利范围，凡是利用本技术说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本技术的专利保护范围内。

技术特征：
1.一种mos器件，其特征在于，包括：衬底，具有漂移区以及位于所述漂移区两侧的源漏极区；栅介质层，设置于所述衬底上，且位于所述漂移区；栅电极，设置于所述栅介质层上；隔离层，设置于所述栅介质层以及所述栅电极的侧壁上，且设置于所述漂移区上；侧墙层，设置于所述隔离层上；阻挡部，设置于所述漂移区上，且与所述隔离层连接，所述栅介质层、所述阻挡部以及设置于所述衬底上的部分所述隔离层构成遮挡层；以及第一金属硅化物，设置于所述源漏极区上；其中，自所述栅电极朝向所述衬底的方向上，所述遮挡层的投影的边缘与所述第一金属硅化物的投影的边缘接触。2.根据权利要求1所述的mos器件，其特征在于，所述隔离层与所述阻挡部包覆所述侧墙层靠近所述衬底的一端。3.根据权利要求1所述的mos器件，其特征在于，所述侧墙层、所述阻挡部以及所述栅介质层的材料相同。4.根据权利要求1所述的mos器件，其特征在于，自所述栅电极朝向所述衬底的方向上，所述侧墙层的投影与所述第一金属硅化物的投影间隔设置。5.根据权利要求1-4任一项所述的mos器件，其特征在于，还包括第二金属硅化物，设置于所述栅电极上。6.根据权利要求1-4任一项所述的mos器件，其特征在于，所述侧墙层、所述阻挡部以及所述栅介质层的材料不相同。7.一种mos器件的制备方法，其特征在于，包括：提供一衬底结构，包括衬底、栅介质层、栅电极、隔离层以及侧墙层，所述衬底具有漂移区以及设置于所述漂移区两侧的源漏极区，所述栅介质层以及所述栅电极依次层叠设置于所述漂移区上，所述隔离层设置于所述栅电极以及所述栅介质层的侧壁上，且所述隔离层还设置于所述漂移区上，所述侧墙层设置于所述隔离层上；形成覆盖所述衬底结构的阻挡层；对所述阻挡层进行干蚀刻处理，去除部分所述阻挡层，以在所述漂移区上形成与所述隔离层连接的阻挡部，所述栅介质层、所述阻挡部以及设置于所述衬底上的部分所述隔离层；以及以所述遮挡层为遮挡，在所述源漏极区上形成第一金属硅化物；其中，自所述栅电极朝向所述衬底的方向上，所述遮挡层的投影的边缘与所述第一金属硅化物的投影的边缘接触。8.根据权利要求7所述的mos器件的制备方法，其特征在于，所述隔离层与所述阻挡部包覆所述侧墙层靠近所述衬底的一端。9.根据权利要求7所述的mos器件的制备方法，其特征在于，形成所述侧墙层、所述阻挡部以及所述栅介质层的材料相同。10.根据权利要求7所述的mos器件的制备方法，其特征在于，在以所述遮挡层为遮挡，在所述源漏极区上形成第一金属硅化物中，包括：
以所述遮挡层为遮挡，在所述栅电极上形成第二金属硅化物，并在所述源漏极区上形成第一金属硅化物。

技术总结
本申请提供一种MOS器件及其制备方法，MOS器件包括衬底、栅介质层、栅电极、隔离层、侧墙层、阻挡部以及第一金属硅化物，衬底具有漂移区以及位于漂移区两侧的源漏极区；栅介质层设置于衬底上，且位于漂移区；栅电极设置于栅介质层上；隔离层设置于栅介质层以及栅电极的侧壁上，且设置于漂移区上；侧墙层设置于隔离层上；阻挡部设置于漂移区上，且与隔离层连接，栅介质层、阻挡部以及设置于衬底上的部分隔离层构成遮挡层；第一金属硅化物，设置于源漏极区上；其中，自栅电极朝向衬底的方向上，遮挡层的投影的边缘与第一金属硅化物的投影的边缘接触，以改善器件源漏极的击穿电压。以改善器件源漏极的击穿电压。以改善器件源漏极的击穿电压。


技术研发人员：黄灿阳 张帆 田野
受保护的技术使用者：粤芯半导体技术股份有限公司
技术研发日：2023.05.19
技术公布日：2023/8/9