一种半导体晶体管的制造方法及半导体晶体管与流程

1.本公开涉及但不限于半导体制造领域，尤其涉及一种半导体晶体管的制造方法及半导体晶体管。


背景技术：

2.在半导体制造领域中，在制造半导体晶体管时仅考虑了半导体晶体管内部的寄生电容，对于减小半导体晶体管之间的寄生电容没有帮助。在标准单元内，半导体晶体管的栅极与栅极之间同样存在寄生电容，寄生电容会影响半导体晶体管的性能，进而导致应用半导体晶体管的整体电路的性能受限，降低此寄生电容可以进一步提高电路性能。


技术实现要素：

3.本公开提供一种半导体晶体管的制造方法及半导体晶体管，以降低标准单元内和标准单元之间的晶体管栅极到栅极的寄生电容，提升电路整体性能和速度。
4.第一方面，本公开提供一种半导体晶体管的制造方法，该方法包括：将半导体晶体管中相邻的栅极金属沿着第一方向切断，以形成第一切口，第一方向平行于源极和漏极之间的连线；在第一切口处填充绝缘材料，以形成第一绝缘层；对半导体晶体管进行后段工艺处理；对处理后的半导体晶体管进行晶圆减薄，直至露出第一绝缘层；刻蚀第一绝缘层，以形成空腔；在空腔内沉积绝缘材料，以形成空气间隙。
5.在一实施例中，对处理后的半导体晶体管进行晶圆减薄，直至露出第一绝缘层，包括：对处理后的半导体晶体管进行倒片；对倒片后的半导体晶体管的衬底进行打磨，直至露出第一绝缘层。
6.在一实施例中，对倒片后的半导体晶体管的衬底进行打磨，直至露出第一绝缘层，包括：采用抛光处理或者化学机械平坦化处理的方式对衬底进行打磨，直至露出第一绝缘层。
7.在一实施例中，在对处理后的半导体晶体管进行晶圆减薄，直至露出第一绝缘层之前，该方法还包括：将处理后的半导体晶体管与载片晶圆进行晶圆键合。
8.在一实施例中，刻蚀第一绝缘层，以形成空腔，包括：对第一绝缘层进行各向异性的干法刻蚀，以形成空腔。
9.在一实施例中，在空腔内沉积绝缘材料，以形成空气间隙，包括：在空腔的内壁涂覆绝缘材料，并通过在空腔的开口处覆盖绝缘材料，封闭空腔，以形成空气间隙。
10.在一实施例中，在空腔的内壁涂覆绝缘材料，包括：采用化学气相沉积的方式在空腔内沉积绝缘材料。
11.在一实施例中，绝缘材料包括以下至少之一：硅的氧化物、氮氧化硅、硅碳氮氧化物、碳硅氧化物、氮化硅、铝的氧化物以及钛的氧化物。
12.第二方面，本公开提供另一种半导体晶体管的制造方法，该方法包括：对半导体晶体管进行晶圆减薄，直至露出源极和漏极；对相邻的栅极金属沿着第一方向进行刻蚀，以形
成第二切口，第一方向平行于源极和漏极之间的连线；在第二切口的开口处沉积绝缘材料，以形成空气间隙。
13.在一实施例中，对半导体晶体管进行减薄，直至露出源极和漏极，包括：对半导体晶体管进行倒片；对倒片后的半导体晶体管的衬底进行打磨，直至露出源极和漏极。
14.在一实施例中，对倒片后的半导体晶体管的衬底进行打磨，直至露出源极和漏极，包括：采用抛光处理或者化学机械平坦化处理的方式对衬底进行打磨，直至露出源极和漏极。
15.在一实施例中，在对半导体晶体管进行晶圆减薄，直至露出源极和漏极之前，该方法还包括：将半导体晶体管与载片晶圆进行晶圆键合。
16.在一实施例中，对相邻的栅极金属沿着第一方向进行刻蚀，以形成第二切口，包括：对相邻的栅极金属进行各向异性的干法刻蚀，以形成第二切口。
17.在一实施例中，在第二切口的开口处沉积绝缘材料，以形成空气间隙，包括：在第二切口的内壁涂覆绝缘材料，并通过在第二切口的开口处覆盖绝缘材料，封闭第二切口，以形成空气间隙。
18.在一实施例中，在第二切口的内壁涂覆绝缘材料，包括：采用化学气相沉积的方式在第二切口内沉积绝缘材料。
19.在一实施例中，绝缘材料包括以下至少之一：硅的氧化物、氮氧化硅、硅碳氮氧化物、碳硅氧化物、氮化硅、铝的氧化物以及钛的氧化物。
20.第三方面，本公开提供一种半导体晶体管，通过上述任一实施例的半导体晶体管的制造方法制成，其中，半导体晶体管包括：相邻的栅极金属；绝缘层，设置于相邻的栅极金属之间；空气间隙，设置于绝缘层中。
21.本公开的实施例提供的技术方案可以包括以下有益效果：
22.通过在栅极金属切断区域形成空气间隙，提供了一种新的在半导体晶体管内形成空气间隙的方法，在进行倒片和晶圆减薄之后再形成空气间隙，不影响半导体晶体管中后段工艺流程，提高半导体晶体管的良率和可靠性。同时还可以通过形成空气间隙有效降低标准单元内和标准单元之间的栅极到栅极之间的寄生电容，提升电路整体性能和速度。
23.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
24.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。
25.图1是根据一示例性实施例示出的一种半导体晶体管的制造方法的示意图；
26.图2是根据一示例性实施例示出的一种半导体晶体管的截面示意图；
27.图3是根据一示例性实施例示出的一种半导体晶体管的第一切口的截面示意图；
28.图4是根据一示例性实施例示出的一种沿第一方向切断栅极金属后在第一切口处填充绝缘材料后的截面示意图；
29.图5是根据一示例性实施例示出的一种半导体晶体管的俯视示意图；
30.图6是根据一示例性实施例示出的一种半导体晶体管填充绝缘材料后的俯视示意
图；
31.图7是根据一示例性实施例示出的一种完成中后段工艺处理后的半导体晶体管的截面示意图；
32.图8是根据一示例性实施例示出的一种完成晶圆键合后的半导体晶体管的截面示意图；
33.图9是根据一示例性实施例示出的一种完成倒片后的半导体晶体管的截面示意图；
34.图10是根据一示例性实施例示出的一种晶圆减薄后的半导体晶体管的截面示意图；
35.图11是根据一示例性实施例示出的一种去除绝缘材料后的半导体晶体管的截面示意图；
36.图12是根据一示例性实施例示出的一种形成空气间隙后的半导体晶体管的截面示意图；
37.图13是根据一示例性实施例示出的另一种半导体晶体管的制造方法的示意图；
38.图14是根据一示例性实施例示出的另一种完成晶圆键合后的半导体晶体管的截面示意图；
39.图15是根据一示例性实施例示出的另一种完成倒片后的半导体晶体管的截面示意图；
40.图16是根据一示例性实施例示出的另一种晶圆减薄后的半导体晶体管的截面示意图；
41.图17是根据一示例性实施例示出的另一种沿第一方向刻蚀栅极金属后的半导体晶体管的截面示意图；
42.图18是根据一示例性实施例示出的一种半导体晶体管所在电路的等效电容示意图；
43.图19是根据一示例性实施例示出的一种半导体晶体管所在电路的时延示意图；
44.图20是根据一示例性实施例示出的一种半导体晶体管等效电容的对比示意图；
45.图21是根据一示例性实施例示出的一种空气间隙对半导体晶体管电流开关特性的影响示意图。
46.附图标记说明：
47.101.栅极金属，102.鳍部，103.衬底，104.第一绝缘层，105.第二介质层，106.载片晶圆，107.空腔，108.空气间隙，109.第二绝缘层，110.沟道，111.第一切口，112.第二切口，113.第一介质层。
具体实施方式
48.这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置的例子。
49.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其
它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
50.为了说明本公开的技术方案，下面通过具体实施例来进行说明。
51.在半导体制造工艺中，现有超低k值空间层技术中所采用的材料k值仍然较高，其中，k》3，k为介电常数。其总体引入的寄生电容仍然占总体晶体管有效电容的30％以上，无法满足摩尔定律和持续晶体管微缩对于晶体管性能提升的要求。进一步地，在通常情况下，空气绝缘层对于中段工艺(middle of line，mol)中金属通孔光刻对准精度要求极高，且金属通孔为非自对准，导致有很大概率在mol中金属通孔刻蚀和图形化过程中出现空气绝缘层被刻蚀穿的情况，从而导致金属进入到空气间隙中，导致整体晶体管失效，从而影响晶体管的良率和对整体电路的良率影响极大。
52.另外，目前仅考虑晶体管内部的寄生电容，对于减小晶体管之间的寄生电容没有帮助。在标准单元内，晶体管栅极与栅极之间同样存在寄生电容，降低此寄生电容可以进一步提高电路性能。
53.下面对本公开实施例涉及的一些概念进行说明。
54.半导体制造工艺一般分为前段工艺(the front end of line，feol)和后段工艺(theback end of line，beol)。feol一般是指晶体管等器件的制造过程，主要包括隔离、栅结构、源漏、接触孔等形成工艺。beol主要是指形成能将电信号传输到各个器件的互联线，主要包括互联线间介质沉积、金属线条形成、引出焊盘形成等工艺。通常，feol和beol之间以接触孔制备工艺为分界线。所以，在一些情况下，接触孔制备工艺又被称为中段工艺(mol)。
55.为了解决上述问题，本公开实施例提供一种半导体晶体管的制造方法，以降低标准单元内和标准单元之间的晶体管栅极到栅极的寄生电容，从而提升电路整体性能和速度。
56.图1为本公开实施例提供的一种半导体晶体管的制造方法的示意图，如图1所示，该制造方法可以用于制造半导体晶体管，如场效应晶体管。示例性的，本公开实施例的半导体晶体管可以包括环栅(gate all around，gaa)晶体管、鳍式晶体管(fin field-effect transistor，finfet)、平面晶体管等场效应晶体管。如图1所示，上述制造方法可以包括步骤s101至s106。
57.在一实施例中，上述半导体晶体管的制造方法可以用于半导体晶体管的制造设备，例如：光刻机、干法刻蚀设备、化学气相沉积设备、原子层沉积设备以及化学机械平坦化设备，当然半导体晶体管的制造设备不限于以上示例，本技术实施例对此不做具体限定。
58.在一实施例中，可以先通过标准工艺形成栅极金属。图2为本公开实施例提供的一种半导体晶体管的截面图(沿源极和漏极之间的连线aa'方向，即沿鳍部102的延伸方向)。如图2所示，该实施例中的半导体晶体管为鳍式晶体管。该半导体可以包括栅极金属101、源极、漏极、第一介质层113以及衬底103。其中，衬底103通常为半导体晶体管中底层的材料层，在衬底103上形成鳍部102，横跨鳍部102形成栅极金属101，鳍部102中外露于栅极金属101的两侧分别形成源极、漏极。在一实施例中，衬底103可以是硅、锗、砷化镓、磷化铟或氮
化镓等半导体材料形成的，还可以是氧化硅或者氮化硅等。源极和漏极可以是碳化硅或者硅、锗等形成的高掺杂区。当然，衬底、源极、漏极的材料不限于以上示例，本技术实施例对此不做具体限定。在形成源极和漏极时，由衬底103延展至第一介质层113之外形成鳍部102，并在鳍部102外露于栅极金属101之外的两侧分别形成源极和漏极。图5为本公开实施例提供的一种图2所示的半导体晶体管的俯视示意图。如图5所示，该实施例中的半导体晶体管包括多个相邻的栅极金属101以及沟道110。
59.示例性的，第一介质层113至少包括：氧化物绝缘层，氧化物绝缘层至少包括一氧化硅(sio)、一氧化铝(alo)、氮氧化硅(sion)或者碳硅氧化物(sico)形成的绝缘层。当然，第一介质层113的材料不限于以上示例，本技术实施例对此不作具体限定。
60.接下来，对步骤s101至s106进行说明。
61.步骤s101，将半导体晶体管中相邻的栅极金属沿着第一方向切断，以形成第一切口，第一方向平行于源极和漏极之间的连线。
62.步骤s102，在第一切口处填充绝缘材料，以形成第一绝缘层。
63.步骤s103，对半导体晶体管进行后段工艺处理。
64.步骤s104，对处理后的半导体晶体管进行晶圆减薄，直至露出第一绝缘层。
65.步骤s105，刻蚀第一绝缘层，以形成空腔。
66.步骤s106，在空腔内沉积绝缘材料，以形成空气间隙。
67.图3为本公开实施例提供的一种半导体晶体管的第一切口的截面示意图。图3仍为沿连线aa'方向的截面图。如图3和图5所示，在步骤s101中，沿着第一方向切断栅极金属101，以形成呈倒梯形的第一切口111，第一切口111的顶部宽度大于其底部宽度。其中，第一方向平行于源极和漏极之间的连线aa'。接下来，图4为本公开实施例提供的一种对栅极金属进行切断并填充绝缘材料后的截面示意图。图4仍为鳍部102的延伸方向(即沿aa'方向)的截面图。如图4所示，在步骤s102中，在第一切口111中填充绝缘材料，以形成第一绝缘层104。第一绝缘层104可以理解为牺牲层。图6为本公开实施例提供的一种半导体晶体管填充绝缘材料后的俯视示意图。图6也为图4所示的视角对应的俯视图。如图6所示，在步骤s101中，将半导体晶体管中相邻的栅极金属101沿着平行于源极和漏极之间的连线的第一方向(即连线aa'方向)切断，以形成第一切口111。接下来，在步骤s102中，在第一切口111中填充绝缘材料，以形成第一绝缘层104。如图6所示，位于第一绝缘层104上方的部分为一个标准单元a，位于第一绝缘层104下方的部分为一个标准单元b。图6所示的第一绝缘层104位于标准单元a和标准单元b之间。
68.进一步地，图7为本公开实施例提供的一种完成后段工艺处理后的半导体晶体管的截面示意图。如图7所示，在步骤s103中，对半导体晶体管进行后段工艺处理，以在栅极金属101上形成第二介质层105。第二介质层105可以为层间介质(inter-level dielectric，ild)，该第二介质层105也可以称为中间绝缘层。
69.示例性的，第二介质层105可以是氧化硅层或者氮化硅层或其他绝缘介质层，如铝的氧化物(如alo
x
，x表示一个分子中氧原子的个数)、碳硅氧化物(如sico
x
，x表示一个碳硅氧化物分子中氧原子的个数)、碳硅氮化物(sicn)或氮化铝(aln)形成的介质层。当然，第二介质层105的材料不限于以上示例，本技术实施例对此不做具体限定。
70.进一步地，图8为本公开实施例提供的一种完成晶圆键合后的半导体晶体管的截
面示意图。如图8所示，在完成步骤s103后，将完成后段工艺处理后的半导体晶体管与载片晶圆106键合。此时半导体晶体管为衬底103位于下层，载片晶圆106位于上层的放置状态。
71.进一步地，图9为本公开实施例提供的一种完成倒片后的半导体晶体管的截面示意图。如图9所示，对完成晶圆键合后的半导体晶体管进行倒片。完成倒片后的半导体晶体管为载片晶圆106位于下层，衬底103位于上层的放置状态。
72.进一步地，图10为本公开实施例提供的一种晶圆减薄后的半导体晶体管的截面示意图。如图10所示，在步骤s104中，对倒片后的半导体晶体管进行晶圆减薄，对倒片后的半导体晶体管的衬底103进行打磨，直至露出第一绝缘层104。
73.示例性的，可以采用抛光处理或者化学机械平坦化(chemical-mechanical planarization，cmp)对倒片后的衬底103进行打磨。当然，还可以采用其它打磨方式对衬底103进行打磨，本公开实施例对此不做具体限定。
74.进一步地，图11为本公开实施例提供的一种去除绝缘材料后的半导体晶体管的截面示意图。如图11所示，在步骤s105中，采用各向异性的干法刻蚀对第一绝缘层104进行刻蚀，将第一绝缘层104去除，以形成呈梯形的空腔107，空腔107的顶部宽度小于其底部宽度。
75.进一步地，图12为本公开实施例提供的一种形成空气间隙后的半导体晶体管的截面示意图。如图12所示，在步骤s106中，在空腔107的内壁涂覆绝缘材料，并通过在空腔107的开口处覆盖绝缘材料，以形成第二绝缘层109，封闭空腔107，以形成空气间隙108。
76.示例性的，上述绝缘材料可以为硅的氧化物(如sio
x
，x表示一个硅的氧化物分子中氧原子的个数)、氮氧化硅(sion)、硅碳氮氧化物(sicon)、碳硅氧化物(sico)、氮化硅(sin)、铝的氧化物(如alo
x
，x表示一个铝的氧化物分子中氧原子的个数)以及钛的氧化物(如tio
x
，x表示一个钛的氧化物分子中氧原子的个数)等。当然，绝缘材料不限于以上示例，本技术实施例对此不作具体限定。
77.示例性的，在覆盖绝缘材料时可以采用化学气相沉积(chemical vapor deposition，cvd)的方式在空腔107内壁沉积绝缘材料，其中，化学气相沉积可以为原子层沉积(atomic layer deposition，ald)。当然，还可以采用其他薄膜技术在空腔107内壁覆盖绝缘材料，本公开实施例对此不做具体限定。
78.本公开实施例提供的半导体晶体管的制造方法不仅可用于标准单元之间的栅极与栅极之间，还可用于标准单元内部的栅极与栅极之间，可有效降低标准单元内和标准单元之间的栅极到栅极的寄生电容。
79.下面以具体示例，该半导体晶体管的制造方法包括：
80.步骤一：采用标准工艺形成栅极金属101，如图2和图5所示。
81.步骤二：沿着平行于源极和漏极之间的连线aa'的方向对栅极金属101进行切断，以形成第一切口111，如图3所示。
82.步骤三：在第一切口111中填充绝缘材料，以形成第一绝缘层104，如图4和图6所示。
83.步骤四：对半导体晶体管进行后段工艺处理，在栅极金属101上形成第二介质层105，如图7所示。
84.步骤五：将半导体晶体管与载片晶圆106键合，如图8所示。
85.步骤六：对半导体晶体管进行倒片，使衬底103位于上层，如图9所示。
86.步骤七：对半导体晶体管进行晶圆减薄，打磨其衬底103，直至露出第一绝缘层104，如图10所示。
87.步骤八：通过各向异性的干法刻蚀将第一绝缘层104去除，以形成空腔107，如图11所示。
88.步骤九：在空腔107的内壁以及开口处沉积绝缘材料，以形成第二绝缘层109，再封闭空腔107，以形成空气间隙108，如图12所示。
89.本公开实施例提供的半导体晶体管的制造方法通过切断栅极金属，在栅极到栅极之间形成空气间隙，提供了一种新的在半导体晶体管内形成空气间隙的方法。在进行倒片和晶圆减薄之后再形成空气间隙，不影响半导体晶体管中后段工艺流程，可以减少先形成空气间隙再在空气间隙的上层进行相关工艺时对空气间隙产生损坏的情况，避免了中后段工艺中的相关操作造成金属进入空气间隙，提高了半导体晶体管的良率和可靠性。同时还可以通过形成空气间隙有效降低标准单元内和标准单元之间的栅极到栅极之间的寄生电容，提升电路整体性能和速度。
90.在一实施例中，本公开实施例还提供一种半导体晶体管的制造方法。图13为本公开实施例提供的一种半导体晶体管的制造方法的示意图。该制造方法同样可以用于制造半导体晶体管，如场效应晶体管。示例性的，本公开实施例的半导体晶体管可以包括环栅晶体管、鳍式晶体管、平面晶体管等场效应晶体管。
91.如图13所示，该方法可以包括步骤s201至s203。
92.需要说明的是，首先，可以对半导体晶体管进行中后段工艺处理，然后将完成中后段工艺处理后的半导体晶体管与载片晶圆进行晶圆键合。图14为本公开实施例提供的另一种完成晶圆键合后的半导体晶体管的截面示意图。如图14所示，将完成中、后段工艺处理后的半导体晶体管与载片晶圆106键合。此时半导体晶体管为衬底103位于下层、载片晶圆106位于上层的放置状态。
93.接下来，对步骤s201至s203进行说明。
94.步骤s201，对半导体晶体管进行晶圆减薄，直至露出源极和漏极。
95.步骤s202，对相邻的栅极金属沿着第一方向进行刻蚀，以形成第二切口，第一方向平行于源极和漏极之间的连线。
96.步骤s203，在第二切口的开口处沉积绝缘材料，以形成空气间隙。
97.图15为本公开实施例提供的一种完成倒片后的半导体晶体管的截面示意图。如图15所示，对完成晶圆键合后的半导体晶体管进行倒片。完成倒片后的半导体晶体管为载片晶圆106位于下层，衬底103位于上层的放置状态。
98.进一步地，图16为本公开实施例提供的一种晶圆减薄后的半导体晶体管的截面示意图。如图16所示，在步骤s201中，对倒片后的半导体晶体管进行晶圆减薄，直至露出源极和漏极，包括：对倒片后的半导体晶体管的衬底103进行打磨，直至露出源极和漏极，即露出鳍部102。
99.示例性的，可以采用抛光处理或者化学机械平坦化(chemical-mechanical planarization，cmp)对倒片后的衬底103进行打磨。当然，还可以采用其它打磨方式对衬底103进行打磨，本公开实施例对此不做具体限定。
100.进一步地，图17为本公开实施例提供的一种沿第一方向刻蚀栅极金属后的半导体
晶体管的截面示意图。如图17所示，在步骤s202中，将相邻的栅极金属沿着平行于源极和漏极(源极和漏极图中未示出)之间的连线的第一方向进行各向异性的干法刻蚀，以形成呈梯形的第二切口112。如图17所示，第二切口112的顶部宽度小于其底部宽度。
101.进一步地，图12为本公开实施例提供的一种形成空气间隙后的半导体晶体管的截面示意图。如图12所示，在步骤s203中，在第二切口112的内壁涂覆绝缘材料，并通过在第二切口112的开口处覆盖绝缘材料，以形成第二绝缘层109，再封闭第二切口112，以形成空气间隙108。
102.示例性的，上述绝缘材料可以为硅的氧化物(如sio
x
，x表示一个硅的氧化物分子中氧原子的个数)、氮氧化硅(sion)、硅碳氮氧化物(sicon)、碳硅氧化物(sico)、氮化硅(sin)、铝的氧化物(如alo
x
，x表示一个铝的氧化物分子中氧原子的个数)以及钛的氧化物(如tio
x
，x表示一个钛的氧化物分子中氧原子的个数)等。当然，绝缘材料以上示例，本技术实施例对此不作具体限定。
103.示例性的，在覆盖绝缘材料时可以采用化学气相沉积cvd的方式在第二切口112内壁沉积绝缘材料，其中，化学气相沉积可以为原子层沉积ald。当然，还可以采用其他薄膜技术在第二切口112内壁覆盖绝缘材料，本公开实施例对此不做具体限定。
104.本公开实施例提供的半导体晶体管的制造方法不仅可用于标准单元之间的栅极与栅极之间，还可用于标准单元内部的栅极与栅极之间，可有效降低标准单元内和标准单元之间的栅极到栅极的寄生电容。
105.下面以具体示例，该半导体晶体管的制造方法为：
106.步骤一：对完成后段工艺处理后的半导体晶体管与载片晶圆106键合，如图14所示。
107.步骤二：对半导体进行倒片，使衬底103位于上层，如图15所示。
108.步骤三：对半导体晶体管进行晶圆减薄，打磨其衬底103，直至露出源极和漏极(即鳍部102)，如图16所示。
109.步骤四：沿着平行于源极与漏极之间的连线的第一方向对栅极金属101进行刻蚀，以形成第二切口112，如图17所示。
110.步骤五：在第二切口112的内壁以及开口处沉积绝缘材料，以形成第二绝缘层109，再封闭第二切口112，以形成空气间隙108，如图12所示。
111.本公开实施例提供的半导体晶体管的制造方法通过切断栅极金属，在相邻的栅极之间形成空气间隙，提供了一种新的在半导体晶体管内形成空气间隙的方法。在进行倒片和晶圆减薄之后再形成空气间隙，不影响半导体晶体管中后段工艺流程，可以减少先形成空气间隙再在空气间隙的上层进行相关工艺时对空气间隙产生损坏的情况，避免了中后段工艺中的相关操作造成金属进入空气间隙，提高了半导体晶体管的良率和可靠性。同时还可以通过形成空气间隙有效降低标准单元内和标准单元之间的栅极到栅极之间的寄生电容，提升电路整体性能和速度。
112.在一实施例中，图18为本公开实施例提供的一种无空气间隙、部分空气间隙和全空气间隙下半导体晶体管所在电路的等效电容比对情况的示意图。图18中纵轴表示半导体晶体管所在电路的等效电容值。其中，无空气间隙可以理解为电路中没有一个半导体晶体管器件采用前述一个或多个实施例所述的制造工艺制造。部分空气间隙可以理解为电路中
的半导体晶体管器件仅有部分采用了前述一个或多个实施例所述的制造工艺制造。全空气间隙可以理解为电路中的半导体晶体管器件全部采用了前述一个或多个实施例所述的制造工艺制造。参考图18所示，将电路采用无空气间隙时的等效电容、电路采用部分空气间隙时的等效电容以及电路采用全空气间隙时的等效电容进行比对，可以看出，电路采用全空气间隙可以使整体等效电容明显下降。
113.在一实施例中，图19为本公开实施例提供的一种无空气间隙、部分空气间隙和全空气间隙下半导体晶体管器件所在电路的时延比对情况的示意图。图19中纵轴表示半导体晶体管所在电路的时延。参考图19所示，将电路采用无空气间隙时的时延、电路采用部分空气间隙时的时延以及电路采用全空气间隙时的时延进行比对，可以看出，电路采用全空气间隙可以使整体时延明显降低。
114.在一实施例中，图20为本公开实施例提供的一种无空气间隙、部分空气间隙和全空气间隙下半导体晶体管寄生电容的比对情况的示意图。图20中纵轴表示半导体晶体管的整体寄生电容，横轴表示电压。其中，l1为电路使用全空气间隙时的半导体晶体管寄生电容，l2为电路使用无空气间隙时的半导体晶体管寄生电容，l3为电路使用部分空气间隙时的半导体晶体管寄生电容。参考图20所示，将l1、l2和l3进行对比，可以看出，当电压为零时，电路采用全空气间隙可以使半导体晶体管的寄生电容下降明显，对于晶体管本征沟道电容无影响。
115.在一实施例中，图21为本公开实施例提供的一种空气间隙对半导体晶体管电流开关特性的影响的示意图。图21中纵轴表示漏极电流，横轴表示电压。由图中曲线可以看出，电路采用空气间隙技术对于半导体晶体管电流开关特性无影响。
116.基于相同的发明构思，本公开还提供一种半导体晶体管，该半导体晶体管通过上述任一项实施例中半导体晶体管的制造方法制成，该半导体晶体管包括：相邻的栅极金属、设置于相邻的栅极金属之间的绝缘层以及设置于绝缘层中的空气间隙。
117.在一实施例中，仍参考图12所示，该半导体晶体管可以为鳍式晶体管，其中，载片晶圆106位于最下层，第二介质层105位于载片晶圆106上方，栅极金属101位于第二介质层105上方，第一介质层113位于栅极金属101上方，衬底103位于第一介质层113上方，第二绝缘层109位于衬底103上方，第二绝缘层109还有一部分位于栅极金属101中。在衬底103上形成鳍部102，栅极金属101横跨鳍部102，鳍部102中外露于栅极金属101的两侧分别形成源极和漏极。空气间隙108形成在位于栅极金属101中的部分第二绝缘层109中。
118.该半导体晶体管在制造时，是在进行倒片和晶圆减薄之后，再在栅极到栅极之间形成空气间隙，不会影响制造时的中后段工艺流程，可以减少先形成空气间隙再在空气间隙的上层进行相关工艺时对空气间隙产生损坏的情况，避免了中后段工艺中的相关操作造成金属进入空气间隙，提高了半导体晶体管的良率和可靠性。同时该半导体晶体管通过形成空气间隙有效降低了标准单元内和标准单元之间的栅极到栅极之间的寄生电容，提升电路整体性能和速度。
119.需要说明的是，本公开实施例中的“第一”和“第二”仅为表述和区分方便，并无其他特指含义。
120.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或
者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
121.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。

技术特征：
1.一种半导体晶体管的制造方法，其特征在于，所述方法包括：将所述半导体晶体管中相邻的栅极金属沿着第一方向切断，以形成第一切口，所述第一方向平行于源极和漏极之间的连线；在所述第一切口处填充绝缘材料，以形成第一绝缘层；对所述半导体晶体管进行后段工艺处理；对处理后的半导体晶体管进行晶圆减薄，直至露出所述第一绝缘层；刻蚀所述第一绝缘层，以形成空腔；在所述空腔内沉积绝缘材料，以形成空气间隙。2.根据权利要求1所述的半导体晶体管的制造方法，其特征在于，所述对处理后的半导体晶体管进行晶圆减薄，直至露出所述第一绝缘层，包括：对所述处理后的半导体晶体管进行倒片；对倒片后的半导体晶体管的衬底进行打磨，直至露出所述第一绝缘层。3.根据权利要求2所述的半导体晶体管的制造方法，其特征在于，所述对倒片后的半导体晶体管的衬底进行打磨，直至露出所述第一绝缘层，包括：采用抛光处理或者化学机械平坦化处理的方式对所述衬底进行打磨，直至露出所述第一绝缘层。4.根据权利要求1或2所述的半导体晶体管的制造方法，其特征在于，在所述对处理后的半导体晶体管进行晶圆减薄，直至露出所述第一绝缘层之前，所述方法还包括：将所述处理后的半导体晶体管与载片晶圆进行晶圆键合。5.根据权利要求1所述的半导体晶体管的制造方法，其特征在于，所述刻蚀所述第一绝缘层，以形成空腔，包括：对所述第一绝缘层进行各向异性的干法刻蚀，以形成所述空腔。6.根据权利要求1所述的半导体晶体管的制造方法，其特征在于，所述在所述空腔内沉积绝缘材料，以形成空气间隙，包括：在所述空腔的内壁涂覆所述绝缘材料，并通过在所述空腔的开口处覆盖所述绝缘材料，封闭所述空腔，以形成所述空气间隙。7.根据权利要求6所述的半导体晶体管的制造方法，其特征在于，所述在所述空腔的内壁涂覆所述绝缘材料，包括：采用化学气相沉积的方式在所述空腔内沉积所述绝缘材料。8.根据权利要求6所述的半导体晶体管的制造方法，其特征在于，所述绝缘材料包括以下至少之一：硅的氧化物、氮氧化硅、硅碳氮氧化物、碳硅氧化物、氮化硅、铝的氧化物以及钛的氧化物。9.一种半导体晶体管的制造方法，其特征在于，所述方法包括：对半导体晶体管进行晶圆减薄，直至露出源极和漏极；对相邻的栅极金属沿着第一方向进行刻蚀，以形成第二切口，所述第一方向平行于源极和漏极之间的连线；在所述第二切口的开口处沉积绝缘材料，以形成空气间隙。10.根据权利要求9所述的半导体晶体管的制造方法，其特征在于，所述对半导体晶体管进行减薄，直至露出源极和漏极，包括：
对所述半导体晶体管进行倒片；对倒片后的半导体晶体管的衬底进行打磨，直至露出所述源极和所述漏极。11.根据权利要求10所述的半导体晶体管的制造方法，其特征在于，所述对倒片后的半导体晶体管的衬底进行打磨，直至露出所述源极和所述漏极，包括：采用抛光处理或者化学机械平坦化处理的方式对所述衬底进行打磨，直至露出所述源极和所述漏极。12.根据权利要求9所述的半导体晶体管的制造方法，其特征在于，在所述对半导体晶体管进行晶圆减薄，直至露出源极和漏极之前，所述方法还包括：将所述半导体晶体管与载片晶圆进行晶圆键合。13.根据权利要求9所述的半导体晶体管的制造方法，其特征在于，所述对相邻的栅极金属沿着第一方向进行刻蚀，以形成第二切口，包括：对所述相邻的栅极金属进行各向异性的干法刻蚀，以形成所述第二切口。14.根据权利要求9所述的半导体晶体管的制造方法，其特征在于，所述在所述第二切口的开口处沉积绝缘材料，以形成空气间隙，包括：在所述第二切口的内壁涂覆所述绝缘材料，并通过在所述第二切口的开口处覆盖所述绝缘材料，封闭所述第二切口，以形成所述空气间隙。15.根据权利要求14所述的半导体晶体管的制造方法，其特征在于，所述在所述第二切口的内壁涂覆所述绝缘材料，包括：采用化学气相沉积的方式在所述第二切口内沉积所述绝缘材料。16.根据权利要求15所述的半导体晶体管的制造方法，其特征在于，所述绝缘材料包括以下至少之一：硅的氧化物、氮氧化硅、硅碳氮氧化物、碳硅氧化物、氮化硅、铝的氧化物以及钛的氧化物。17.一种半导体晶体管，其特征在于，通过如权利要求1至16任一项所述的半导体晶体管的制造方法制成；其中，所述半导体晶体管，包括：相邻的栅极金属；绝缘层，设置于所述相邻的栅极金属之间；空气间隙，设置于所述绝缘层中。

技术总结
本公开是关于一种半导体晶体管的制造方法和半导体晶体管，该方法包括：将半导体晶体管中相邻的栅极金属沿着第一方向切断，以形成第一切口，第一切口平行于源极和漏极之间的连线；在第一切口处填充绝缘材料，以形成第一绝缘层；对半导体晶体管进行后段工艺处理；对处理后的半导体晶体管进行晶圆减薄，直至露出第一绝缘层；刻蚀第一绝缘层，以形成空腔；在空腔内沉积绝缘材料，以形成空气间隙。通过形成空气间隙降低标准单元内和标准单元之间的晶体管栅极到栅极的寄生电容，提升电路整体性能和速度。速度。速度。


技术研发人员：吴恒 王延锋 黄达 李作 林冠贤 施雪捷
受保护的技术使用者：北京比特大陆科技有限公司
技术研发日：2023.06.01
技术公布日：2023/8/13