宽禁带半导体材料构成的槽栅MOSFET器件及其制造方法

宽禁带半导体材料构成的槽栅mosfet器件及其制造方法
技术领域
1.本发明属于宽禁带半导体技术领域，具体涉及一种由宽禁带半导体制成的具有栅氧化层电场保护的高沟道密度槽栅功率mosfet的元胞结构，以及针对sic材料构成器件时的一种制造方法。


背景技术：

2.宽禁带半导体材料具有高热导率、宽禁带等特点，其制作的功率mosfet器件具有更高的击穿电压、超低的比导通电阻，非常适合电力电子系统开关应用；但是，宽禁带半导体超高的临界击穿电场带来的一个问题是其制成的mosfet栅氧化层会提前击穿，所以必须对栅氧化层进行电场保护，常见的措施为在栅氧底部或者临近的两边设置接地的p型电场屏蔽区。
3.发明人曾在公开号为cn110767753a的专利文献中公开了一种具有电场保护功能的sic槽栅mosfet器件，其元胞结构中利用两个槽栅之间的p型肖特基二极管接地实现对槽栅的保护；但是，该结构对于mosfet会显著增大其动态电阻，这是因为mosfet没有电导调制效应，mosfet从耐压进入导通后，槽栅下原本耗尽的p型电场屏蔽区无法从反偏的p型肖特基结及时补充空穴，从而导致p型区周围的n型区始终处于耗尽状态，即使电子沟道形成，器件的jfet区仍然处于深耗尽状态，电阻非常大，所以该mosfet具有非常大的动态电阻，难以实际应用。


技术实现要素：

4.本发明的目的在于针对现有具有电场保护功能的sic槽栅mosfet器件因动态电阻大而无法实际应用的问题，提出一种宽禁带半导体材料构成的槽栅mosfet器件及其制造方法，用以实现栅氧化层电场保护的同时避免动态电阻增大，并且极大地降低栅漏电容，提高开关速度，降低驱动功耗以及开关损耗。
5.为实现上述目的，本发明采用的技术方案为：
6.一种宽禁带半导体材料构成的槽栅mosfet器件，其特征在于，其元胞结构包括：
7.n+重掺杂宽禁带半导体衬底3；
8.位于n+重掺杂宽禁带半导体衬底3下的漏极欧姆接触金属4，位于漏极欧姆接触金属4下的漏极金属电极16；
9.位于n+重掺杂宽禁带半导体衬底3上的n型缓冲层2，位于缓冲层2上的n型耐压层1；所述n型耐压层1内设置有两个分隔的槽栅，槽栅由位于槽壁的栅介质层10与填充于槽内的n+重掺杂多晶硅栅11构成，所述n+重掺杂多晶硅栅11上覆盖介质隔离层12；两个分隔的槽栅之间设置p型连通区5、外侧分别设置p型基区8，p型连通区5的深度大于槽栅、p型基区8的深度小于槽栅；所述p型基区8中设置有相邻接的n+重掺杂欧姆接触区9与p+重掺杂欧姆接触区7，n+重掺杂欧姆接触区9邻接栅介质层10，n+重掺杂欧姆接触区9与p+重掺杂欧姆接触区7上覆盖源极欧姆接触金属13；所述p型连通区5中设置p+重掺杂欧姆接触区7，p+重掺
杂欧姆接触区7上覆盖源极欧姆接触金属13；介质隔离层12邻接两侧源极欧姆接触金属13，介质隔离层12与源极欧姆接触金属13上覆盖源极金属电极14。
10.进一步的，所述槽栅正下方还设置由p+重掺杂电场屏蔽区6，且与p型连通区5连接。
11.进一步的，所述p型基区正下方还设置有n型电流增强区15。
12.一种宽禁带半导体材料构成的sic槽栅mosfet器件的制备方法，其特征在于，包括以下步骤：
13.步骤1.采用n+重掺杂宽禁带半导体衬底，于n+重掺杂宽禁带半导体衬底上外延形成n型缓冲层；再于n型缓冲层上外延形成n型耐压层；
14.步骤2.在器件正面，通过光刻法得到p型基区注入区域，采用多次高能al离子注入形成p型基区；再通过光刻法得到p型连通区注入区域，采用多次高能al离子注入形成p型连通区；再通过光刻法得到n+重掺杂欧姆接触区注入区域，采用多次高能氮离子注入形成n+重掺杂欧姆接触区；再通过光刻法得到p+重掺杂欧姆接触区注入区域，采用多次高能al离子注入形成p+重掺杂欧姆接触区；
15.步骤3.在器件正面淀积sio2掩膜层，通过光刻法得到槽栅区域，首先刻蚀槽栅区域上方sio2掩膜层，再以小倾角(85-90
°
)干法刻蚀形成栅极槽；
16.步骤4.在器件正面淀积sin层，并采用干法刻蚀去除栅极槽的槽壁以外其他区域的sin层，再于栅极槽的槽底区域进行多次高能al离子注入形成p+重掺杂电场屏蔽区；
17.步骤5.去除sin层与sio2掩膜层，采用干法氧化于栅极槽的槽壁形成栅介质层，再向栅极槽的槽内淀积n+重掺杂多晶硅栅进行填充，形成槽栅；
18.步骤6.在n+重掺杂多晶硅栅上生长介质隔离层，再通过光刻法在槽栅外侧刻蚀得到源极欧姆接触区域；
19.步骤7.在源极欧模接触区域淀积金属ni层，再于器件背面溅射金属ni层，并将器件在真空环境下进行rta退火，于器件正反面分别形成覆盖源极欧姆接触金属与漏极欧姆接触金属；
20.步骤8.在器件正面，通过光刻法得到多晶硅栅金属接触区域，并刻蚀形成金属接触孔；再于器件正面溅射ti/al金属层，并通过光刻法得到源极区域和栅极区域，采用湿法刻蚀得到源极金属电极与栅极金属电极；
21.步骤9.在器件背面，通过光刻法得到漏极区域，并溅射ti/ni/ag复合金属层，形成漏极金属电极，则得到宽禁带半导体材料制作的槽栅mosfet器件。
22.进一步的，步骤2中，在p型基区注入区域形成后，采用多次高能氮离子注入形成n型电流增强区，注入能量使其分布于后续p型基区注入结深的正下方。
23.基于上述技术方案，本发明的有益效果在于：
24.本发明提供一种宽禁带半导体材料构成的槽栅mosfet器件，在两个槽栅之间设置接地的p型连通区5，该p型连通区只要存在即可，则能够很大程度的缩小两个槽栅之间的间距，使得此时槽栅之间的间距完全由工艺水平确定，从而显著提高沟道密度，降低比导通电阻；并且，通过该p型连通区将槽栅下方的p+重掺杂电场屏蔽区6接地，有效降低了槽栅mosfet在关态时栅氧化层处的电场值，进而提高栅氧可靠性，避免动态电阻增大；同时，p型连通区5与p+重掺杂电场屏蔽区6使得两个槽栅相邻一侧及底部被p型区完全包围，则栅漏
电容转化为栅源电容，极大地降低栅漏电容，进而能够提高开关速度、并降低驱动功耗与开关损耗。
附图说明
25.图1为实施例1中宽禁带半导体材料制作的槽栅mosfet器件的元胞结构示意图。
26.图2为实施例1中宽禁带半导体材料制作的槽栅mosfet器件的制备方法的流程示意图。
27.图3为实施例2中宽禁带半导体材料制作的槽栅mosfet器件的元胞结构示意图。
28.图4为实施例3中宽禁带半导体材料制作的槽栅mosfet器件的元胞结构示意图。
29.图5为实施例3中宽禁带半导体材料制作的槽栅mosfet器件的制备方法的流程示意图。
30.图6为实施例4中宽禁带半导体材料制作的槽栅mosfet器件的元胞结构示意图。
31.图7为实施例1中宽禁带半导体材料制作的槽栅mosfet器件的仿真结果图。
32.图8为实施例3中宽禁带半导体材料制作的槽栅mosfet器件的仿真结果图。
具体实施方式
33.为使本发明的目的、技术方案与有益效果更加清楚明白，以下结合附图和实施例对本发明做进一步详细说明；所述实施例只用于解释本发明，并非限定本发明的范围。
34.实施例1
35.本实施例提供一种宽禁带半导体材料制作的sic槽栅mosfet器件，其元胞结构如图1所示，具体包括：
36.n+重掺杂宽禁带半导体衬底3；
37.位于n+重掺杂宽禁带半导体衬底3下的漏极欧姆接触金属4，位于漏极欧姆接触金属4下的漏极金属电极16；
38.位于n+重掺杂宽禁带半导体衬底3上的n型缓冲层2，位于缓冲层2上的n型耐压层1；所述n型耐压层1内设置有两个分隔的槽栅，槽栅由位于槽壁的栅介质层10与填充于槽内的n+重掺杂多晶硅栅11构成，所述槽栅正下方设置p+重掺杂电场屏蔽区6，所述n+重掺杂多晶硅栅11上覆盖介质隔离层12；两个分隔的槽栅之间设置p型连通区5、外侧分别设置p型基区8，p型连通区5的深度大于槽栅、p型基区8的深度小于槽栅；所述p型基区8中设置有相邻接的n+重掺杂欧姆接触区9与p+重掺杂欧姆接触区7，n+重掺杂欧姆接触区9邻接栅介质层10，n+重掺杂欧姆接触区9与p+重掺杂欧姆接触区7上覆盖源极欧姆接触金属13；所述p型连通区5中设置p+重掺杂欧姆接触区7，p+重掺杂欧姆接触区7上覆盖源极欧姆接触金属13；介质隔离层12邻接两侧源极欧姆接触金属13，介质隔离层12与源极欧姆接触金属13上覆盖源极金属电极14。
39.需要说明的是：所述n+重掺杂多晶硅栅11通过版图三维布局在介质隔离层12上局部开孔后引出栅极金属电极(如图1所示二维图中并未示出)；所述宽禁带半导体材料(即各n型、p型半导体区)可以是sic、gan、ga2o3、aln等，所述栅介质层10以及介质隔离层12可以是sio2、al2o3、sin等常见介质。
40.本实施例还提供了上述宽禁带半导体材料制作的槽栅mosfet器件的制备方法，其
流程如图2所示，具体包括以下步骤：
41.步骤1.于n+重掺杂宽禁带半导体sic衬底3上进行一次外延形成n型缓冲层2，其厚度为0.5～1um、掺杂浓度为18次方量级；再于n型缓冲层2上外延形成n型耐压层1；
42.步骤2.于器件正面淀积约40nm的sio2牺牲氧化层17，依次通过涂胶、曝光、显影得到p型基区注入区域，并于500℃下进行多次高能al离子注入形成箱形分布的p型基区8，其结深在0.8～1.2um之间，随后去胶；再依次通过涂胶、曝光、显影得到p型连通区注入区域，并于500℃下进行多次高能al离子注入形成p型连通区5，其结深在1um～3um之间，随后去胶；再依次通过涂胶、曝光、显影得到n+重掺杂欧姆接触区注入区域，并于500℃下进行多次高能氮离子注入形成n+重掺杂欧姆接触区9，随后去胶；再依次通过涂胶、曝光、显影得到p+重掺杂欧姆接触区注入区域，并于500℃下进行多次高能al离子注入形成p+重掺杂欧姆接触区7，随后去胶，如图2中(a)所示；
43.步骤3.湿法去除sio2牺牲氧化层17，再于器件正面淀积约2um的sio2掩膜层18，依次通过涂胶、曝光、显影得到槽栅区域，刻蚀槽栅区域上方sio2掩膜层，随后去胶；再以小倾角(85-90
°
)干法刻蚀形成栅极槽，其槽深为1～2.5um、槽宽小于2um，如图2中(b)所示；
44.步骤4.于器件正面淀积0.15～0.2um的sin层16，并采用干法刻蚀去除栅极槽的底部以外其他区域的sin层，再在栅极槽的槽底区域于500℃条件下进行多次高能al离子注入形成p+重掺杂电场屏蔽区6，如图2中(c)所示；
45.步骤5.湿法去除sin层与sio2掩膜层，采用干法氧化或者直接淀积sio2，在栅极槽的槽壁形成50nm的sio2栅介质层10，再于1000～1250℃下、no环境中退火30min；再向栅极槽的槽内淀积n+重掺杂多晶硅栅11进行填充后回刻至上表面sio2层10，形成槽栅，如图2中(d)所示；
46.步骤6.于n+重掺杂多晶硅栅11上生长厚度为0.5～2um的usg隔离层12，再依次通过涂胶、曝光、显影在槽栅外侧刻蚀得到源极欧姆接触区域，如图2中(e)所示；
47.步骤7.在源极欧姆接触区域淀积金属ni层，再于器件背面溅射金属ni层，并将器件在900-1100℃的真空环境下进行1～5min的rta退火，使sic与ni反应生成ni的硅化物，形成覆盖源极的欧姆接触金属13与漏极欧姆接触金属4，如图2中(f)所示；
48.步骤8.在器件正面依次通过涂胶、曝光、显影得到多晶硅栅金属接触区域，刻蚀得到多晶硅栅的金属接触孔；再于器件正面溅射ti/al金属层，并依次通过涂胶、曝光、显影得到源极区域和栅极区域，湿法刻蚀得到源极金属电极14与栅极金属电极；
49.步骤9.在器件背面依次通过涂胶、曝光、显影得到漏极区域，溅射ti/ni/ag复合金属层，形成漏极金属电极16，则得到如图1所示的宽禁带半导体材料制作的sic槽栅mosfet器件。
50.本实施例制备得到一种sicmsofet器件，其耐压区1厚度12um、掺杂8
×
10
15
cm-3
，半元胞宽度2.75um，槽深1.8um，栅介质层50nm，槽宽1um，p型基区8和p型连通区5结深分别为1um和2.2um。对该sicmsofet器件进行仿真测试，其结果如图7所示；图7中(a)表示的是耐压1200v时对应的器件顶部电场分布，可以看出，氧化层最强电场仅为2.1mv/cm，远低于要求的4mv/cm，器件的比导通电阻仅为3mω
·
cm2，如图7中(b)所示。
51.实施例2
52.本实施例与实施例1相同，其区别在于：在槽栅下没有设置p型电场屏蔽区6，如图3
所示；其制作方法和实施例1相同，除了不需要步骤4来制作p型电场屏蔽区6。
53.实施例3
54.本实施例提供一种宽禁带半导体材料制作的sic槽栅mosfet器件，其元胞结构如图4所示，其与实施例1的唯一区别在于：所述p型基区正下方还设置有n型电流增强区15，用于减小p型基区8下方的jfet电阻，从而降低比导通电阻。
55.本实施例还提供了上述宽禁带半导体材料制作的sic槽栅mosfet器件的制备方法，其流程如图5所示，具体包括以下步骤：
56.步骤1.于n+重掺杂宽禁带半导体sic衬底3上进行一次外延形成n型缓冲层2，其厚度为0.5～1um、掺杂浓度为18次方量级；再于n型缓冲层2上外延形成n型耐压层1，其厚度为5～15um、掺杂浓度为5
×
10
15
cm-3
至2
×
10
16
cm-3
；
57.步骤2.于器件正面淀积约40nm的sio2牺牲氧化层17，依次通过涂胶、曝光、显影得到p型基区注入区域，于500℃下多次高能氮离子注入形成电流增强区15，注入能量使其分布位于后续p型基区注入结深的下方，然后于500℃下进行多次高能al离子注入形成箱形分布的p型基区8，其结深在0.8～1.2um之间，随后去胶；再依次通过涂胶、曝光、显影得到p型连通区注入区域，并于500℃下进行多次高能al离子注入形成p型连通区5，其结深在1um～2.5um之间，随后去胶；再依次通过涂胶、曝光、显影得到n+重掺杂欧姆接触区注入区域，并于500℃下进行多次高能氮离子注入形成n+重掺杂欧姆接触区9，随后去胶；再依次通过涂胶、曝光、显影得到p+重掺杂欧姆接触区注入区域，并于500℃下进行多次高能al离子注入形成p+重掺杂欧姆接触区7，随后去胶，如图5中(a)所示；
58.步骤3.湿法去除sio2牺牲氧化层17，再于器件正面淀积约2um的sio2掩膜层18，依次通过涂胶、曝光、显影得到槽栅区域，刻蚀槽栅区域上方sio2掩膜层，随后去胶；再以小倾角(85-90
°
)干法刻蚀形成栅极槽，其槽深为1～2.5um、槽宽小于2um，如图5中(b)所示；
59.步骤4.于器件正面淀积0.15～0.2um的sin层16，并采用干法刻蚀去除栅极槽的底部以外其他区域的sin层，再在栅极槽的槽底区域于500℃条件下进行多次高能al离子注入形成p+重掺杂电场屏蔽区6，如图5中(c)所示；
60.步骤5.湿法去除sin层与sio2掩膜层，采用干法氧化或者直接淀积sio2，在栅极槽的槽壁形成50nm的sio2栅介质层10，再于1000～1250℃下、no环境中退火30min；再向栅极槽的槽内淀积n+重掺杂多晶硅栅11进行填充后回刻至上表面sio2层10，形成槽栅，如图5中(d)所示；
61.步骤6.于n+重掺杂多晶硅栅11上生长厚度为0.5～2um的usg隔离层12，再依次通过涂胶、曝光、显影在槽栅外侧刻蚀得到源极欧姆接触区域，如图5中(e)所示；
62.步骤7.在源极欧姆接触区域淀积金属ni层，再于器件背面溅射金属ni层，并将器件在900-1100℃的真空环境下进行1～5min的rta退火，使sic与ni反应生成ni的硅化物，形成覆盖源极的欧姆接触金属13与漏极欧姆接触金属4，如图5中(f)所示；
63.步骤8.在器件正面依次通过涂胶、曝光、显影得到多晶硅栅金属接触区域，刻蚀得到多晶硅栅的金属接触孔；再于器件正面溅射ti/al金属层，并依次通过涂胶、曝光、显影得到源极区域和栅极区域，湿法刻蚀得到源极金属电极14与栅极金属电极；
64.步骤9.在器件背面依次通过涂胶、曝光、显影得到漏极区域，溅射ti/ni/ag复合金属层，形成漏极金属电极16，则得到如图4所示的宽禁带半导体材料制作的sic槽栅mosfet
器件。
65.本实施例制备得到一种sic msofet器件，其耐压区1厚度12um、掺杂8
×
10
15
cm-3
，半元胞宽度2.5um，槽深1.5um，栅介质层50nm，槽宽1um，p型基区8和p型连通区5结深分别为1um和2um。电流增强区采用两次高能离子注入，能量1.8mev和1.5mev，剂量均为2
×
10
12
cm-2
。对该sicmsofet器件进行仿真测试，其结果如图8所示；图8中(a)表示的是耐压1200v时对应的器件顶部电场分布，可以看出，氧化层最强电场仅为3mv/cm，远低于要求的4mv/cm，更重要的是器件的比导通电阻仅为2.2mω
·
cm2，如图8中(b)所示，该比导通电阻可以和国际大厂英飞凌以及罗姆产品媲美。
66.实施例4
67.本实施例与实施例3相同，其区别在于：在槽栅下没有设置p型电场屏蔽区6，如图6所示；其制作方法和实施例3相同，除了不需要步骤4来制作p型电场屏蔽区6。
68.需要特别说明的是，上述实施例举例的材料、尺寸等并不限制本发明的保护范围，这些参数均可以根据应用场合需要进行适应性优化设计。
69.以上所述，仅为本发明的具体实施方式，本说明书中所公开的任一特征，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换；所公开的所有特征、或所有方法或过程中的步骤，除了互相排斥的特征和/或步骤以外，均可以任何方式组合。

技术特征：
1.一种宽禁带半导体材料构成的槽栅mosfet器件，其特征在于，其元胞结构包括：n+重掺杂宽禁带半导体衬底(3)；位于n+重掺杂宽禁带半导体衬底(3)下的漏极欧姆接触金属(4)，位于漏极欧姆接触金属下的漏极金属电极(16)；位于n+重掺杂宽禁带半导体衬底(3)上的n型缓冲层(2)，位于缓冲层(2)上的n型耐压层(1)；所述n型耐压层(1)内设置有两个分隔的槽栅，槽栅由位于槽壁的栅介质层(10)与填充于槽内的n+重掺杂多晶硅栅(11)构成，所述n+重掺杂多晶硅栅(11)上覆盖介质隔离层(12)；两个分隔的槽栅之间以及部分槽底设置p型连通区(5)、外侧分别设置p型基区(8)，p型连通区(5)的深度大于槽栅、p型基区(8)的深度小于槽栅；所述p型基区(8)中设置有相邻接的n+重掺杂欧姆接触区(9)与p+重掺杂欧姆接触区(7)，n+重掺杂欧姆接触区(9)邻接栅介质层(10)，n+重掺杂欧姆接触区(9)与p+重掺杂欧姆接触区(7)上覆盖源极欧姆接触金属(13)；所述p型连通区(5)中设置p+重掺杂欧姆接触区(7)，p+重掺杂欧姆接触区(7)上覆盖源极欧姆接触金属(13)；介质隔离层(12)邻接两侧源极欧姆接触金属(13)，介质隔离层与源极欧姆接触金属上覆盖源极金属电极(14)。2.按权利要求1所述宽禁带半导体材料构成的槽栅mosfet器件，其特征在于，所述槽栅正下方还设置由p+重掺杂电场屏蔽区(6)，且与p型连通区(5)连接。3.按权利要求1所述宽禁带半导体材料构成的槽栅mosfet器件，其特征在于，所述p型基区正下方还设置有n型电流增强区(15)。4.一种宽禁带半导体材料构成的sic槽栅mosfet器件的制备方法，其特征在于，包括以下步骤：步骤1.采用n+重掺杂宽禁带半导体衬底，于n+重掺杂宽禁带半导体衬底上外延形成n型缓冲层；再于n型缓冲层上外延形成n型耐压层；步骤2.在器件正面，通过光刻法得到p型基区注入区域，采用多次高能al离子注入形成p型基区；再通过光刻法得到p型连通区注入区域，采用多次高能al离子注入形成p型连通区；再通过光刻法得到n+重掺杂欧姆接触区注入区域，采用多次高能氮离子注入形成n+重掺杂欧姆接触区；再通过光刻法得到p+重掺杂欧姆接触区注入区域，采用多次高能al离子注入形成p+重掺杂欧姆接触区；步骤3.在器件正面淀积sio2掩膜层，通过光刻法得到槽栅区域，首先刻蚀槽栅区域上方sio2掩膜层，再以小倾角(85-90
°
)干法刻蚀形成栅极槽；步骤4.在器件正面淀积sin层，并采用干法刻蚀去除栅极槽的槽壁以外其他区域的sin层，再于栅极槽的槽底区域进行多次高能al离子注入形成p+重掺杂电场屏蔽区；步骤5.去除sin层与sio2掩膜层，采用干法氧化于栅极槽的槽壁形成栅介质层，再向栅极槽的槽内淀积n+重掺杂多晶硅栅进行填充，形成槽栅；步骤6.在n+重掺杂多晶硅栅上生长介质隔离层，再通过光刻法在槽栅外侧刻蚀得到源极欧姆接触区域；步骤7.在源极欧模接触区域淀积金属ni层，再于器件背面溅射金属ni层，并将器件在真空环境下进行rta退火，于器件正反面分别形成覆盖源极欧姆接触金属与漏极欧姆接触金属；步骤8.在器件正面，通过光刻法得到多晶硅栅金属接触区域，并刻蚀形成金属接触孔；
再于器件正面溅射ti/al复合金属层，并通过光刻法得到源极区域和栅极区域，采用湿法刻蚀得到源极金属电极与栅极金属电极；步骤9.在器件背面，通过光刻法得到漏极区域，并溅射ti/ni/ag复合金属层，形成漏极金属电极，则得到宽禁带半导体材料制作的槽栅mosfet器件。5.按权利要求4所述宽禁带半导体材料构成的sic槽栅mosfet器件的制备方法，其特征在于，步骤2中，在p型基区注入区域形成后，采用多次高能氮离子注入形成n型电流增强区，注入能量使其分布于后续p型基区注入结深的正下方。

技术总结
本发明属于宽禁带半导体技术领域，具体提供宽禁带半导体材料构成的槽栅MOSFET器件及其制造方法，用以解决现有技术因动态电阻大而无法实际应用的问题。本发明在两个槽栅之间设置接地的P型连通区5，能够很大程度的缩小两个槽栅之间的间距，从而显著提高沟道密度，降低比导通电阻；并且，通过该P型连通区将槽栅下方的P+重掺杂电场屏蔽区6接地，有效降低了槽栅MOSFET在关态时栅氧化层处的电场值，进而提高栅氧可靠性，避免动态电阻增大；同时，P型连通区5与P+重掺杂电场屏蔽区6使得两个槽栅相邻一侧及底部被P型区完全包围，则栅漏电容转化为栅源电容，极大地降低栅漏电容，进而能够提高开关速度、并降低驱动功耗与开关损耗。并降低驱动功耗与开关损耗。并降低驱动功耗与开关损耗。


技术研发人员：易波
受保护的技术使用者：电子科技大学
技术研发日：2023.05.17
技术公布日：2023/8/13