通讯系统和通讯方法与流程

1.本发明涉及电力电子领域，更具体的说，涉及一种通讯系统和通讯方法。


背景技术：

2.主机和多个从机之间经常需要进行通讯。为了通讯时多个从机不发生冲突，每个从机都要有唯一的地址。如图1所示，公开了一种现有技术通讯系统的电路示意图。在图1中，所述通讯系统包括主机master和4行相同的从机，每行包括多个串联耦接的从机，主机master的四个输出端口mdo1～4分别和每行的第一个从机耦接，以区分不同的行，从而给不同行的从机发送指令。
3.现有技术中主机master的输出端口的个数等于从机的行数。当行数更多的，则主机master需要多个输出端口，会增加系统的应用成本。因此，需要提供一种在相同行数的从机的前提下，可以减少主机的输出端口的个数的通讯系统，使得一个主机master的输出端口可以区分多个行的从机，从而降低系统的应用成本。


技术实现要素：

4.有鉴于此，本发明提出了一种通讯系统和通讯方法，以在在相同行数的从机的前提下，减少了主机的输出端口的个数。
5.本发明实施例提供了一种通讯系统，包括：主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片；每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚；每个通讯通道中的第一个芯片与主机的同一个输出端口耦接；所述芯片中的所述地址引脚的连接方式包括浮空和与所述芯片自身的所述通讯输入引脚或通讯输出引脚耦接中的一种；所述主机根据每个通讯通道中至少第一个芯片的所述地址引脚的连接方式区分各个通讯通道。
6.在一个实施例中，不同的通讯通道中至少第一个芯片的所述地址引脚进行不同的连接方式，使得每一连接方式对应一个与所述通讯通道一一对应的行地址。
7.在一个实施例中，所述连接方式包括耦接供电端、地电位端、所述芯片自身的所述通讯输入引脚、所述芯片自身的通讯输出引脚和浮空中的至少三种。
8.在一个实施例中，同一个通讯通道中所有芯片的所述地址引脚进行相同的连接方式，不同的通讯通道中的所述芯片的所述地址引脚进行不同的连接方式。
9.在一个实施例中，不同的通讯通道中的第一个芯片的所述地址引脚进行不同的连接方式。
10.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行相同的连接方式。
11.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行任意的连接方式。
12.在一个实施例中，所述主机发出地址配置命令；在每个通讯通道中，当前芯片接收
所述主机或上一个芯片发出的所述地址配置命令，以进入地址匹配时间区间，并将所述地址配置命令转发给下一个芯片；在所述地址匹配时间区间，每个芯片根据自身的所述地址引脚的连接方式，以获得所述行地址。
13.在一个实施例中，所述主机发出地址配置命令；每个通讯通道中的第一个芯片接收所述主机发出的所述地址配置命令，以进入地址匹配时间区间；在所述地址匹配时间区间，所述第一个芯片根据自身的所述地址引脚的连接方式，以获得所述行地址。
14.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片将所述通讯数据包转发给下一个芯片，其中，当前芯片不修改所述通讯数据包中的所述行地址数据。
15.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片。
16.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据减去所述当前芯片自身编码的所述行地址或当前芯片将自身编码的所述行地址减去所述当前芯片接收到的所述通讯数据包中的所述行地址数据。
17.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据和所述当前芯片自身编码的所述行地址进行异或。
18.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；每个通讯通道中的第一个芯片接收所述主机发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据与所述第一个芯片自身的所述行地址进行对比，若对比一致时，则当前通讯通道为此次通讯的目标通讯通道，并根据所述通讯数据包中的所述列地址数据在当前通讯通道中进行列地址寻址；若对比不一致时，则当前通讯通道不是此次通讯的目标通讯通道，所述第一个芯片不对所述通讯数据包进行转发。
19.本发明实施例还提供了一种通讯方法，应用于通讯系统，所述通讯系统包括主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片，每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚，所述方法包括：所述主机发出地址配置命令；在每个通讯通道中，至少第一个芯片接收所述地址配置命令，以进入地址匹配时间区间；在所述地址匹配时间区间，每个通讯通道中的至少第一个芯片根据自身的所述地址引脚的连
接方式，以编码获得行地址；其中，所述芯片的所述地址引脚的连接方式包括浮空和与芯片自身的所述通讯输入引脚或通讯输出引脚耦接中的一种；每个通讯通道中至少第一个芯片的所述地址引脚进行不同的连接方式，使得每一连接方式对应一个与所述通讯通道一一对应的行地址；所述主机发出通讯数据包，并根据每个通讯通道中至少第一个芯片的行地址区分各个通讯通道。
20.在一个实施例中，所述连接方式包括耦接供电端、地电位端、所述芯片自身的所述通讯输入引脚、所述芯片自身的通讯输出引脚和浮空中的至少三种。
21.在一个实施例中，同一个通讯通道中的所有芯片的所述地址引脚进行相同的连接方式，不同的通讯通道中的所述芯片的所述地址引脚进行不同的连接方式。
22.在一个实施例中，不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行相同的连接方式。
23.在一个实施例中，不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行任意的连接方式。
24.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片将所述通讯数据包转发给下一个芯片，其中，当前芯片不修改所述通讯数据包中的所述行地址数据。
25.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片。
26.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据减去所述当前芯片自身编码的所述行地址或当前芯片将自身编码的所述行地址减去所述当前芯片接收到的所述通讯数据包中的所述行地址数据。
27.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据和所述当前芯片自身编码的所述行地址进行异或。
28.在一个实施例中，主机发出包括行地址数据和列地址数据的通讯数据包；每个通讯通道中的第一个芯片接收所述主机发出的所述通讯数据包，并将接收到的所述通讯数据
包中的所述行地址数据与所述第一个芯片自身的所述行地址进行对比，若对比一致时，则当前通讯通道为此次通讯的目标通讯通道，并根据所述通讯数据包中的所述列地址数据在当前通讯通道中进行列地址寻址；若对比不一致时，则当前通讯通道不是此次通讯的目标通讯通道，所述第一个芯片不对所述通讯数据包进行转发。
29.在一个实施例中，在地址匹配时间区间，所述芯片的通讯输入引脚或通讯输出引脚接收pwm信号，以用于检测所述地址引脚耦接所述芯片自身的所述通讯输入引脚或通讯输出引脚的连接方式。
30.与现有技术相比，本发明的技术方案具有以下优点：本发明实施例中的通讯系统包括主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片；每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚；每个通讯通道中的第一个芯片与主机的同一个输出端口耦接；所述芯片中的所述地址引脚的连接方式包括浮空和与所述芯片自身的所述通讯输入引脚或所述通讯输出引脚耦接中的一种；所述主机根据每个通讯通道中至少第一个芯片的所述地址引脚的连接方式区分各个通讯通道。本发明的通讯系统在不增加芯片地址引脚的前提下，扩展了芯片的行地址，并且，在芯片的行数确定的时候，节省了芯片的地址引脚数量，降低芯片封装成本，降低了pcb布局的复杂度，节省了主机的端口资源。
附图说明
31.通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
32.图1为现有技术通讯系统的电路示意图；
33.图2为本发明通讯系统的实施例一的电路示意图；
34.图3为本发明通讯系统的实施例二的电路示意图。
具体实施方式
35.以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
36.此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
37.同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
38.除非上下文明确要求，否则整个说明书和权利要求书中的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
39.在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
40.图2为本发明通讯系统的实施例一的电路示意图。在图2中，通讯系统包括主机mater和四个通讯通道1～4，每个通讯通道包括n个串联耦接的芯片，n大于等于1，具体的，第i个通讯通道包括n个串联耦接的芯片ic(i，j)，i＝1,2,3,4，1≤j≤n，每个芯片包括通讯输入引脚sdi、通讯输出引脚sdo和地址引脚addr。每个通讯通道中的第一个芯片ic(i，1)的通讯输入引脚sdi与主机master的同一个输出端口mdo1耦接；每个通讯的第二至第n个芯片ic(i，2)～ic(i，n)的通讯输入引脚sdi分别连接同一个通道中上一个芯片ic(i，1)～ic(i，n-1)的通讯输出引脚sdo，具体的，第二个芯片的ic(i，2)的通讯输入引脚sdi连接第一个芯片ic(i，1)的通讯输出引脚sdo，第三个芯片的ic(i，3)的通讯输入引脚sdi连接第二个芯片ic(i，2)的通讯输出引脚sdo，......，第n个芯片的ic(i，n)的通讯输入引脚sdi连接第n-1个芯片ic(i，n-1)的通讯输出引脚sdo。在本实施例中，第n个芯片ic(i,n)的通讯输出引脚sdo不连接至主机master的输入端口mdi(图2中未显示)，只要能实现数据的单向传输即可，不用形成环形串行通讯。在另外的实施例中，第n个芯片ic(i,n)的通讯输出引脚sdo连接至主机master的输入端口mdi(图2中未给出)，以形成环形串行通讯，本发明对此不进行限制。进一步的，每个芯片还包括通讯处理单元，用于对芯片接收到的通讯数据包或者命令进行转发，或者处理后转发，所述处理包括对通讯数据包中的相关数据进行修改。在本实施例中，每个通讯通道均包括n个串联耦接的芯片，但本发明对此不进行限制，应理解，每个通讯通道包括的芯片的个数可以相同，也可以不同，均在本发明的保护范围内。
41.在本实施例中，同一个通讯通道中所有芯片的地址引脚进行相同的连接方式，不同的通讯通道中的芯片的地址引脚进行不同的连接方式，使得每一连接方式对应一个与所述通讯通道一一对应的行地址。所述主机根据每个通讯通道中每个芯片的所述地址引脚的连接方式区分各个通讯通道。
42.所述芯片中的地址引脚的连接方式包括浮空和与所述芯片自身的所述通讯输入引脚或通讯输出引脚短接中的一种。优选的，所述连接方式包括耦接供电端、地电位端、所述芯片自身的所述通讯输入引脚、所述芯片自身的通讯输出引脚和浮空中的至少三种，从而一个地址引脚可以输入三种以及三种以上不同信号，编址三个以及三个以上的行地址。在本实施例中，第一个通讯通道1中所有芯片的地址引脚浮空，从而第一个通讯通道1中的所有芯片编码为行地址1，例如00；第二个通讯导通2中所有芯片的地址引脚接地电位端gnd，从而第二个通讯通道2中的所有芯片编码为行地址2，例如01，应理解，这里的地电位端可以为芯片本身的地电位端，也可以为芯片外部的其他设备的地电位端，本发明对此不进行限制。第三个通讯通道3中所有芯片的地址引脚耦接供电端vdd，从而第三个通讯通道3中的所有芯片编码为行地址3，例如10，同样的，这里的供电端vdd可以为芯片本身的供电端，也可以为芯片外部的其他设备的供电端。在地址匹配时间区间，所述芯片的通讯输入引脚接收pwm信号(即存在电平翻转的信号)，以用于检测所述地址引脚耦接所述芯片自身的所述通讯输入引脚的连接方式。第四个通讯通道4中所有芯片的地址引脚耦接芯片自身的所述通讯输入引脚sdi，从而第四个通讯通道4中的所有芯片编码为行地址4，例如11。在其他的实施例中，可以利用所述通讯输出引脚或其他替代性引脚代替所述通讯输入引脚。具体
的，所述芯片内还包括了地址扩展电路，所述地址扩展电路的核心是对所述地址引脚不同的连接方式对应的几种不同的电平信息进行识别，以识别所述地址引脚的连接方式，进而进行配置行地址，其中，高电平状态(即耦接供电端)和低电平状态(即耦接地电位端)就是固定的电平状态，浮空状态会根据芯片的内部的电平状态的变化而变换状态，与通讯输入引脚或通讯输出引脚或其他替代引脚耦接的状态，即相当于所述地址引脚接收pwm信号，而pwm信号在一定的时间内呈现高低两种电平状态。判断出所述地址引脚的状态信息之后，所述芯片扩展电路可以根据地址引脚不同的连接方式进行不同的编码。任意对所述地址引脚的几种不同的电平信息进行识别以判断出所述地址引脚的连接方式，并进行行地址编码的地址扩展电路均在本发明的包括范围内。进一步的，采用本实施例中的方式进行地址配置时，当一个芯片具有n个地址引脚时，则可以最多配置4n个行地址，在不增加地址引脚的前提下，扩展了芯片的行地址。
43.本发明仅示例性给出了通讯通道的个数为4个时，每个通讯通道中所有芯片的连接方式相同，从而地址引脚含有4种连接方式，但本发明对通讯通道的个数不进行限制。当通讯通道的个数增大时，则相应增加地址引脚的连接方式的种类，或增加地址引脚的个数；当通讯通道的个数减小时，则相应减少地址引脚的连接方式的种类，或减少地址引脚的个数。并且，需要说明的是，本发明中的四种连接方式为示例性的方式，在另外的实施例中，所述连接方式还包括与芯片自身的通讯输出引脚sdo耦接，或者其他任意的方式，本发明对此不进行限制，任意根据地址引脚的不同连接方式区分不同的通讯通道的方法均在本发明的保护范围内。进一步的，本实施例中给出的通讯方式为单线通讯，在其他的实施例中，所述通讯方式可以为i2c通讯等其他已知或未知的通信方式，本发明对此不进行限制。
44.当利用本实施例中的通讯系统进行通讯时，第一种通讯方法包括：
45.所述主机master发出地址配置命令；
46.在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述地址配置命令，以进入地址匹配时间区间，并将所述地址配置命令转发给下一个芯片；
47.在所述地址匹配时间区间，每个芯片根据自身的所述地址引脚的连接方式，以编码获得所述行地址；其中，在地址匹配时间区间，所述芯片的通讯输入引脚接收pwm信号，即存在电平翻转的信号，以使得芯片检测所述地址引脚耦接其自身的所述通讯输入引脚的连接方式；
48.主机发出包括行地址数据和列地址数据的通讯数据包；需要说明的是，本发明中的行地址数据用于区分不同的通讯通道，列地址数据用于区分芯片在某个通讯通道中的位置。并且，本发明中的列地址数据，表征的是与列地址相关的数据，可以为具体的列地址，也可以为列地址的初始值，这与通讯中列地址的寻址方式相关，本发明对此不进行限制，后续通讯数据包中的行地址数据和列地址数据均是如此，不再进行赘述。
49.在每个通讯通道中，当前芯片的通讯输入引脚sdi接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比；在此需要说明的是，在本发明中，芯片自身的列地址，同样表征的是与列地址相关的数据，可以是具体的列地址，也可以是用于确定列地址的一个相关的特定数据，这与通讯中列地址的寻址方式相关，在这里不进行限制，后续芯片自身的列地址均是如此，不再进行赘述。
50.当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；在一个实施例中，当前芯片为此次通讯的目标芯片时，则不再传递通讯数据包，在另一个实施例中，当前芯片为此次通讯的目标芯片时，仍然继续传递通讯数据包，即当前芯片将所述通讯数据包转发给下一个芯片，本发明对此不进行限制。
51.当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片将所述通讯数据包转发给下一个芯片，其中，当前芯片不修改所述通讯数据包中的所述行地址数据。应理解，所述通讯数据包中的其他部分可以修改，也可以不修改，本发明对此不进行限制。在一个实施例中，当前芯片修改所述通讯数据包中的所述列地址数据；在另外一个实施例中，当前芯片不修改所述通讯数据包中的所述列地址数据，这与列地址的寻址方式相关。
52.当利用本实施例中的通讯系统进行通讯时，第二种通讯方法包括：(其中，每个通讯通道中的仅第一个芯片需要初始化检测自身的地址引脚的连接方式，以编码所述行地址，其余芯片不用检测自身的地址引脚的连接方式)
53.所述主机发出地址配置命令；
54.每个通讯通道中的第一个芯片接收所述主机发出的所述地址配置命令，以进入地址匹配时间区间；在地址匹配时间区间，所述芯片的通讯输入引脚接收pwm信号，即存在电平翻转的信号，以使得芯片检测所述地址引脚耦接其自身的所述通讯输入引脚的连接方式；
55.在所述地址匹配时间区间，所述第一个芯片根据自身的所述地址引脚的连接方式，以编码获得所述行地址；
56.主机发出包括行地址数据和列地址数据的通讯数据包；
57.每个通讯通道中的第一个芯片的通讯输入引脚sdi接收所述主机发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据与所述第一个芯片自身编码的行地址进行对比，
58.若对比一致时，则当前通讯通道为此次通讯的目标通讯通道，根据所述通讯数据包中的所述列地址数据在当前通讯通道中进行列地址寻址。具体的，若所述列地址数据和芯片自身的列地址一致时，则第一个芯片为此时通讯的目标芯片，执行所述通讯数据包中的相应命令，并继续转发或者不转发所述通讯数据包给当前通讯通道的下一个芯片，若所述列地址数据和第一个芯片自身的列地址不一致时，所述第一个芯片将所述通讯数据包转发给当前通讯通道中的下一个芯片；若对比不一致时，则当前通讯通道不是此次通讯的目标通讯通道，所述第一个芯片不对所述通讯数据包进行转发，即所述第一个芯片的通讯输出引脚sdo不输出任何信号。
59.在本实施例中，同一个通讯通道的n个芯片的地址引脚的连接方式相同，不同通讯通道的芯片的地址引脚的连接方式不同，在实际中，每个通讯通道做成一个电路板，从而四个通讯通道的电路板即pcb或者铝基板的布线不同，不能统一，需要区分四种通讯通道，从而需要做成四种不同的电路板。从而，本发明提出了第二种实施例以解决该问题。
60.图3为本发明通讯系统的实施例二的电路示意图；与图2中的实施例一的区别在于：不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所述主机
仅根据第一个芯片的地址引脚addr的不同的连接方式区分各个通讯通道。
61.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述地址引脚均耦接s1，s1进行相同的连接方式，即不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行相同的连接方式。在本实施例中，每个通讯通道做成一个电路板，每个通讯通道第一个芯片的所述地址引脚通过各自的电路板的引线引出，配合接插件将所述地址引脚连接至各自的电路板外部或者其他的电路板上，以在各自的电路板的外部或者其他电路板上进行不同的连接。从而，四个通讯通道的电路板即pcb或者铝基板完全相同，可以通用，区分四个通讯通道时，仅根据每个通讯通道中第一个芯片的地址引脚引出到其他电路板的信号线的连接方式编码行地址，在一个实施例中，每个通道中第一个芯片的所述地址引脚引出到主机板的信号线的连接方式进行不同的设置。
62.当利用本实施例中的通讯系统进行通讯时，第三种通讯方法包括：
63.所述主机发出地址配置命令；
64.在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述地址配置命令，以进入地址匹配时间区间，并将所述地址配置命令转发给下一个芯片；在地址匹配时间区间，所述芯片的通讯输入引脚接收pwm信号，以使得芯片检测所述地址引脚耦接其自身的所述通讯输入引脚的连接方式；
65.在所述地址匹配时间区间，每个芯片根据自身的所述地址引脚的连接方式，以获得所述行地址；
66.主机发出包括行地址数据和列地址数据的通讯数据包；
67.在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，
68.当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；在一个实施例中，当前芯片为此次通讯的目标芯片时，则不再传递或转发通讯数据包；在另一个实施例中，当前芯片为此次通讯的目标芯片时，仍然继续传递或转发通讯数据包，即当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片，本发明对此不进行限制。
69.当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片。应理解，所述通讯数据包中的其他部分可以修改，也可以不修改，本发明对此不进行限制。对于通讯数据包中的列地址可以进行修改也可以不进行修改，这与列地址的寻址方式相关，本发对此不进行限制。
70.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的行地址编码为0(可以为00，或者0000)时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的行地址数据减去当前芯片自身编码的所述行地址或当前芯片自身编码的所述行地址减去当前芯片接收到的所述通讯数据包中的所述行地址数据。
71.在一个实施例中，所有通讯通道中的第二个至最后一个芯片的行地址编码为0(可
以为00，或者0000)时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据和所述当前芯片自身编码的所述行地址进行异或。
72.上述示意性给出了所有通讯通道中的第二个至最后一个芯片的行地址编码为0时，所述行地址数据的修改运算方法，但本发明对此不进行限制。所有通讯通道中的第二个至最后一个芯片的行地址编码可以不为0，可以保证在每个通讯通道中的第一个芯片的行地址被选中(即接收到的通讯数据包中的行地址数据等于芯片自身编码的行地址)时，该通讯通道中后续的芯片的行地址均被选中，且在每个通讯通道中的第一个芯片的行地址未被选中时，后续的芯片的行地址均不被选中的任意的所述行地址数据的修改运算方法均在本发明的保护范围内。
73.应理解，本实施例中的通讯系统可以利用上述第二种通讯方法进行通讯。
74.在另一个实施例中，所有通讯通道中的第二个至最后一个芯片的所述地址引脚均耦接s1，s1进行任意的连接，即所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行任意的连接方式，例如上述任意一种连接方式。应理解，本实施例中的通讯系统可以利用上述第二种通讯方法进行通讯。
75.在本发明上述的三种通讯方法中，每个通讯通道中列地址的寻址方式可是现有的任何寻址方式，包括对地址进行初始化和不对地址进行初始化的方式，本发明对此不进行限制。
76.虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
77.依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制所述发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

技术特征：
1.一种通讯系统，其特征在于，包括：主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片；每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚；每个通讯通道中的第一个芯片与主机的同一个输出端口耦接；所述芯片中的所述地址引脚的连接方式包括浮空和与所述芯片自身的所述通讯输入引脚或通讯输出引脚耦接中的一种；所述主机根据每个通讯通道中至少第一个芯片的所述地址引脚的连接方式区分各个通讯通道。2.根据权利要求1所述的通讯系统，其特征在于：不同的通讯通道中至少第一个芯片的所述地址引脚进行不同的连接方式，使得每一连接方式对应一个与所述通讯通道一一对应的行地址。3.根据权利要求1所述的通讯系统，其特征在于：所述连接方式包括耦接供电端、地电位端、所述芯片自身的所述通讯输入引脚、所述芯片自身的通讯输出引脚和浮空中的至少三种。4.根据权利要求2所述的通讯系统，其特征在于：同一个通讯通道中所有芯片的所述地址引脚进行相同的连接方式，不同的通讯通道中的所述芯片的所述地址引脚进行不同的连接方式。5.根据权利要求2所述的通讯系统，其特征在于：不同的通讯通道中的第一个芯片的所述地址引脚进行不同的连接方式。6.根据权利要求5所述的通讯系统，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行相同的连接方式。7.根据权利要求5所述的通讯系统，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行任意的连接方式。8.根据权利要求4-6中任意一项所述的通讯系统，其特征在于：所述主机发出地址配置命令；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述地址配置命令，以进入地址匹配时间区间，并将所述地址配置命令转发给下一个芯片；在所述地址匹配时间区间，每个芯片根据自身的所述地址引脚的连接方式，以获得所述行地址。9.根据权利要求4-7中任意一项所述的通讯系统，其特征在于：所述主机发出地址配置命令；每个通讯通道中的第一个芯片接收所述主机发出的所述地址配置命令，以进入地址匹配时间区间；在所述地址匹配时间区间，所述第一个芯片根据自身的所述地址引脚的连接方式，以获得所述行地址。10.根据权利要求4所述的通讯系统，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并
将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片将所述通讯数据包转发给下一个芯片，其中，当前芯片不修改所述通讯数据包中的所述行地址数据。11.根据权利要求6所述的通讯系统，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片。12.根据权利要求11所述的通讯系统，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据减去所述当前芯片自身编码的所述行地址或当前芯片将自身编码的所述行地址减去所述当前芯片接收到的所述通讯数据包中的所述行地址数据。13.根据权利要求11所述的通讯系统，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据和所述当前芯片自身编码的所述行地址进行异或。14.根据权利要求4-7中任意一项所述的通讯系统，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；每个通讯通道中的第一个芯片接收所述主机发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据与所述第一个芯片自身的所述行地址进行对比，若对比一致时，则当前通讯通道为此次通讯的目标通讯通道，并根据所述通讯数据包中的所述列地址数据在当前通讯通道中进行列地址寻址；若对比不一致时，则当前通讯通道不是此次通讯的目标通讯通道，所述第一个芯片不对所述通讯数据包进行转发。15.一种通讯方法，应用于通讯系统，所述通讯系统包括主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片，每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚，所述方法包括：所述主机发出地址配置命令；在每个通讯通道中，至少第一个芯片接收所述地址配置命令，以进入地址匹配时间区间；
在所述地址匹配时间区间，每个通讯通道中的至少第一个芯片根据自身的所述地址引脚的连接方式，以编码获得行地址；其中，所述芯片的所述地址引脚的连接方式包括浮空和与芯片自身的所述通讯输入引脚或通讯输出引脚耦接中的一种；每个通讯通道中至少第一个芯片的所述地址引脚进行不同的连接方式，使得每一连接方式对应一个与所述通讯通道一一对应的行地址；所述主机发出通讯数据包，并根据每个通讯通道中至少第一个芯片的行地址区分各个通讯通道。16.根据权利要求15所述的通讯方法，其特征在于：所述连接方式包括耦接供电端、地电位端、所述芯片自身的所述通讯输入引脚、所述芯片自身的通讯输出引脚和浮空中的至少三种。17.根据权利要求15所述的通讯方法，其特征在于：同一个通讯通道中的所有芯片的所述地址引脚进行相同的连接方式，不同的通讯通道中的所述芯片的所述地址引脚进行不同的连接方式。18.根据权利要求15所述的通讯方法，其特征在于：不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行相同的连接方式。19.根据权利要求15所述的通讯方法，其特征在于：不同的通讯通道中的所述第一个芯片的所述地址引脚进行不同的连接方式，所有通讯通道中的第二个至最后一个芯片的所述地址引脚进行任意的连接方式。20.根据权利要求17所述的通讯方法，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片将所述通讯数据包转发给下一个芯片，其中，当前芯片不修改所述通讯数据包中的所述行地址数据。21.根据权利要求18所述的通讯方法，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；在每个通讯通道中，当前芯片接收所述主机或上一个芯片发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据和所述列地址数据分别与当前芯片自身的行地址和列地址进行对比，当所述行地址数据和所述列地址数据分别与所述行地址和所述列地址一致时，则当前芯片为此次通讯的目标芯片，执行所述通讯数据包中的相应命令；当所述行地址数据与所述行地址不一致，或/和所述列地址数据与所述列地址不一致时，则当前芯片对所述通讯数据包中的所述行地址数据进行修改后，将所述通讯数据包转发给下一个芯片。
22.根据权利要求21所述的通讯方法，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据减去所述当前芯片自身编码的所述行地址或当前芯片将自身编码的所述行地址减去所述当前芯片接收到的所述通讯数据包中的所述行地址数据。23.根据权利要求21所述的通讯方法，其特征在于：所有通讯通道中的第二个至最后一个芯片的所述行地址编码为0时，所述行地址数据的修改运算方法为：当前芯片将接收到的所述通讯数据包中的所述行地址数据和所述当前芯片自身编码的所述行地址进行异或。24.根据权利要求17-19中任意一种所述的通讯方法，其特征在于：主机发出包括行地址数据和列地址数据的通讯数据包；每个通讯通道中的第一个芯片接收所述主机发出的所述通讯数据包，并将接收到的所述通讯数据包中的所述行地址数据与所述第一个芯片自身的所述行地址进行对比，若对比一致时，则当前通讯通道为此次通讯的目标通讯通道，并根据所述通讯数据包中的所述列地址数据在当前通讯通道中进行列地址寻址；若对比不一致时，则当前通讯通道不是此次通讯的目标通讯通道，所述第一个芯片不对所述通讯数据包进行转发。25.根据权利要求15所述的通讯方法，其特征在于：在地址匹配时间区间，所述芯片的通讯输入引脚或通讯输出引脚接收pwm信号，以用于检测所述地址引脚耦接所述芯片自身的所述通讯输入引脚或通讯输出引脚的连接方式。

技术总结
依据本发明的实施例揭露了一种通讯系统和通讯方法，本发明实施例中的通讯系统包括主机和至少两个通讯通道，每个通讯通道包括至少一个串联耦接的芯片；每个芯片包括通讯输入引脚、通讯输出引脚和至少一个地址引脚；每个通讯通道中的第一个芯片与主机的同一个输出端口耦接；所述芯片中的所述地址引脚的连接方式包括浮空和与所述芯片自身的所述通讯输入引脚或所述通讯输出引脚耦接中的一种；所述主机根据每个通讯通道中至少第一个芯片的所述地址引脚的连接方式区分各个通讯通道。本发明的通讯系统节省了主机的端口资源。通讯系统节省了主机的端口资源。通讯系统节省了主机的端口资源。


技术研发人员：杨袁钰 许小强 张宗全
受保护的技术使用者：上海矽力杰微电子技术有限公司
技术研发日：2023.03.31
技术公布日：2023/8/14