一种碳化硅肖特基二极管及其制备方法、芯片与流程

1.本技术属于半导体器件技术领域，尤其涉及一种碳化硅肖特基二极管及其制备方法、芯片。


背景技术：

2.传统型的肖特基势垒二极管(schottkybarrierdiode，sbd)以反向恢复速度著称，但其反偏下漏电流较大的特点限制了其使用范围。传统型结势垒肖特基二极管(junction barrier schottky，jbs)以优异的抗浪涌能力著称，其反偏漏电流虽低于sbd，但在一些高温环境下，其漏电仍处于较高水准，不仅降低了器件的稳定性，而且极大地限制了二极管器件的应用场景。


技术实现要素：

3.本技术提供了一种碳化硅肖特基二极管及其制备方法、芯片，旨在解决目前的二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。
4.为了解决上述技术问题，本技术实施例第一方面提供了一种碳化硅肖特基二极管，所述碳化硅肖特基二极管包括：
5.依次层叠设置的n型衬底、n型漂移层、n型沟道层以及n型再生层；其中，所述n型沟道层的掺杂浓度大于所述n型漂移层的掺杂浓度和所述n型再生层的掺杂浓度；
6.多个p型深区结构，形成于所述n型沟道层内，且所述p型深区结构的两端分别与所述n型漂移层和所述n型再生层接触；
7.多个p型注入区，多个所述p型注入区形成于所述n型再生层的正面；其中，多个所述p型深区结构与多个所述p型注入区交错设置；
8.阳极金属层，形成于所述p型注入区和所述n型再生层的正面；其中，所述阳极金属层与所述p型注入区之间形成欧姆接触，所述阳极金属层与所述n型再生层之间形成肖特基接触；
9.阴极金属层，形成于所述n型衬底的背面，且与所述n型衬底之间形成欧姆接触。
10.在一个实施例中，相邻的所述p型深区结构之间的距离相等。
11.在一个实施例中，相邻的所述p型注入区之间的距离相等。
12.在一个实施例中，多个所述p型深区结构将所述n型沟道层划分为多个n型沟道区；
13.多个所述p型注入区与多个所述n型沟道区一一对应。
14.在一个实施例中，每个所述p型注入区与对应的所述n型沟道区相对设置。
15.在一个实施例中，每个所述p型注入区与对应的所述n型沟道区的宽度相等。
16.在一个实施例中，所述n型再生层的掺杂浓度大于所述n型漂移层的掺杂浓度。
17.在一个实施例中，所述p型注入区的深度小于所述n型再生层的厚度的二分之一。
18.本技术实施例第二方面还提供了一种碳化硅肖特基二极管的制备方法，所述制备
方法包括：
19.在n型衬底的正面依次形成n型漂移层、n型沟道层；
20.在所述n型沟道层内形成多个深入至所述n型漂移层的p型深区结构；
21.在所述n型沟道层的正面形成n型再生层；其中，所述n型沟道层的掺杂浓度大于所述n型漂移层的掺杂浓度和所述n型再生层的掺杂浓度；
22.在所述n型再生层的正面形成多个p型注入区；其中，多个所述p型深区结构与多个所述p型注入区交错设置；
23.在所述p型注入区和所述n型再生层的正面形成阳极金属层；其中，所述阳极金属层与所述p型注入区之间形成欧姆接触，所述阳极金属层与所述n型再生层之间形成肖特基接触；
24.在所述n型衬底的背面形成阴极金属层；其中，所述阴极金属层与所述n型衬底之间形成欧姆接触。
25.本技术实施例第三方面还提供了一种芯片，包括如上述任一项所述的碳化硅肖特基二极管；或者包括由上述实施例所述的制备方法制备的碳化硅肖特基二极管。
26.本技术实施例与现有技术相比存在的有益效果是：
27.通过在n型沟道层内增加多个p型深区结构，且p型深区结构的两端分别与n型漂移层和n型再生层接触，多个p型注入区形成于n型再生层的正面，阳极金属层与p型注入区之间形成欧姆接触，阳极金属层与n型再生层之间形成肖特基接触，阴极金属层形成于n型衬底的背面，且与n型衬底之间形成欧姆接触，在正向偏置时电流由n型再生层流入n型沟道层，然后经过n型漂移层、n型衬底流出，在高温反向偏置时，p型深区结构和p型注入区共同承担电场尖峰，在均匀化电场的同时，电场尖峰位置下移，p型深区结构和p型注入区具有双重屏蔽作用，将热量远离肖特基结，从而对肖特基结起到加强保护的作用，大大降低了器件的漏电流，解决了二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。
附图说明
28.图1示出了本技术实施例提供的碳化硅肖特基二极管的截面示意图；
29.图2示出了本技术实施例提供的碳化硅肖特基二极管的制备方法的实现流程示意图；
30.图3示出了本技术实施例提供的在n型衬底上依次形成n型漂移层以及n型沟道层后的示意图；
31.图4示出了本技术实施例提供的形成p型深区结构后的示意图；
32.图5示出了本技术实施例提供的形成n型再生层后的示意图；
33.图6示出了本技术实施例提供的形成p型注入区后的示意图；
34.图7示出了本技术实施例提供的阳极金属层后的示意图。
具体实施方式
35.为了使本技术所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅
用以解释本技术，并不用于限定本技术。
36.需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。
37.需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本技术和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本技术的限制。
38.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本技术的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
39.传统型结势垒肖特基二极管(junction barrier schottky，jbs)以优异的抗浪涌能力著称，其反偏漏电流虽低于sbd，但在一些高温环境下，其漏电仍处于较高水准，不仅降低了器件的稳定性，而且极大地限制了二极管器件的应用场景。
40.为了解决上述技术问题，本技术实施例第一方面提供了一种碳化硅肖特基二极管，参见图1所示，本实施例中的碳化硅肖特基二极管包括：n型衬底100、n型漂移层200、n型沟道层300、n型再生层400、阳极金属层500、阴极金属层600、多个p型深区结构310以及多个p型注入区410。
41.具体的，n型衬底100、n型漂移层200、n型沟道层300以及n型再生层400依次层叠设置，n型沟道层300的掺杂浓度大于n型漂移层200的掺杂浓度和n型再生层400的掺杂浓度，多个p型深区结构310形成于n型沟道层300内，且p型深区结构310的两端分别与n型漂移层200和n型再生层400接触，多个p型注入区410形成于n型再生层400的正面，多个p型深区结构310与多个p型注入区410交错设置，阳极金属层500形成于p型注入区410和n型再生层400的正面，阴极金属层600形成于n型衬底100的背面，其中，阴极金属层600与n型衬底100之间形成欧姆接触，阳极金属层500与p型注入区410之间形成欧姆接触，阳极金属层500与n型再生层400之间形成肖特基接触。
42.在本实施例中，通过在n型沟道层300内增加多个p型深区结构310，且p型深区结构310的两端分别与n型漂移层200和n型再生层400接触，多个p型注入区410形成于n型再生层400的正面，且多个p型深区结构310与多个p型注入区410交错设置，在器件处于正向偏置的条件时，其电流由n型再生层400流入n型沟道层300，然后经过n型漂移层200、n型衬底100流出，在器件处于高温反向偏置的条件时，其p型深区结构310和p型注入区410共同承担电场尖峰，在均匀化电场的同时，电场尖峰位置下移，p型深区结构310和p型注入区410具有双重屏蔽作用，将热量远离肖特基结，从而对肖特基结起到加强保护的作用，大大降低了器件的漏电流，解决了二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。
43.在一个实施例中，n型衬底100为n型碳化硅材料，n型漂移层200和n型沟道层300可以通过在n型衬底100上外延生长n型碳化硅材料的方式形成，其中，n型漂移层200中n型杂质(例如磷离子、氮离子)的掺杂浓度小于n型衬底100中n型杂质的掺杂浓度。
44.在一个实施例中，n型沟道层300中n型杂质(例如磷离子、氮离子)的掺杂浓度小于n型漂移层200中n型杂质的掺杂浓度。
45.在一个实施例中，p型深区结构310可以通过在n型沟道层300中指定的区域注入p型杂质(例如镁离子、铝离子、硼离子等)形成，使得该指定区域内的p型杂质的掺杂浓度大于n型杂质的掺杂浓度，从而在n型沟道层300内形成多个p型深区结构310。
46.在一个实施例中，在n型沟道层300中指定的区域注入p型杂质的深度大于n型沟道层300的厚度，p型深区结构310可以与n型漂移层200接触，此时，p型深区结构310的两端分别与n型漂移层200和n型再生层400接触。
47.在一个实施例中，相邻的p型深区结构310之间的距离相等。
48.在本实施例中，p型深区结构310的个数可以为多个，相邻的p型深区结构310之间的距离相等，此时p型深区结构310位于p型注入区410域n型漂移层200之间，通过设置相邻的p型深区结构310之间的距离相等，不仅可以均匀化电场，还可以使得p型深区结构310与p型注入区410共同承担器件反向偏置时的电场尖峰，从而起到保护肖特基结的作用，降低器件在反向偏置时的漏电流。
49.在一个实施例中，相邻的p型注入区410之间的距离相等。
50.在本实施例中，多个p型注入区410与阳极金属层500之间为欧姆接触，多个p型注入区410与n型再生层400之间形成pn结，多个p型注入区410均匀布置，可以使得阳极金属层500与阴极金属层600之间的电场均匀化。
51.在一个实施例中，p型注入区410可以通过在n型再生层400中指定的区域注入p型杂质(例如铝离子、硼离子等)形成，使得该指定区域内的p型杂质的掺杂浓度大于n型杂质的掺杂浓度，从而在n型再生层400中形成多个p型注入区410。当正向偏置时，阳极金属层500上施加正电压，电流由阳极金属层500、p型注入区410、n型再生层400流入n型沟道层300，然后再经过n型漂移层200后由n型衬底100流出。
52.在一个实施例中，结合图1所示，多个p型深区结构310将n型沟道层300划分为多个n型沟道区，多个p型注入区410与多个n型沟道区一一对应。
53.在本实施例中，p型深区结构310为条状结构，将n型沟道层300划分为多个n型沟道区，多个p型注入区410与多个n型沟道区一一对应，每个p型注入区410与对应的n型沟道区处于同一中心线上，该中心线两侧的p型注入区410以该中心线对称设置。
54.在一个实施例中，多个p型深区结构310平行设置。
55.在一个实施例中，每个p型注入区410与对应的n型沟道区相对设置。
56.在一个实施例中，多个p型深区结构310将n型沟道层300划分为多个n型沟道区，使得多个p型注入区410与多个n型沟道区一一对应，通过设置每个p型注入区410与对应的n型沟道区相对设置，使得多个p型注入区410与多个p型深区结构310交错设置，使得器件在高温反向偏置时，其电场峰位置下移，且通过p型注入区410与p型深区结构310的双重屏蔽，将热量集中点远离肖特基结，大大降低了肖特基结在高温条件下的漏电流。
57.在一个实施例中，p型深区结构310的宽度小于相邻的p型注入区410之间的宽度，通过将该p型深区结构310设置于相邻的p型注入区410之间的间隔区域的下方，可以使得多个p型注入区410与多个p型深区结构310交错设置，从而形成对热量集中点的双重屏蔽。
58.在一个实施例中，每个p型注入区410与对应的n型沟道区的宽度相等。
59.在本实施例中，p型深区结构310的宽度等于相邻的p型注入区410之间的宽度，即每个p型注入区410与对应的n型沟道区的宽度相等，该p型深区结构310设置于相邻的p型注入区410之间的间隔区域的下方，可以使得多个p型注入区410与多个p型深区结构310交错设置，从而形成对热量集中点的双重屏蔽。
60.在一个实施例中，n型再生层400的掺杂浓度大于n型漂移层200的掺杂浓度。
61.在本实施例中，n型再生层400的掺杂浓度大于n型漂移层200的掺杂浓度，且n型再生层400的掺杂浓度小于n型沟道层300的掺杂浓度。
62.在一个实施例中，p型注入区410的深度小于n型再生层400的厚度的二分之一。
63.在本实施例中，p型注入区410的深度小于n型再生层400的厚度的二分之一，使得p型注入区410与对应的p型深区结构310之间的距离至少为n型再生层400的厚度的二分之一，不仅预留了电流通道，还使得多个p型注入区410与多个p型深区结构310交错设置，使得器件在高温反向偏置时，其电场峰位置下移，且通过p型注入区410与p型深区结构310的双重屏蔽，将热量集中点远离肖特基结，大大降低了肖特基结在高温条件下的漏电流。
64.在具体应用中，n型衬底100、n型漂移层200、n型沟道层300、n型再生层400、p型深区结构310以及p型注入区410的掺杂浓度以及尺寸可以根据需要进行调整，从而获得目标的导通电阻和开启电压。
65.本技术实施例还提供了一种碳化硅肖特基二极管的制备方法，参见图2所示，本实施例中的制备方法包括步骤s100至步骤s600。
66.在步骤s100中，在n型衬底的正面依次形成n型漂移层、n型沟道层。
67.如图3所示，在本实施例中，n型衬底100为n型碳化硅材料，n型漂移层200和n型沟道层300可以通过在n型衬底100上外延生长n型碳化硅材料的方式形成，其中，n型漂移层200中n型杂质(例如磷离子、氮离子)的掺杂浓度小于n型衬底100中n型杂质的掺杂浓度。
68.在一个实施例中，n型沟道层300中n型杂质(例如磷离子、氮离子)的掺杂浓度小于n型漂移层200中n型杂质的掺杂浓度。
69.在步骤s200中，在n型沟道层内形成多个深入至n型漂移层的p型深区结构。
70.如图4所示，在本实施例中，p型深区结构310可以通过在n型沟道层300中指定的区域注入p型杂质(例如铝离子、硼离子等)形成，使得该指定区域内的p型杂质的掺杂浓度大于n型杂质的掺杂浓度，从而在n型沟道层300内形成多个p型深区结构310。
71.在步骤s300中，在n型沟道层的正面形成n型再生层。
72.如图5所示，在本实施例中，n型再生层400可以通过在n型沟道层300的正面淀积n型半导体材料的方式形成，其中，n型沟道层300中n型杂质(例如磷离子、氮离子)的掺杂浓度大于n型漂移层200和n型再生层400中n型衬底100中n型杂质的掺杂浓度。
73.在步骤s400中，在n型再生层的正面形成多个p型注入区。
74.如图6所示，在本实施例中，p型注入区410可以通过在n型再生层400正面的指定的区域注入p型杂质(例如铝离子、硼离子等)形成，使得该指定区域内的p型杂质的掺杂浓度大于n型杂质的掺杂浓度，多个p型注入区410与多个p型深区结构310交错设置，从而在n型再生层400内形成多个p型注入区410。
75.p型深区结构310的个数可以为多个，相邻的p型深区结构310之间的距离相等，此时p型深区结构310位于p型注入区410域n型漂移层200之间，通过设置相邻的p型深区结构
310之间的距离相等，不仅可以均匀化电场，还可以使得p型深区结构310与p型注入区410共同承担器件反向偏置时的电场尖峰，从而起到保护肖特基结的作用，降低器件在反向偏置时的漏电流。
76.在步骤s500中，在p型注入区和n型再生层的正面形成阳极金属层。
77.如图7所示，在本实施例中，阳极金属层500与p型注入区410之间形成欧姆接触，阳极金属层500与n型再生层400之间形成肖特基接触，多个p型注入区410域阳极金属层500之间为欧姆接触，多个p型注入区410与n型再生层400之间形成pn结，多个p型注入区410均匀布置，可以使得阳极金属层500与阴极金属层600之间的电场均匀化。当正向偏置时，阳极金属层500上施加正电压，电流由阳极金属层500、p型注入区410、n型再生层400流入n型沟道层300，然后再经过n型漂移层200后由n型衬底100流出。
78.在步骤s600中，在n型衬底的背面形成阴极金属层。
79.如图1所示，在本实施例中，阴极金属层600与n型衬底100之间形成欧姆接触。
80.具体应用中，可以通过对n型衬底100的背面进行减薄处理，获得适宜厚度的n型衬底100，然后在n型衬底100的背面淀积金属材料形成阴极金属层600，该阴极金属层600与n型衬底100之间形成欧姆接触。
81.在一个实施例中，每个p型注入区410与对应的n型沟道区相对设置。
82.在一个实施例中，多个p型深区结构310将n型沟道层300划分为多个n型沟道区，使得多个p型注入区410与多个n型沟道区一一对应，通过设置每个p型注入区410与对应的n型沟道区相对设置，使得多个p型注入区410与多个p型深区结构310交错设置，使得器件在高温反向偏置时，其电场峰位置下移，且通过p型注入区410与p型深区结构310的双重屏蔽，将热量集中点远离肖特基结，大大降低了肖特基结在高温条件下的漏电流。
83.在一个实施例中，p型深区结构310的宽度小于相邻的p型注入区410之间的宽度，通过将该p型深区结构310设置于相邻的p型注入区410之间的间隔区域的下方，可以使得多个p型注入区410与多个p型深区结构310交错设置，从而形成对热量集中点的双重屏蔽。
84.本技术实施例还提供了一种芯片，包括如上述任一项实施例的碳化硅肖特基二极管。
85.在一个实施例中，本实施例中的芯片包括由上述任一项实施例的制备方法制备的碳化硅肖特基二极管。
86.在一个实施例中，芯片包括芯片衬底，衬底上设置有一个或者多个碳化硅肖特基二极管，该碳化硅肖特基二极管可以由上述任一项实施例中的制备方法制备，也可以在芯片衬底上设置上述任一项实施例中的碳化硅肖特基二极管。
87.在一个具体应用实施例中，芯片衬底上还可以集成其他相关的半导体器件，以和碳化硅肖特基二极管组成集成电路。
88.在一个具体应用实施例中，该芯片可以为开关芯片、驱动芯片或者射频芯片。
89.本技术实施例与现有技术相比存在的有益效果是：
90.通过在n型沟道层300内增加多个p型深区结构310，且p型深区结构310的两端分别与n型漂移层200和n型再生层400接触，多个p型注入区410形成于n型再生层400的正面，阳极金属层500与p型注入区410之间形成欧姆接触，阳极金属层500与n型再生层400之间形成肖特基接触，阴极金属层600形成于n型衬底100的背面，且与n型衬底100之间形成欧姆接
触，在正向偏置时电流由n型再生层400流入n型沟道层300，然后经过n型漂移层200、n型衬底100流出，在高温反向偏置时，p型深区结构310和p型注入区410共同承担电场尖峰，在均匀化电场的同时，电场尖峰位置下移，p型深区结构310和p型注入区410具有双重屏蔽作用，将热量远离肖特基结，从而对肖特基结起到加强保护的作用，大大降低了器件的漏电流，解决了二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。
91.以上实施例仅用以说明本技术的技术方案，而非对其限制；尽管参照前述实施例对本技术进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使对应技术方案的本质脱离本技术各实施例技术方案的精神和范围，均应包含在本技术的保护范围之内。

技术特征：
1.一种碳化硅肖特基二极管，其特征在于，所述碳化硅肖特基二极管包括：依次层叠设置的n型衬底、n型漂移层、n型沟道层以及n型再生层；其中，所述n型沟道层的掺杂浓度大于所述n型漂移层的掺杂浓度和所述n型再生层的掺杂浓度；多个p型深区结构，形成于所述n型沟道层内，且所述p型深区结构的两端分别与所述n型漂移层和所述n型再生层接触；多个p型注入区，多个所述p型注入区形成于所述n型再生层的正面；其中，多个所述p型深区结构与多个所述p型注入区交错设置；阳极金属层，形成于所述p型注入区和所述n型再生层的正面；其中，所述阳极金属层与所述p型注入区之间形成欧姆接触，所述阳极金属层与所述n型再生层之间形成肖特基接触；阴极金属层，形成于所述n型衬底的背面，且与所述n型衬底之间形成欧姆接触。2.根据权利要求1所述的碳化硅肖特基二极管，其特征在于，相邻的所述p型深区结构之间的距离相等。3.根据权利要求1所述的碳化硅肖特基二极管，其特征在于，相邻的所述p型注入区之间的距离相等。4.根据权利要求1所述的碳化硅肖特基二极管，其特征在于，多个所述p型深区结构将所述n型沟道层划分为多个n型沟道区；多个所述p型注入区与多个所述n型沟道区一一对应。5.根据权利要求4所述的碳化硅肖特基二极管，其特征在于，每个所述p型注入区与对应的所述n型沟道区相对设置。6.根据权利要求5所述的碳化硅肖特基二极管，其特征在于，每个所述p型注入区的宽度小于或等于与其对应的所述n型沟道区的宽度。7.根据权利要求1-6任一项所述的碳化硅肖特基二极管，其特征在于，所述n型再生层的掺杂浓度大于所述n型漂移层的掺杂浓度。8.根据权利要求1-6任意一项所述的碳化硅肖特基二极管，其特征在于，所述p型注入区的深度小于所述n型再生层的厚度的二分之一。9.一种碳化硅肖特基二极管的制备方法，其特征在于，所述制备方法包括：在n型衬底的正面依次形成n型漂移层、n型沟道层；在所述n型沟道层内形成多个深入至所述n型漂移层的p型深区结构；在所述n型沟道层的正面形成n型再生层；其中，所述n型沟道层的掺杂浓度大于所述n型漂移层的掺杂浓度和所述n型再生层的掺杂浓度；在所述n型再生层的正面形成多个p型注入区；其中，多个所述p型深区结构与多个所述p型注入区交错设置；在所述p型注入区和所述n型再生层的正面形成阳极金属层；其中，所述阳极金属层与所述p型注入区之间形成欧姆接触，所述阳极金属层与所述n型再生层之间形成肖特基接触；在所述n型衬底的背面形成阴极金属层；其中，所述阴极金属层与所述n型衬底之间形成欧姆接触。10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的碳化硅肖特基二极管；或
者包括由权利要求9所述的制备方法制备的碳化硅肖特基二极管。

技术总结
本申请属于半导体技术领域，提供了一种碳化硅肖特基二极管及其制备方法、芯片，通过在N型沟道层内增加多个两端分别与N型漂移层和N型再生层接触的P型深区结构，在N型再生层的正面形成多个P型注入区，阳极金属层与P型注入区之间形成欧姆接触，并与N型再生层之间形成肖特基接触，当器件在高温条件下处于反向偏置时，P型深区结构和P型注入区共同承担电场尖峰，在均匀化电场的同时，电场尖峰位置下移，P型深区结构和P型注入区具有双重屏蔽作用，将热量远离肖特基结，从而对肖特基结起到加强保护的作用，大大降低了器件的漏电流，解决了二极管在高温环境下由于漏电较大导致器件稳定性降低，限制了二极管器件的应用场景的问题。限制了二极管器件的应用场景的问题。限制了二极管器件的应用场景的问题。


技术研发人员：刘杰
受保护的技术使用者：天狼芯半导体（成都）有限公司
技术研发日：2023.03.30
技术公布日：2023/8/14