非易失性存储设备及其操作方法与流程

非易失性存储设备及其操作方法
1.对相关申请的交叉引用
2.本技术要求于2022年2月8日向韩国知识产权局提交的第10-2022-0016332号韩国专利申请的优先权，其公开内容通过引用的方式整体并入本文。
技术领域
3.本文所描述的本公开的实施例涉及一种非易失性存储设备，并且更具体地，涉及一种用于在表面贴装技术(smt)处理之前和之后执行不同编程操作以便对smt处理及其操作方法进行优化的非易失性存储设备及其操作方法。


背景技术：

4.半导体存储设备可以被分类为易失性半导体存储设备或非易失性半导体存储设备。易失性半导体存储设备具有快速的读写速度，但在没有电源的情况下会丢失存储在其中的数据。相反，非易失性半导体存储设备即使在没有电源的情况下也能保持存储在其中的数据。因此，非易失性半导体存储设备用于存储在未通电状态中必须被保持的信息。
5.闪存设备是非易失性半导体存储设备的示例。闪存设备具有多种应用，例如，被广泛使用为诸如计算机、移动电话、个人数字助理(pda)、数码相机、摄像机、录音机、mp3播放器、手持个人计算机(pc)、游戏机、传真机、扫描仪和打印机等信息设备(以下称为“主机”)的语音和图像数据存储介质。
6.作为另一示例，nand闪存现在被用作汽车电子设备的数据存储介质。汽车电子设备的闪存存储操作系统(os)数据，被安装在印刷电路板上，然后出货。os数据可以在闪存被安装在汽车电子设备的印刷电路板上之前被存储在闪存中。在汽车电子设备的印刷电路板上安装闪存的过程涉及高温表面贴装技术(smt)或红外(ir)回流焊。在这种情况下，存储单元的阈值电压分布可能由于高温工艺而变化，从而降低了存储在闪存中的os数据的可靠性。


技术实现要素：

7.本公开的实施例提供了能够在高温表面贴装技术(smt)处理中保持存储在存储单元中的数据的可靠性的非易失性存储设备及其操作方法。
8.根据本公开的实施例，提供了一种非易失性存储设备的操作方法，所述方法包括：从外部设备接收编程命令；响应于编程命令确定操作模式；当操作模式为smt模式时，执行初始编程操作，其中多个存储单元通过多个步骤被编程以形成第一阈值电压分布；以及当操作模式为正常模式时，执行正常编程操作，其中通过单个步骤对多个存储单元进行编程以形成第二阈值电压分布，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。
9.根据本公开的实施例，提供了一种非易失性存储设备的操作方法，所述方法包括：从外部设备接收读取命令；响应于读取命令确定操作模式；当操作模式为smt模式时，基于
第一读取电平集合执行第一读取操作；以及当操作模式为正常模式时，基于第二读取电平集合执行第二读取操作，其中，第一读取电平集合用于读取以smt模式编程的存储单元的第一阈值电压分布，其中，第二读取电平集合用于读取以正常模式编程的存储单元的第二阈值电压分布，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。
10.根据本公开的实施例，提供了一种非易失性存储设备的操作方法，所述方法包括：在smt模式下，执行初始编程操作，其中，基于编程命令通过多个步骤对多个存储单元进行编程以形成第一阈值电压分布；在smt模式下，执行第一读取操作，其中，在应用表面贴装技术之后在多个存储单元中编程的数据基于第一读取电平集合被读取；在正常模式下，执行正常编程操作，其中，基于编程命令对完全执行第一读取操作的多个存储单元进行编程以形成第二阈值电压分布；以及在正常模式下，执行第二读取操作，其中，基于与第一读取电平集合不同的第二读取电平集合读取在多个存储单元中编程的数据，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。
附图说明
11.通过参照附图详细描述本公开的实施例，本公开的上述和其他特征将变得显而易见。
12.图1是示出根据本公开的实施例的存储系统的框图。
13.图2是示出图1的非易失性存储设备的框图。
14.图3是示出包括在图2的存储单元阵列中的存储块的电路图。
15.图4是图2的存储单元阵列中包括的存储单元的分布图。
16.图5是示出表面贴装技术(smt)处理的示例的示图。
17.图6a、图6b和6c是示出根据本公开实施例的非易失性存储设备的操作方法的流程图。
18.图7、图8a、图8b、图9a和图9b是用于描述图6a的初始编程操作的示图。
19.图10是用于示出图6a的初始程序动作的顺序的示图。
20.图11是用于描述图6a的第一读取操作的流程图。
21.图12、图13和图14是用于描述执行图11的第一读取操作的页缓冲器的示图。
22.图15和图16是用于描述图6a的第二读取操作的示图。
23.图17是示出根据本公开实施例的非易失性存储设备的操作方法的流程图。
24.图18a和18b示出根据图17的操作s431标记的标志的示例。
25.图19是示出应用根据本公开实施例的非易失性存储设备的固态驱动系统(ssd)的框图。
26.图20是示出根据本公开的实施例的存储设备的示图。
具体实施方式
27.下面，将对本公开的实施例进行详细和清楚的描述，以使本领域的技术人员能够容易地实施本公开。
28.图1是示出根据本公开的实施例的存储系统的框图。参照图1，存储系统10可以包括非易失性存储设备100和存储器控制器200。非易失性存储设备100和存储器控制器200中
的每一个可以用一个芯片、一个封装或一个模块来实现。可选地，非易失性存储设备100和存储器控制器200可以用一个芯片、一个封装或一个模块来实现，以构成存储系统，诸如存储卡、记忆棒或固态驱动器(固态硬盘)。
29.非易失性存储设备100可以从存储器控制器200接收命令cmd。根据实施例，非易失性存储设备100可以接收编程命令p_cmd以执行编程操作。编程操作可以包括初始编程操作和正常编程操作。
30.初始编程操作可以是指非易失性存储设备100在表面贴装技术(smt)模式下响应于编程命令p_cmd执行的编程操作，并且正常编程操作可以是指非易失性存储设备100在正常模式下响应于编程命令p_cmd执行的编程操作。根据设置特征命令s_cmd，非易失性存储设备100可以被设置为smt模式或正常模式。
31.smt模式可以是在非易失性存储设备100经历smt处理之前的编程模式。在smt模式中，非易失性存储设备100可以执行初始编程操作和第一读取操作。正常模式可以是在非易失性存储设备100经历smt处理之后的编程模式。在正常模式下，非易失性存储设备100可以执行正常编程操作和第二读取操作。例如，smt处理可以被用于将其中预先存储有基本数据、原始数据或默认数据(例如，操作系统(os)数据)的非易失性存储设备100安装在印刷电路板上。
32.换言之，初始编程操作可以是指在smt处理之前对默认数据进行编程的操作，并且正常编程操作可以是指在smt处理之后对用户数据进行编程的操作。由初始编程操作形成的存储单元的阈值电压分布的宽度(或范围)可以比由正常编程操作形成的存储单元的阈值电压分布的宽度(或范围)更窄。换言之，由初始编程操作形成的编程状态的读取裕度(例如，阈值电压裕度)可以大于由正常编程操作形成的读取裕度。
33.根据实施例，非易失性存储设备100可以从存储器控制器200接收第一读取命令r1_cmd和第二读取命令r2_cmd，并且可以执行与第一读取命令r1_cmd和第二读取命令r2_cmd中的每一个相对应的读取操作。非易失性存储设备100可以响应于第一读取命令r1_cmd来执行第一读取操作。非易失性存储设备100可以响应于第二读取命令r2_cmd来执行第二读取操作。
34.第一读取操作可以是在执行初始编程操作之后读取存储在存储单元中的数据的操作。第二读取操作可以是在执行正常编程操作之后读取存储在存储单元中的数据的操作。因为由初始编程操作形成的存储单元的阈值电压分布不同于由正常编程操作形成的存储单元的阈值电压分布，所以第一读取操作的读取电压或读取时间可能不同于第二读取操作的读取电压或读取时间。
35.由于根据本公开的非易失性存储设备100在smt处理之前和之后执行不同的编程操作并且取决于每个编程操作不同地控制读取电压或读取时间，所以非易失性存储设备100可以执行对smt处理优化的编程操作。换言之，非易失性存储设备100可以通过执行对smt处理优化的编程操作和读取操作来增加数据的可靠性。
36.将参照以下附图描述根据本公开实施例的非易失性存储设备100和非易失性存储设备100的操作方法。
37.存储器控制器200可以被配置为控制非易失性存储设备100。存储器控制器200可以向非易失性存储设备100发送地址addr、命令cmd和控制信号ctrl以在非易失性存储设备
100中写入数据“data”，或者从非易失性存储设备100读取数据“data”。
38.根据实施例，存储器控制器200可以基于主机的请求将设置特征命令s_cmd、编程命令p_cmd、第一读取命令r1_cmd或第二读取命令r2_cmd发送到非易失性存储设备100。非易失性存储设备100可以响应于设置特征命令s_cmd设置smt模式或正常模式。例如，当设置特征命令s_cmd具有第一值时，非易失性存储设备100可以被设置为smt模式，并且当设置特征命令s_cmd具有不同于第一值的第二值时，非易失性存储设备100可以被设置为正常模式。响应于编程命令p_cmd，非易失性存储设备100可以执行初始编程操作或正常编程操作。例如，在smt模式下，非易失性存储设备100可以响应于编程命令p_cmd执行初始编程操作；并且在正常模式下，非易失性存储设备100可以响应于编程命令p_cmd执行正常编程操作。非易失性存储设备100可以响应于第一读取命令r1_cmd来执行第一读取操作。非易失性存储设备100可以响应于第二读取命令r2_cmd来执行第二读取操作。
39.存储器控制器200可以包括处理器210、静态随机存取存储器(sram)220、只读存储器(rom)230、主机接口240、纠错码(ecc)电路250和闪存接口260。处理器210可以控制存储器控制器200的整体操作。处理器210可以执行用于驱动存储器控制器200的固件。固件可以被加载和执行到sram220上。
40.可以将用于控制存储器控制器200的软件或固件加载到sram 220上。例如，可以将闪存转换层(ftl)加载到sram 220上。sram 220可以用作存储器控制器200的缓冲存储器、高速缓冲存储器或者工作存储器。
41.根据实施例，标志信息可以被存储在sram 220中。标志信息可以包括关于与存储块相关联的编程操作是否完成的信息。当与对应的存储块相关联的编程操作完成时，处理器210可以设置对应于对应的存储块的标志。例如，当初始编程操作完成时，处理器210可以将标志“1”设置到目标存储块。例如，当正常编程操作完成时，处理器210可以将标志“0”设置到目标存储块。处理器210可以参考设置的标志将第一读取命令r1_cmd或第二读取命令r2_cmd提供给非易失性存储设备100。将参照图18a和图18b详细描述标志信息。
42.rom 230可以以固件的形式存储存储器控制器200操作所必需的各种信息。例如，用于执行与闪存转换层或主机的接口的代码数据等可以被存储在rom 230中。
43.主机接口240可以提供主机和存储器控制器200之间的接口。存储器控制器200可以通过主机接口240与外部设备(例如，主机或应用处理器)通信。例如，主机接口240可以包括各种接口中的至少一种，诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、pci-express(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机小型接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线和通用闪存(ufs)。
44.ecc电路250可以检测从非易失性存储设备100读取的数据的错误，并且可以校正检测的错误。通过使用ecc电路250检测的读取数据的错误比特数，存储器控制器200可以输出与包括读取数据的存储块或存储块的一部分相关联的读取失败信号.
45.存储器控制器200可以通过闪存接口260与非易失性存储设备100通信。例如，闪存接口260可以包括nand接口。
46.图2是示出图1的非易失性存储设备的框图。参照图1和图2，非易失性存储设备100可以包括存储单元阵列110、行译码器120、页缓冲电路130、输入/输出(i/o)电路140、控制
逻辑电路150和电压生成器160。
47.存储单元阵列110可以包括分别布置在多条字线wl和多条位线bl的交叉处的多个存储单元。多个存储单元可以构成多个存储块blk1、blk2和blkz。多个存储单元可以分别与多条字线wl连接，并且存储单元阵列110可以通过多条字线wl与行译码器120连接。每个存储单元可以是用于存储一位数据的单级单元(slc)或存储至少两位数据的多级单元(mlc)。在本说明书中，以下为了描述方便，假设每个存储单元是用于存储3位数据的三级单元(tlc)，但本公开不限于此。
48.行译码器120可以通过多条串选择线ssl、多条字线wl和多条地选择线gsl与存储单元阵列110连接。行译码器120可以在控制逻辑电路150的控制下操作。行译码器120可以在控制逻辑电路150的控制下对地址addr进行译码。在图2中示出控制逻辑电路150接收地址addr的示例，但本发明不限于此。例如，行译码器120可以从存储器控制器200接收地址addr。
49.行译码器120可以基于译码结果控制多条串选择线ssl、多条字线wl和多条地选择线gsl。例如，行译码器120可以基于控制逻辑电路150的控制信号来选择多条字线wl中的一条或多条字线。在下面的说明书中，由行译码器120选择的一条或多条字线可以被称为“选择字线”。
50.页缓冲电路130可以通过多条位线bl与存储单元阵列110连接。页缓冲电路130可以通过控制位线bl将数据存储在存储单元阵列110中。页缓冲电路130可以通过读出位线bl的电压来读取存储在存储单元阵列110中的数据。
51.页缓冲电路130可以包括分别与位线bl连接的多个页缓冲器pb0、pb1、...、pbn-1。例如，页缓冲器pb0可以与位线bl0连接，并且可以包括多个锁存器，这些锁存器在不同条件下锁存读出节点的电压电平并存储锁存的电压电平。这将参照图3详细描述。
52.页缓冲电路130可以将读取的数据输出到输入/输出电路140。例如，页缓冲电路130可以以页为单位从输入/输出电路140接收数据或者可以以页为单位从存储单元阵列110读取数据。
53.页缓冲电路130可以临时存储从存储单元阵列110读取的数据或要存储在存储单元阵列110中的数据。例如，当对与选择字线连接的存储单元执行与擦除操作或编程操作相关联的验证读取操作时，页缓冲电路130可以读出位线bl的电压，并可以存储读出结果。
54.输入/输出电路140可以通过多条数据线dl与页缓冲电路130连接。输入/输出电路140可以通过输出通道将由页缓冲电路130读取的数据输出到存储器控制器200，并且可以通过输入通道将从存储器控制器200接收的数据提供给页缓冲电路130。
55.控制逻辑电路150可以从存储器控制器200接收各种类型的命令cmd(例如，设置特征命令s_cmd、编程命令p_cmd、第一读取命令r1_cmd和第二读取命令r2_cmd)、控制信号ctrl和地址addr。控制逻辑电路150可以响应于从存储器控制器200接收的信号控制行译码器120、页缓冲电路130、输入/输出电路140和电压生成器160中的至少一个。
56.控制逻辑电路150可以响应于编程命令p_cmd来控制存储单元阵列110的初始编程操作或正常编程操作。控制逻辑电路150可以控制行译码器120使得字线被选择。
57.控制逻辑电路150可以控制电压生成器160，使得设置电压被施加到选择字线(或多个)。控制逻辑电路150可以响应于读取命令(例如，第一读取命令r1_cmd或第二读取命令
r2_cmd)控制对存储单元阵列110的第一读取操作或第二读取操作。
58.根据实施例，控制逻辑电路150可以包括计数电路。计数电路可以根据存储在页缓冲电路130中的读出结果对属于特定阈值电压范围的存储单元进行计数。
59.电压生成器160可以生成用于对存储单元阵列110执行擦除操作、编程操作(例如，初始编程操作或正常编程操作)和读取操作(例如，第一读取操作或第二读取操作)的电压。例如，电压生成器160可以生成电源电压、擦除电压、编程电压、读取电压、通过电压、擦除验证电压、编程验证电压等。此外，电压生成器160可以生成串选择线电压和地选择线电压。
60.电压生成器160生成的设置电压可以基于控制逻辑电路150的控制信号通过行译码器120被施加到选择字线。电压生成器160可以取决于擦除操作或编程操作不同地生成设置电压。电压生成器160可以按照擦除操作和编程操作的顺序不同地生成设置电压。
61.图3是示出包括在图2的存储单元阵列中的存储块的电路图。为了绘图的简洁和描述的方便，以一个存储块blk1为例进行说明，但本发明不限于此。例如，剩余存储块可以在结构上类似于图3的存储块blk1。
62.参照图2和图3，第一存储块blk1可以包括多个单元串cs11、cs12、cs21和cs22。多个单元串cs11、cs12、cs21和cs22可以被排列在行方向和列方向上。为了描述的简洁，在图3中示出四个单元串cs11、cs12、cs21和cs22，但本发明不限于此。例如，单元串的数量可以在行方向或列方向上增加或减少。
63.位于多个单元串cs11、cs12、cs21和cs22之中的相同列处的单元串可以与同一位线连接。例如，单元串cs11和cs21可以与第一位线bl1连接，并且单元串cs12和cs22可以与第二位线bl2连接。多个单元串cs11、cs12、cs21和cs22中的每一个可以包括多个单元晶体管。多个单元晶体管中的每一个都可以用电荷陷阱闪存(ctf)存储单元来实现。多个单元晶体管可以在高度方向上堆叠，高度方向是垂直于由行方向和列方向形成的平面(例如，半导体基底)的方向。
64.多个单元晶体管可以在对应位线(例如，bl1或bl2)和公共源极线csl之间串联连接。例如，多个单元晶体管可以包括串选择晶体管ssta和sstb、哑存储单元dmc1和dmc2、存储单元mc1、mc2、mc3、mc4、mc5、mc6、mc7和mc 8以及地选择晶体管gsta和gstb。串联连接的串选择晶体管ssta和sstb可以被提供在串联连接的存储单元mc1至mc8与对应位线(例如，bl1和bl2)之间。串联连接的地选择晶体管gsta和gstb可以被提供在串联连接的存储单元mc1至mc8与公共源极线csl之间。根据实施例，第二哑存储单元dmc2可以被提供在串联连接的串选择晶体管ssta和sstb与串联连接的存储单元mc1到mc8之间，并且第一哑存储单元dmc1可以被提供在串联连接的存储单元mc1至mc8与串联连接的地选择晶体管gsta和gstb之间。
65.多个单元串cs11、cs12、cs21和cs22的存储单元mc1至mc8中位于相同高度的存储单元可以共享同一字线。例如，多个单元串cs11、cs12、cs21和cs22的第一存储单元mc1可以被放置在距半导体基底相同的高度处并且可以共享第一字线wl1。多个单元串cs11、cs12、cs21和cs22的第二存储单元mc2可以被放置在距半导体基底相同的高度处并且可以共享第二字线wl2。同样，多个单元串cs11、cs12、cs21和cs22中的第三存储单元mc3可以被放置在距基底相同的高度处并且可以共享第三字线wl3，并且多个单元串cs11、cs12、cs21和cs22中的第四存储单元mc4可以被放置在距基底(未示出)相同的高度处并且可以共享第四字线
wl4。多个单元串cs11、cs12、cs21和cs22的剩余存储单元mc5、mc6、mc7和mc8可以分别共享第五字线wl5、第六字线wl6、第七字线wl7和第八字线wl8。
66.多个单元串cs11、cs12、cs21和cs22的哑存储单元dmc1和dmc2中的位于相同高度的哑存储单元可以共享相同的哑字线。例如，多个单元串cs11、cs12、cs21和cs22的第一哑存储单元dmc1可以共享第一哑字线dwl1，并且多个单元串cs11、cs12、cs21和cs22的第二哑存储单元dmc2可以共享第二哑字线dwl2。
67.在多个单元串cs11、cs12、cs21和cs22中，在多个单元串cs11、cs12、cs21和cs22的串选择晶体管ssta或sstb中被放置在相同高度和相同行的串选择晶体管可以与相同串选择线连接。例如，单元串cs11和cs12的串选择晶体管sstb可以与串选择线ssl1b连接，并且单元串cs11和cs12的串选择晶体管ssta可以与串选择线ssl1a连接。单元串cs21和cs22的串选择晶体管sstb可以与串选择线ssl2b连接，并且单元串cs21和cs22的串选择晶体管ssta可以与串选择线ssl2a连接。
68.在多个单元串cs11、cs12、cs21和cs22中，地选择晶体管gst1b和gst1a中位于相同高度和相同行的地选择晶体管可以共享相同的串选择线。例如，单元串cs11和cs12的地选择晶体管gstb可以与地选择线gsl1b连接，并且单元串cs11和cs12的地选择晶体管gsta可以与地选择线gsl1a连接。单元串cs21和cs22的地选择晶体管gstb可以与地选择线gsl2b连接，单元串cs21和cs22的地选择晶体管gsta可以与地选择线gsl2a连接。
69.图3中示出的第一存储块blk1是一个示例。单元串的数量可以增加或减少，单元串的行数和单元串的列数可以根据单元串的数量而增加或减少。此外，在第一存储块blk1中，单元晶体管的数量可以增加或减少，并且第一存储块blk1的高度可以根据单元晶体管的数量而增加或减少。此外，与单元晶体管连接的线的数量可以根据单元晶体管的数量增加或减少。
70.图4是在图2的存储单元阵列中包括的存储单元的分布图。在图4中，横轴表示阈值电压vth，并且纵轴表示存储单元的数量。参照图2和图4，在一个存储单元存储3位数据的tlc存储设备的情况下，一个存储单元可以具有八个阈值电压之一。然而，由于多个存储单元的电特性差异，用相同数据编程的多个存储单元的阈值电压可以形成给定范围的阈值电压分布。
71.在tlc的情况下，形成分别对应于一个擦除状态“e”和7个编程状态p1、p2、p3、p4、p5、p6和p7的阈值电压分布。根据实施例，上述分布可以是紧接在1步初始编程操作完成之后的分布。在这种情况下，可以理想地形成阈值电压分布。换言之，分别对应于状态“e”和p1至p7的阈值电压分布可以不相互重叠。因此，读取电压vrd1、vrd2、vrd3、vrd4、vrd5、vrd6和vrd7可以用于区分阈值电压分布。
72.由于高温导致的退化，存储在存储单元中的电子可能会被放电。在这种情况下，阈值电压分布可能会向左或向右移动。例如，在smt处理的情况下，存储单元可能会经历大约260度的高温环境。在这种情况下，对应于擦除状态e'和7个编程状态p1'、p2'、p3'、p4'、p5'、p6'和p7'的阈值电压分布可能彼此重叠。例如，编程状态p1'和p2'可能彼此重叠，并且编程状态p2'和p3'可能彼此重叠。
73.在将读取电压施加到选择字线的情况下，阈值电压分布彼此重叠，并且由于错误比特的数量超过给定水平，所以可能出现不可校正的纠错码(uecc)。例如，当施加第一读取
电压vrd1时存储单元被确定为开启单元可能意味着存储单元处于擦除状态e'，并且当施加第一读取电压vrd1时存储单元被确定为关断单元可能意味着存储单元处于第一编程状态p1'。换言之，在阈值电压分布彼此重叠的情况下，即使特定存储单元处于擦除状态e'，特定存储单元也可能被确定为关断单元。此外，即使该单元处于第一编程状态p1'，特定存储单元也可以被确定为开启单元。在这种情况下，在非易失性存储设备中出现错误比特的比率可能会增加。
74.图5是表示smt处理的示例的示图。参照图5，smt处理可以包括装载步骤m1、印刷步骤m2、放置步骤m3、焊接步骤m4和卸载步骤m5。
75.根据smt处理，1)将焊膏印刷在印刷电路板(pcb)上，2)各种类型的表面贴装设备(smd)通过使用被称为贴片机的拾取和放置机器安装在印刷电路板上，和3)印刷电路板通过回流炉，焊膏在回流炉中熔化并在印刷电路板及其组件之间形成接头。smt处理可以是指生产由多台机器组合完成的印刷电路板(pcb)的技术。根据工作环境，可以提供包括多台机器的至少一条smt处理线。
76.装载步骤m1可以包括将pcb装载到smt机器区域上。例如，装载机是用于自动供给pcb的机器，并且可以通过使用称为库的介质来供给基板。
77.印刷步骤m2可以包括在要安装多个器件的pcb的图案区域上印刷焊料。例如，印刷检查机可以在通过装载机提供的pcb上的组件安装位置印刷焊料。
78.放置步骤m3可以包括将多个器件安装在焊料上。例如，芯片安装机可以将各种类型的组件和芯片放置并固定在印刷焊料的pcb焊盘上。根据实施例，可以提供多个芯片安装器。
79.焊接步骤m4可以包括回流焊料。例如，回流炉可以加热和熔化安装在pcb上的元件下方的焊膏，然后可以通过硬化工艺将元件固定在pcb上。根据实施例，回流炉可以将焊料在260度的高温下加热30秒。
80.卸载步骤m5可以包括将其上耦合有多个器件的pcb卸载到smt机器区域的外部。例如，卸载机可以将其上耦合有多个器件的pcb传送到smt处理线的外部。根据实施例，卸载器可以包括检查系统，该检查系统将硬化pcb的图像与存储的参考图像进行比较，并确定成品pcb是否有缺陷。
81.根据实施例，非易失性存储设备100可以通过smt处理被安装在pcb上。在这种情况下，非易失性存储设备100可能暴露于高温环境并且可能经历高温劣化。换言之，当非易失性存储设备100通过smt处理线时，非易失性存储设备100最终可能具有对应于图4的擦除状态e'和七个编程状态p1'至p7'的阈值电压分布图。换言之，错误比特的出现概率可能会增加。
82.根据本公开的实施例的非易失性存储设备100可以在smt处理之前和之后执行不同的编程操作，以最小化错误比特并提高数据的可靠性。
83.图6a至图6c是说明根据本公开的非易失性存储设备的操作方法的流程图。参照图1、图2和图6a，可以在存储器控制器200的控制下执行非易失性存储设备100的操作方法s100。存储器控制器200可以控制非易失性存储设备100，使得在smt处理之前和之后执行不同的编程操作，并且非易失性存储设备100可以通过执行形成不同阈值电压分布的初始编程操作和正常编程操作来最小化来自高温工艺的错误比特。
84.在操作s110，非易失性存储设备100可以确定是否进入smt模式。smt模式可以是在非易失性存储设备100经历smt处理之前的编程模式。根据实施例，非易失性存储设备100经历smt处理之后的编程模式可以是正常模式。
85.根据实施例，非易失性存储设备100可以通过设置特征命令s_cmd进入smt模式。存储器控制器200可以对非易失性存储设备100配置用于设置smt模式的设置特征。非易失性存储设备100可以接收编程命令并且可以检查配置的模式。例如，非易失性存储设备100可以确定配置的设置特征是对应于smt模式还是正常模式。当配置的设置特征对应于smt模式时，可以执行操作s120，并且当配置的设置特征对应于正常模式时，可以执行操作s142。
86.在操作s120中，非易失性存储设备100可以执行初始编程操作。初始编程操作可以包括多步初始编程操作。在本说明书中，为了便于描述，下面将描述初始编程操作，该初始编程操作包括作为初始编程操作的第一步的1步初始编程操作和作为初始编程操作的第二步的2步初始编程操作，但本发明不限于此。根据实施例，初始编程操作还可以包括作为初始编程操作的第三步的3步初始编程操作。
87.非易失性存储设备100可以执行初始编程操作，使得多个存储单元基于第一验证电压集合形成第一阈值电压分布。根据实施例，第一验证电压集合可以包括第一初始验证电压和第二初始验证电压。在这种情况下，第一初始验证电压可以被用于1步初始编程操作，并且第二初始验证电压可以被用于2步初始编程操作。
88.第二初始验证电压的幅度可以大于第一初始验证电压的幅度。例如，特定的第二初始验证电压的幅度可以大于其对应的第一初始验证电压的幅度。因此，执行2步初始编程操作之后的阈值电压分布可以比执行1步初始编程操作之后的阈值电压分布更窄。在此，执行2步初始编程操作之后的阈值电压分布可以对应于第一阈值电压分布。
89.在完成初始编程操作之后，在操作s130中，非易失性存储设备100可以经历smt处理。在smt处理中，如上所述，非易失性存储设备100可以在高温下安装在印刷电路板上。在这种情况下，第一阈值电压分布可能由于smt处理而改变。
90.在操作s140中，经历smt处理的非易失性存储设备100可以执行迁移操作。迁移操作可以意味着由于smt处理而改变的第一阈值电压分布迁移到第二阈值电压分布的操作。换言之，通过迁移操作，非易失性存储设备100可以改变编程状态以适合用户环境。迁移操作可以包括第一读取操作和正常编程操作。
91.在操作s141中，非易失性存储设备100可以执行第一读取操作。通过第一读取操作，非易失性存储设备100可以读取存储在多个存储单元中的数据，多个存储单元形成第一阈值电压分布，其通过第一读取操作改变。可以基于第一读取电平集合来执行第一读取操作。将参照图11详细描述第一读取操作。
92.在操作s142中，非易失性存储设备100可以执行正常编程操作。非易失性存储设备100可以执行正常编程操作，使得多个存储单元基于第二验证电压集合形成第二阈值电压分布。第二验证电压集合可以包括用于正常编程操作的验证电压。第二验证电压集合可以包括预先存储的值并且可以根据用户环境而改变。
93.作为操作s120中的初始编程操作和操作s142中的正常编程操作为目标的多个存储单元可以存储相同数量的比特。例如，初始编程操作和正常编程操作都可以在三级单元上执行。在这种情况下，与slc方式相比，可以在使用大量数据的状态下在放置步骤m3之前
测试非易失性存储设备100的性能。因此，可以提高测试效率，并且可以提高产量。
94.在操作s150中，非易失性存储设备100可以执行第二读取操作。通过第二读取操作，非易失性存储设备100可以读取存储在形成第二阈值电压分布的多个存储单元中的数据。第二读取操作可以基于第二读取电平集合来执行。根据实施例，包括在第二读取电平集合中的读取电压的幅度可以大于包括在第一读取电平集合中的读取电压的幅度。然而，因为第二读取电平集合可以根据用户环境而改变，所以包括在第一读取电平集合中的读取电压的幅度和包括在第二读取电平集合中的读取电压的幅度不限于此。
95.根据实施例，非易失性存储设备100可以接收编程命令或读取命令，并且可以根据模式执行不同的操作。图6b是用于描述根据模式的编程操作s200的流程图，并且图6c是用于描述根据模式的读取操作s300的流程图。
96.参照图6a和图6b，在操作s201中，非易失性存储设备100可以从外部设备接收编程命令。根据实施例，外部设备可以是图1的存储器控制器200。在操作s202中，非易失性存储设备100可以检查操作模式是否是smt模式。操作模式可以包括smt模式和正常模式。根据实施例，操作s201和操作s202可以被集成到图6a的操作s110。例如，非易失性存储设备100可以接收编程命令并且可以基于配置的设置特征检查smt模式或正常模式。
97.当确定操作模式是smt模式时，在操作s203中，非易失性存储设备100可以执行初始编程操作。操作s203中的初始编程操作与图6a的操作s120中的类似，因此将省略额外的描述以避免冗余。换言之，非易失性存储设备100可以执行多步编程操作，使得多个存储单元形成第一阈值电压分布。
98.当确定操作模式不是smt模式时，在操作s204，换言之，当确定操作模式是正常模式时，非易失性存储设备100可以执行正常编程操作。操作s204中的正常编程操作与图6a的操作s142中的类似，因此将省略额外的描述以避免冗余。换言之，非易失性存储设备100可以执行单步编程操作，使得多个存储单元形成第二阈值电压分布。在此，第一阈值电压分布可以被形成为宽度比第二阈值电压分布更窄。
99.参照图6a和图6c，在操作s301中，非易失性存储设备100可以从外部设备接收读取命令。根据实施例，外部设备可以是图1的存储器控制器200。读取命令可以包括彼此不同的第一读取命令和第二读取命令，但本发明不限于此。例如，第一读取命令和第二读取命令可以相同，并且可以根据操作模式执行不同的读取操作。
100.在操作s302中，非易失性存储设备100可以检查操作模式是否是smt模式。图6c的操作s302类似于图6b的操作s202，因此，将省略额外的描述以避免冗余。例如，非易失性存储设备100可以接收读取命令并且可以基于配置的设置特征检查smt模式或正常模式。
101.当确定操作模式是smt模式时，在操作s303中，非易失性存储设备100可以执行第一读取操作。操作s303中的第一读取操作与图6a的操作s141中的类似，因此将省略额外的描述以避免冗余。换言之，非易失性存储设备100可以基于第一读取电平集合读取以smt模式编程的存储单元的第一阈值电压分布。
102.当确定操作模式不是smt模式时，在操作s304，换言之，当确定操作模式是正常模式时，非易失性存储设备100可以执行第二读取操作。操作s304中的第二读取操作与图6a的操作s150中的类似，因此将省略额外的描述以避免冗余。换言之，非易失性存储设备100可以基于第二读取电平集合读取以正常模式编程的存储单元的第二阈值电压分布。
103.图7至图9b是用于描述图6a的初始编程操作的示图。图7是详细示出图6的操作s120的流程图，图8a和图8b示出1步初始编程操作的示例，并且图9a和图9b示出2步初始编程操作的示例。
104.参照图1、图2、图6a和图7，初始编程操作可以包括1步初始编程操作、2步初始编程操作和哑关断操作。初始编程操作可以通过多个步骤执行，1步初始编程操作可以对应于第一步，并且2步初始编程操作可以对应于第二步。
105.在操作s121中，非易失性存储设备100可以执行1步初始编程操作。1步初始编程操作可以以一次性编程方式或包括至少两个编程操作的多步编程方式来执行。为方便起见，以下描述将在假设以一次性编程方式执行1步初始编程操作的情况下给出，但本公开不限于此。
106.参照图8a和图8b，通过1步初始编程操作，非易失性存储设备100可以具有对应于擦除状态“e”和编程状态p1至p7的阈值电压分布。在1步初始编程操作之前，所有存储单元可以具有对应于擦除状态“e”的阈值电压。这被显示在图8a的顶部图表中。之后，非易失性存储设备100可以响应于来自存储器控制器200的编程命令p_cmd来执行1步初始编程操作。
107.根据实施例，在1步初始编程操作期间，多位数据，例如，3位数据可以在重复编程循环的同时被编程在所选择的存储单元中。可以以增量步进脉冲编程(ispp)方式执行1步初始编程操作，其中编程电压在编程循环的迭代中增加与给定增量一样多。
108.当执行1步初始编程操作时，第一编程电压vpgm11、vpgm12和vpgm1n以及分别对应于编程状态p1至p7的第一初始验证电压vvfy11、vvfy12、vvfy13、vvfy14、vvfy15、vvfy16和vvfy17中的一个可以被用于每个编程循环。当编程循环的数量增加时，第一编程电压vpgm11、vpgm12和vpgm1n可以增加第一增量δvpgm1。
109.返回图7，在操作s122中，非易失性存储设备100可以执行2步初始编程操作。2步初始编程操作可以在1步初始编程操作完成之后执行。如同在1步初始编程操作中一样，在2步初始编程操作期间，多位数据，例如，3比特数据可以在重复编程循环的同时在选择的存储单元中被编程。可以根据ispp方式执行2步初始编程操作。
110.参照图9a和图9b，通过2步初始编程操作，非易失性存储设备100可以具有对应于擦除状态“e”和编程状态p1'至p7'的阈值电压分布。这由图9a中的下部曲线图示出。编程状态p1'至p7'可以形成为比编程状态p1至p7更密集。例如，编程状态p1'的宽度可以比编程状态p1窄，编程状态p2'的宽度可以比编程状态p2窄，等等。换言之，通过2步初始编程操作形成的阈值电压分布可以比通过1步初始编程操作形成的阈值电压分布更密集。
111.在执行2步初始编程操作时，第一编程电压vpgm21、vpgm22和vpgm2n以及分别对应于编程状态p1'至p7'的第二初始验证电压vvfy21、vvfy22、vvfy23、vvfy24、vvfy25、vvfy26和vvfy27中的可以被用于每个编程循环。当编程循环的数量增加时，第二编程电压vpgm21、vpgm22和vpgm2n可以增加第二增量δvpgm2。
112.根据实施例，1步初始编程操作中的编程电压增量可以不同于2步初始编程操作中的编程电压增量。例如，1步初始编程操作中的第一增量δvpgm1可以大于2步初始编程操作中的增量δvpgm2。因此，1步初始编程操作可以比2步初始编程操作更快地对数据编程。
113.1步初始编程操作中的初始验证电压的幅度可以不同于2步初始编程操作中的初始验证电压的幅度。例如，第二初始验证电压vvfy21至vvfy27的幅度可以大于第一初始验
证电压vvfy11至vvfy17的幅度。因此，通过2步初始编程操作形成的阈值电压分布可以比通过1步初始编程操作形成的阈值电压分布更密集。
114.换言之，非易失性存储设备100可以通过初始编程操作锐利地形成阈值电压分布。因此，当非易失性存储设备100执行初始编程操作并且然后通过smt处理线时，各个编程状态的阈值电压分布之间的间隔可以被形成为比非易失性存储设备100执行传统程序操作时更宽，然后通过smt处理线。换言之，非易失性存储设备100可以通过初始编程操作来确保最大读取窗口，从而可以提高读取性能。
115.返回图7，在操作s123中，非易失性存储设备100可以执行哑关断操作。可以对每个存储块执行哑关断操作。例如，非易失性存储设备100可以确定在所选择的存储块中是否存在擦除状态的字线。当擦除状态的字线存在于所选择的存储块中时，非易失性存储设备100可以对对应字线的存储单元中的哑数据或垃圾数据进行编程。当擦除状态的字线不存在于所选择的存储块中时，非易失性存储设备100可以完成哑关断操作。
116.非易失性存储设备100可以通过哑关断操作来增加数据的可靠性。在擦除状态下仅留下字线的状态下非易失性存储设备100暴露于高温环境中的情况下，在与仅留下得字线相邻的字线的存储单元处可能发生急剧的电荷损失。换言之，可能由于高温劣化而出现错误比特。因此，非易失性存储设备100可以执行哑关断操作，使得擦除状态的字线不存在。
117.根据实施例，可以省略操作s123中的哑关断操作。
118.非易失性存储设备100可以将初始编程操作分为1步初始编程操作和2步初始编程操作，并且可以重复执行1步初始编程操作和2步初始编程操作。因此，通过2步初始编程操作形成的阈值电压分布可以在形状上比通过1步初始编程操作形成的阈值电压分布更尖锐(例如，更窄)。根据实施例，非易失性存储设备100可以在初始编程操作中包括哑关断操作，从而提高数据的可靠性。因此，非易失性存储设备100可以通过初始编程操作增加相邻编程状态之间的读取裕量，从而增加数据的可靠性。
119.图10是用于描述图6a的初始编程操作的顺序的示图。参照图2、图3、图6a、图7和图10，非易失性存储设备100可以对第一字线wl1至第八字线wl8执行初始编程操作。例如，非易失性存储设备100可以通过第一至第十六步顺序地对第一字线wl1至第八字线wl8执行初始编程操作。
120.在第一步，非易失性存储设备100可以接收要存储在第八字线wl8的存储单元中的数据，并且可以基于接收的数据对第八字线wl8执行1步初始编程操作。根据实施例，非易失性存储设备100可以包括第一至第四串选择线ssl0、ssl1、ssl2和ssl3；因此，在第一步，可以对第一至第四串选择线ssl0、ssl1、ssl2和ssl3顺序地执行1步初始编程操作。这在图10中被标记为1-1、1-2、1-3和1-4。
121.在完成对第八字线wl8的1步初始编程操作之后，在第二步，非易失性存储设备100可以接收要存储在第七字线wl7的存储单元的数据并且可以基于接收的数据对第七字线wl7执行1步初始编程操作。根据实施例，在第二步，可以对第一至第四串选择线ssl0、ssl1、ssl2和ssl3顺序地执行1步初始编程操作。这在图10中被标记为2-1、2-2、2-3和2-4。
122.在完成对第七字线wl7的1步初始编程操作之后，在第三步，非易失性存储设备100可以对第八字线wl8执行2步初始编程操作。根据实施例，在第三步，可以对第一至第四串选择线ssl0、ssl1、ssl2和ssl3顺序地执行2步初始编程操作。这在图10中被标记为3-1、3-2、
3-3和3-4。
123.在完成对第八字线wl8的1步初始编程操作之后，在第四步，非易失性存储设备100可以接收要存储在第六字线wl6的存储单元中的数据并且可以基于接收的数据对第六字线wl6执行1步初始编程操作。根据实施例，在第四步，可以对第一至第四串选择线ssl0、ssl1、ssl2和ssl3顺序地执行1步初始编程操作。这在图10中被标记为4-1、4-2、4-3和4-4。
124.在完成第六字线wl6的1步初始编程操作之后，在第五步，非易失性存储设备100可以对第七字线wl7执行2步初始编程操作。根据实施例，在第五步，可以对第一至第四串选择线ssl0、ssl1、ssl2和ssl3顺序地执行2步初始编程操作。这在图10中被标记为5-1、5-2、5-3和5-4。其余步骤，换言之，第六至第十六步与上述类似，因此，为了避免冗余，将省略额外的描述。
125.图11是用于描述图6a的第一读取操作的流程图。参照图1、图2、图6a和图11，非易失性存储设备100可以通过迁移将在经历smt处理之后改变的第一阈值电压分布改变为第二阈值电压分布。为了实现这一点，迁移操作可以包括用于读取由此改变的第一阈值电压分布的第一读取操作。
126.在操作s141-1中，非易失性存储设备100可以接收第一读取命令r1_cmd。例如，控制逻辑电路150可以从存储器控制器200接收第一读取命令r1_cmd。
127.在操作s141-2中，非易失性存储设备100可以配置第一读取电平集合。换言之，非易失性存储设备100可以设置第一读取电平集合。第一读取电平集合可以包括第一读取电压集合和第一读取时间集合中的至少一个。例如，控制逻辑电路150可以响应于第一读取命令r1_cmd来控制电压生成器160以配置第一读取电压集合。电压生成器160可以在控制逻辑电路150的控制下输出与第一读取电压集合相对应的读取电压。
128.根据实施例，控制逻辑电路150可以响应于第一读取命令r1_cmd来控制页缓冲电路130以配置第一读取时间集合。页缓冲电路130可以在控制逻辑电路150的控制下调整对应于第一读取时间设置的读取时间或开发时间。
129.在操作s141-3中，非易失性存储设备100可以基于第一读取电平集合执行第一读取操作。例如，页缓冲电路130可以包括多个锁存器，并且多个锁存器可以通过读出读出节点的电压电平来读取存储在存储单元阵列110中的数据。这将参照图13至图15详细描述。
130.在操作s141-4中，非易失性存储设备100可以接收指示是否发生uecc错误的信号。例如，非易失性存储设备100可以将读取数据提供给存储器控制器200的ecc电路250。ecc电路250可以确定在读取数据中是否发生uecc错误，并且可以向非易失性存储设备100提供与确定结果相关联的信号。
131.根据实施例，存储器控制器200可以包括用于执行谷搜索操作的多条信息或程序代码。存储器控制器200可以基于检测的谷值来检测和校正读取数据的错误。当读取数据的错误被校正时，在操作s141-5中，非易失性存储设备100可以输出校正的数据。当读取数据的错误未被校正时(例如，当读取数据中包括uecc错误时)，在操作s141-6中，非易失性存储设备100可以输出读取失败信号。根据实施例，存储器控制器200可以向主机发送读取失败信号。
132.图12至图14是用于描述执行图11的第一读取操作的页缓冲器的示图。图12是用于描述图2的页缓冲器pb0的结构的框图，并且图13和图14是用于描述图12的页缓冲器pb0的
操作方法的定时图。
133.参照图2和图12，页缓冲电路130可以包括多个页缓冲器pb0、pb1、...、pbn-1。多个页缓冲器pb0、pb1、...、pbn-1可以通过位线bl与存储单元阵列110连接。在存储单元阵列110的初始编程操作或编程操作中，多个页缓冲器pb0、pb1、...、pbn-1可以通过位线bl读出存储在所选择的存储单元中的数据。
134.多个页缓冲器pb0、pb1、
……
、pbn-1可以分别与位线bl连接。例如，页缓冲器pb0可以与位线bl0连接。页缓冲器pb0可以包括与位线bl0连接的读出节点so和与读出节点so连接的多个锁存器131、132、133和134。多个锁存器131、132、133和134可以包括第一锁存器131、第二锁存器132和第三锁存器133以及c锁存器134。图13中示出页缓冲器pb0包括四个锁存器131、132、133和134的示例，但本公开不限于此。
135.第一锁存器131、第二锁存器132和第三锁存器133可以存储被存储在单元串cs0中的数据状态。换言之，关于取决于字线电压、所选择的存储单元被开启还是关断的信息可以被存储在第一锁存器131、第二锁存器132和第三锁存器133中。页缓冲器pb0可在不同条件下锁存读出节点so的电压电平，并可以将锁存结果存储在第一锁存器131、第二锁存器132和第三锁存器133中
136.第一锁存器131、第二锁存器132和第三锁存器133可以分别在不同时间点锁存读出节点so的电压电平，并且可以存储指示所选择的存储单元是开启还是关断的信息。例如，第一锁存器131可以基于第一锁存信号ls1锁存读出节点so的电压电平，并且可以存储指示包括在单元串cs0中的存储单元是开启还是关断的信息。
137.例如，第二锁存器132可以基于第二锁存信号ls2锁存读出节点so的电压电平，并且可以存储指示包括在单元串cs0中的存储单元是开启还是关断的信息。例如，第三锁存器133可以基于第三锁存信号ls3锁存读出节点so的电压电平，并且可以存储指示包括在单元串cs0中的存储单元是开启还是关断的信息。
138.第一至第三锁存信号ls1、ls2和ls3可以在不同时间点分别提供给第一至第三锁存器131、132和133。例如，可以在第一时间点将第一锁存信号ls1提供给第一锁存器131，使得第一锁存器131在第一时间点锁存读出节点so的电压电平。第二锁存信号ls2可以在第二时间点提供给第二锁存器132，使得第二锁存器132在第二时间点锁存读出节点so的电压电平。第三锁存信号ls3可以在第三时间点提供给第三锁存器133，使得第三锁存器133在第三时间点锁存读出节点so的电压电平。第一到第三时间点可以彼此不同。例如，第一时间点可以出现在第二时间点之前，并且第二时间点可以出现在第三时间点之前。
139.第一至第三锁存器131、132和133分别在不同时间点锁存读出节点so的电压电平可以意味着，利用在不同时间点施加到与存储单元连接的同一字线的不同电压电平的字线电压来确定存储单元是开启还是关断。
140.在传递到输入/输出电路140之前，控制逻辑电路50将存储在第一至第三锁存器131、132和133中的数据临时存储在c锁存器134中。换言之，存储在第一至第三锁存器131、132和133中的数据可以被移动到c锁存器134。c锁存器134可以响应于转储信号dump锁存和存储存储在第一到第三锁存器131、132和133中的数据。
141.参照图12和图13，可以从第一时间点t1到第二时间点t2执行预充电操作。在预充电操作期间，位线bl0和与位线bl0连接的读出节点so可以被充电到特定电压电平。例如，读
出节点so可以被充电到电源电压。
142.在第二时间点t2，可以执行开发操作。在第二时间点t2，从电源到读出节点so的电流供应可以被阻断，并且读出节点so的电压电平可以取决于存储单元是开启还是关断而改变。例如，当所选择的存储单元是开启单元时，流到位线bl0的电流量可能相对较大，因此，读出节点so的电压电平可以相对快速地降低。当所选择的存储单元是关断单元时，流到位线bl0的电流量可以相对较小，因此，读出节点so的电压电平可以相对均匀。
143.执行开发操作的时间段可以根据第一至第三锁存器131、132和133而不同。例如，参考时间点可以是第四时间点t4，比参考时间点早给定时间的时间点可以是第三时间点t3，并且比参考时间点晚给定时间的时间点可以为第五时间点t5。
144.例如，可以从第二时间点t2到第三时间点t3执行与第一锁存器131相关联的开发操作，并且可以在第三时间点t3将第一锁存信号ls1提供给第一锁存器131。可以从第二时间点t2到第四时间点t4执行与第二锁存器132相关联的开发操作，并且可以在第四时间点t4将第二锁存信号ls2提供给第二锁存器132。可以从第二时间点t2到第五时间点t5执行与第三锁存器133相关联的开发操作，并且可以在第五时间点t5将第三锁存信号ls3提供给第三锁存器133。
145.在开发操作完成之后，可以执行锁存操作。第一至第三锁存器131、132和133可以分别在不同时间点锁存读出节点so的电压电平，并且可以存储指示所选择的存储单元是开启还是关断的信息。
146.在执行读出节点so的开发操作的时间(以下称为“开发时间”)增加的情况下，作为关断单元的存储单元可以被确定为开启单元。相反，在读出节点so的开发时间减少的情况下，作为开启单元的存储单元可以被确定为关断单元。
147.换言之，在阈值电压与提供给字线的读取电压的电平相似的存储单元的情况下，读出节点so的开发时间的增加可以通过降低读取电压来提供读出效果。相反，在阈值电压与提供给字线的读取电压的电平相似的存储单元的情况下，读出节点so的开发时间的减少可以通过增加读取电压来提供读出效果。
148.参照图14，示出不受读出节点so的开发时间影响的强关断单元(c0(关断单元))的电压曲线c0和不受读出节点so的开发时间影响的强开启单元(c1(开启单元))的电压曲线c1。在图14中，“vso”表示读出节点so的电压电平，并且“vbl”表示位线的电压电平。
149.此外，示出受读出节点so的开发时间影响的电压曲线c2、c3和c4。电压曲线c2、c3和c4位于强关断单元的电压曲线c0和强开启单元的电压曲线c1之间。电压曲线c2示出在对阈值电压小于读取电压的存储单元执行的开发操作中读出节点so的电压变化。电压曲线c3示出在对阈值电压与读取电压相似的存储单元执行的开发操作中读出节点so的电压变化。电压曲线c4示出在对阈值电压大于读取电压的存储单元执行的开发操作中读出节点so的电压变化。
150.例如，当锁存定时相对于第四时间点t4提前时，对应于电压曲线c2的存储单元可以被确定为开启单元。在这种情况下，可以锁存对应于关断单元的逻辑值。这提供了与使用增加的读取电压执行读出操作相同的效果。相反，当锁存定时相对于第四时间点t4延迟时，对应于电压曲线c4的存储单元可以被确定为关断单元。在这种情况下，可以锁存对应于开启单元的逻辑值。这提供了与使用降低的读取电压执行读出操作相同的效果。
151.如上所述，根据本公开的实施例的非易失性存储设备100可以获得与存储在存储单元中的数据在开发操作期间通过调整锁存定时改变读取电压的同时被读出相同的效果。锁存定时的调整可以通过调整将第一至第三锁存信号ls1至ls3提供给第一至第三锁存器131至133的定时来完成。
152.图15和图16是用于描述图6a的第二读取操作的示图。参照图1、图2、图6a和图15，非易失性存储设备100可以执行正常编程操作，并且然后可以对第二读取操作进行编程。非易失性存储设备100可以通过正常编程操作形成第二阈值电压分布，并且可以通过第二读取操作读取存储在形成第二阈值电压分布的多个存储单元中的数据。
153.在操作s150-1中，非易失性存储设备100可以接收第二读取命令r2_cmd。例如，控制逻辑电路150可以从存储器控制器200接收第二读取命令r2_cmd。
154.在操作s150-2中，非易失性存储设备100可以配置第二读取电平集合。第二读取电平集合可以包括第二读取电压集合和第二读取时间集合中的至少一个。例如，控制逻辑电路150可以响应于第二读取命令r2_cmd来控制电压生成器160配置第二读取电压集合。电压生成器160可以在控制逻辑电路150的控制下输出与第二读取电压集合相对应的读取电压。
155.在操作s150-3中，非易失性存储设备100可以基于第二读取电平集合执行第二读取操作。例如，页缓冲电路130可以包括多个锁存器，并且多个锁存器可以通过读出读出节点的电压电平来读取存储在存储单元阵列110中的数据。页缓冲电路130的锁存器可以对应于图12中所示的那些。
156.换言之，第二读取操作类似于第一读取操作，不同之处在于第二读取操作是基于第二读取电平集合来执行的。第二读取电平集合可以不同于第一读取电平集合。例如，第一读取电平集合可以是第一读取电压集合，并且第二读取电平集合可以是第二读取电压集合。根据实施例，第二读取电压集合的读取电压的幅度可以大于第一读取电压集合的读取电压。
157.参照图16，第一读取电压集合vrd11、vrd12、vrd13、vrd14、vrd15、vrd17和vrd17可以不同于第二读取电压集合vrd21、vrd22、vrd23、vrd24、vrd25、vrd26和vrd27。第一读取电压集合vrd11至vrd17可以包括用于读取对应于第一分布图1601的存储单元的读取电压，并且第二读取电压集合vrd21到vrd27可以包括用于读取对应于第二分布图1602的存储单元的读取电压。
158.根据实施例，第一分布图1601可以是在smt处理之后改变的第一阈值电压分布。第二分布图1602可以是正常编程操作之后的第二阈值电压分布。这样，电压生成器160可以在第一读取操作中输出与第一读取电压集合vrd11至vrd17相对应的读取电压，并且可以在第二读取操作中输出与第二读取电压集合vrd21到vrd27相对应的读取电压。
159.返回图15，操作s150-4、操作s150-5和操作s150-6类似于图11的操作s141-4、操作s141-5和操作s141-6，因此，将省略额外的描述以避免冗余。在操作s150-4中，非易失性存储设备100可以接收指示uecc错误是否发生的信号。
160.根据实施例，存储器控制器200可以包括用于执行谷搜索操作的多条信息或程序代码。存储器控制器200可以基于检测的谷值来检测和校正读取数据的错误。当读取数据的错误被校正时，在操作s150-5中，非易失性存储设备100可以输出校正的数据。当读取数据的错误未被校正时(例如，当读取数据中包括uecc错误时)，在操作s150-6中，非易失性存储
设备100可以输出读取失败信号。
161.图17是示出根据本公开构思的实施例的非易失性存储设备的操作方法的流程图。参照图1、图2、图6a和图17，非易失性存储设备100的操作方法s400还可以包括标志标记操作，并且因此，可以有效地管理非易失性存储设备100。操作s410、操作s420、操作s430、操作s440和操作s450类似图6a的于操作s110、操作s120、操作s130、操作s140和操作s150，因此将省略额外的描述以避免冗余。
162.在操作s410，非易失性存储设备100可以确定是否进入smt模式。非易失性存储设备100可以在smt模式下进入操作s420，并且可以在正常模式下进入操作s442。
163.在操作s420中，非易失性存储设备100可以执行初始编程操作。初始编程操作包括作为初始编程操作的第一步的1步初始编程操作和作为初始编程操作的第二步的2步初始编程操作。非易失性存储设备100可以通过初始编程操作形成第一阈值电压分布。
164.在操作s425中，非易失性存储设备100可以执行第一标志标记操作。可以对每个存储块执行第一标志标记操作，但本公开不限于此。根据实施例，可以对每个非易失性存储器或对每个字线执行第一标志标记操作。非易失性存储设备100可以在完成初始编程操作的存储块上标记给定值的标志。例如，非易失性存储设备100可以在完成初始编程操作的存储块上标记“1”标志。
165.在完成初始编程操作之后，在操作s430中，非易失性存储设备100可以经历smt处理。第一阈值电压分布可能由于smt处理而改变。换言之，非易失性存储设备100可能会因smt处理而遭受高温劣化。
166.在操作s440中，经历smt处理的非易失性存储设备100可以执行迁移操作。迁移操作可以包括操作s441、操作s442和操作s443。在操作s441中，非易失性存储设备100可以基于第一读取电平集合执行第一读取操作。在操作s442中，非易失性存储设备100可以基于第二验证电压集合执行正常编程操作。
167.在操作s443中，非易失性存储设备100可以执行第二标志标记操作。非易失性存储设备100可以在完成正常编程操作的存储块上标记给定值的标志。例如，非易失性存储设备100可以在完成正常编程操作的存储块上标记“0”标志。
168.在操作s445中，非易失性存储设备100可以确定标记的标志是否对应于给定值。例如，当给定值为“1”且标记的标志为“1”时，可以执行操作s441。当给定值为“1”并且标记的标志不是“1”时，可以执行操作s450。
169.非易失性存储设备100可以包括多个存储块，并且多个存储块可以包括第一存储块和第二存储块。第一存储块可以包括形成在smt处理中经历高温劣化的第一阈值电压分布的至少一个存储单元。第二存储块可以仅包括形成在迁移操作完成之后没有经历高温劣化的第二阈值电压分布的存储单元。
170.当非易失性存储设备100经历smt处理并执行迁移操作时，第一存储块和第二存储块可以一起存在。非易失性存储设备100可以通过对第一存储块执行第一读取操作和对第二存储块执行第二读取操作来增加数据的可靠性。
171.在操作s450中，非易失性存储设备100可以响应于第二读取电平集合来执行第二读取操作。根据实施例，包括在第二电平电压集合中的读取电压的幅度可以大于包括在第一读取电平集合中的读取电压的幅度。
172.因为用于最小化错误比特的第一读取操作的读取电压与用于最小化错误比特的第二读取操作的读取电压不同，所以对于每个读取操作所需的读取电压的设置，需要有效的管理操作。非易失性存储设备100可以通过基于标志不同地控制读取时间或读取电压幅度来有效地管理读取操作。
173.图18a和图18b示出根据图17的操作s445标记的标志的示例。图18a表示1比特标志表，并且图18b示出2比特标志表。标志信息可以以表格的形式被存储在存储器控制器200中。
174.参考图17和图18a，标志可以由一比特组成。标志的初始状态可以是“0”。非易失性存储设备100可以在smt模式下响应于编程命令p_cmd来执行初始编程操作。非易失性存储设备100通过第一验证电压集合检查编程通过/失败并且可以在存储单元形成第一阈值电压分布时完成初始编程操作。
175.当对目标存储块的初始编程操作完成时，非易失性存储设备100可以将对应的信息作为标志信息存储在存储器控制器200中。例如，存储器控制器200可以响应于指示初始编程操作(例如，pre-pgm)完成的信号用“1”标记标志。在这种情况下，根据图17的操作s445，给定值可以是“1”。之后，非易失性存储设备100的阈值电压分布可能由于smt处理中的高温而劣化，并且标志可能保持在“1”。
176.非易失性存储设备100可以在正常模式下执行迁移操作。迁移操作可以包括第一读取操作和正常编程操作，并且非易失性存储设备100可以基于第一读取电平集合对标志为“1”的存储块执行第一读取操作。换言之，非易失性存储设备100可以从存储器控制器200接收关于目标存储块的标志的信息，并且当目标存储块的标志是“1”时，非易失性存储设备100可以执行第一次读取操作。
177.非易失性存储设备100可以在正常模式下响应于编程命令p_cmd执行正常编程操作。非易失性存储设备100通过第二验证电压集合检查编程通过/失败，并且当存储单元形成第二阈值电压分布时可以完成正常编程操作。
178.当对目标存储块的正常编程操作完成时，非易失性存储设备100可以将对应的信息作为标志信息存储在存储器控制器200中。例如，存储器控制器200可以响应于指示正常编程操作完成的信号用“0”标记标志。
179.非易失性存储设备100可以基于第二读取电平集合对标志为“0”的存储块执行第二读取操作。换言之，非易失性存储设备100可以从存储器控制器200接收关于目标存储块的标志的信息，并且当目标存储块的标志是“0”时，非易失性存储设备100可以执行第二次读取操作。
180.根据实施例，表可以由多个比特组成。例如，该表可以由两比特组成。参照图18b，初始状态的标志可以是“00”。标志的第一比特可以与初始编程操作有关，并且标志的第二比特可以与正常编程操作有关。
181.在初始编程操作之后，第一比特可以用“1”标记。即使在smt处理和迁移操作之后，第一比特也可以保持“1”。在迁移操作之后，第二比特可以被标记为“1”。在这种情况下，根据图17的操作s445，给定值可以是“10”。
182.换言之，非易失性存储设备100可以基于第一读取电平集合对标志为“10”的存储块执行第一读取操作。非易失性存储设备100可以基于第二读取电平集合对标志为“11”的
存储块执行第二读取操作。
183.根据实施例，标志信息可以在存储器控制器200的sram 220中存储和管理，但是本公开不限于此。例如，标志信息可以被存储在多个非易失性存储器中的任意非易失性存储器中。非易失性存储设备100可以通过作为标志管理关于初始编程操作是否完成以及正常编程操作是否完成的信息来有效地管理第一读操作和第二读操作的读取电平集合。
184.图19是示出应用根据本公开实施例的非易失性存储设备的固态驱动系统(ssd)的框图。
185.参照图19，ssd系统1000可以包括主机1100和存储设备1200。例如，ssd系统1000可以是被配置为处理各种信息的计算系统，诸如个人计算机(pc)、笔记本电脑、膝上型计算机、服务器、工作站、平板电脑、智能手机、数码相机和黑匣子。
186.主机1100可以控制ssd系统1000的整体操作。例如，主机1100可以将数据存储在存储设备1200中或者可以读取存储在存储设备1200中的数据。存储设备1200可以通过信号连接器1201与主机交换信号sig 1100并且可以通过电源连接器1202被提供电源pwr。存储设备1200可以包括ssd控制器1210、多个非易失性存储器1221至122n、辅助电源1230和缓冲存储器1240。
187.ssd控制器1210可以响应于从主机1100接收的信号sig来控制多个非易失性存储器1221到122n。多个非易失性存储器1221到122n可以在ssd控制器1210的控制下操作。
188.根据实施例，ssd控制器1210可以包括可靠性管理器，用于保证存储在多个非易失性存储器1221至122n中的数据的可靠性。例如，存储在多个非易失性存储器1221至122n中的数据可能包括由于各种因素引起的错误。可以通过单独的纠错装置(例如，ecc引擎)来检测或校正错误。在这种情况下，当错误超过单独纠错装置可校正的纠错级别时，可能无法保证存储在多个非易失性存储器1221至122n中的数据的可靠性。换言之，存储在多个非易失性存储器1221至122n中的数据可能会丢失。
189.多个非易失性存储器1221至122n中的每一个可以包括参照图1至图18b描述的非易失性存储设备。多个非易失性存储器1221至122n中的每一个可以通过基于参照图1至图18b描述的方法在smt处理之前和之后执行不同的编程操作和不同的读取操作来保证数据的可靠性。
190.图20是示出根据本公开实施例的存储设备2400的示图。
191.参照图20，存储设备2400可以具有芯片到芯片(c2c)结构。c2c结构可以是指通过在第一晶片上制造包括单元区域cell的上芯片，在与第一晶片分离的第二晶片上制造包括外围电路区域peri的下芯片，然后将上芯片和下芯片相互接合而形成的结构。在此，接合处理可以包括将形成在上芯片的最上金属层上的接合金属和形成在下芯片的最上金属层上的接合金属电连接的方法。例如，当接合金属可以包括铜(cu)时，可以采用cu-to-cu接合处理。然而，示例实施例可以不限于此。例如，接合金属也可以由铝(al)或钨(w)形成。
192.存储设备2400的外围电路区peri和单元区cell中的每一个可以包括外部焊盘接合区pa、字线接合区wlba和位线接合区blba。
193.外围电路区域peri可以包括第一基板2210、层间绝缘层2215、形成在第一基板221上的多个电路元件2220a、2220b和2220c、分别连接到多个电路单元2220a和2220b、2220c的第一金属层2230a、2230b和2230c以及形成在第一金属层2230a、2230b和2230c上的第二金
属层2240a、2240b和2240c。在示例实施例中，第一金属层2230a、2230b和2230c可以由具有相对高电阻率的钨形成，并且第二金属层2240a、2240b和2240c可以由具有相对低电阻率的铜形成。
194.在图20所示的示例实施例中，虽然仅示出和描述了第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c，但是示例实施例不限于此，并且至少一个或多个附加金属层可以进一步形成在第二金属层2240a、2240b和2240c上。形成在第二金属层2240a、2240b和2240c上的一个或多个附加金属层的至少一部分可以由电阻率低于形成第二金属层2240a、2240b和2240c的铜的电阻率的铝等形成。
195.层间绝缘层2215可以设置在第一基板2210上并且覆盖多个电路元件2220a、2220b和2220c、第一金属层2230a、2230b和2230c以及第二金属层2240a、2240b和2240c。层间绝缘层2215可以包括诸如氧化硅、氮化硅等的绝缘材料。
196.下接合金属2271b和2272b可以形成在字线接合区域wlba中的第二金属层2240b上。在字线接合区wlba中，外围电路区peri中的下接合金属2271b和2272b可以电接合到单元区cell的上接合金属2371b和2372b。下接合金属2271b和2272b以及上接合金属2371b和2372b可以由铝、铜、钨等形成。
197.此外，单元区域cell中的上接合金属2371b和2372b可以被称为第一金属焊盘，外围电路区peri中的下键合金属2271b和2272b可以称为第二金属焊盘。
198.单元区cell可以包括至少一个存储块。单元区cell可以包括第二基板2310、层间绝缘膜2315和公共源极线2320。在第二基板2310上，多条字线2331、2332、2333、2334、2335、2336、2337和2338(例如，2330)可以在垂直于第二基板2310的上表面的方向(z轴方向)上堆叠。至少一条串选择线和至少一条地选择线可以分别布置在多条字线2330上和下方，并且多条字线上2330可以布置在至少一条字符串选择线和至少一条地选择线之间。
199.字线2330沿x方向的宽度可以不同。随着外围电路区peri中的第一基板2210到多条字线2330中的对应一条的距离增加，多条字线2330中对应一条的宽度减小。同样地，随着从单元区cell的第二基板2310到多条字线2330中的对应一条的距离增加，多条字线2330中对应一条的宽度增加。
200.在位线接合区blba中，沟道结构ch可以在垂直于第二基板2310的上表面的方向(z轴方向)上延伸，并穿过多条字线2330、至少一条串选择线以及至少一条地选择线。沟道结构ch可以包括数据存储层、沟道层、掩埋绝缘层等，并且沟道层可以电连接到第一金属层2350c和第二金属层2360c。例如，第一金属层2350c可以是位线触点，第二金属层2360c可以是位线。在示例实施例中，第二金属层(例如，位线)2360c可以在平行于第二基板2310的上表面的第一方向(y轴方向)上延伸。
201.层间绝缘层2315设置在第二基板2310上以覆盖公共源极线2320、多条字线2330、多个单元接触插塞2340、第一金属层2350a、2350b和2350c以及第二金属层2360a、2360b和2360c，并且可以包括绝缘材料，诸如氧化硅或氮化硅。
202.在图20所示的示例实施例中，设置沟道结构ch、第二金属层(例如，位线)2360c等的区域可以是位线接合区域blba。在位线接合区blba中，第二金属层(例如，位线)2360c可以电连接到在外围电路区peri中提供页缓冲器2393的电路元件2220c。第二金属层(例如，位线)2360c可以连接到单元区域cell中的上接合金属2371c和2372c，并且上接合金属
2371c和2372c可以连接到下接合金属2271c和2272c，下接合金属2271c和2272c连接到页缓冲器2393的电路元件2220c。
203.在字线接合区域wlba中，多条字线2330可以在第二方向(x轴方向)上延伸，平行于第二基板2310的上表面并且垂直于第一方向，并且可以连接到多个单元接触插塞2341、2342、2343、2344、2345、2346和2347(例如，2340)。多条字线2330和多条单元接触插塞2340可以在由沿第二方向以不同长度延伸的多条字线2330的至少一部分提供的焊盘中彼此连接。第一金属层2350b和第二金属层2360b可以依次连接到多个单元接触插塞2340的上部，多个单元接触插塞2340连接到多条字线2330。多个单元接触插塞2340可以通过单元区cell的上接合金属2371b和2372b以及字线接合区wlba中的外围电路区peri的下接合金属2271b和2272b连接到外围电路区peri。
204.多个单元接触插塞2340可以电连接到在外围电路区peri中形成行译码器2394的电路元件2220b。在示例实施例中，行译码器2394的电路元件2220b的操作电压可以不同于形成页缓冲器2393的电路元件2220c的操作电压。例如，形成页缓冲器2393的电路元件2220c的操作电压可以大于形成行译码器2394的电路元件2220b的操作电压。
205.公共源极线接触插塞2380可以被布置在外部焊盘接合区域pa中。公共源极线接触插塞2380可以由诸如金属、金属化合物、多晶硅等的导电材料形成，并且可以电连接到公共源极线2320。第一金属层2350a和第二金属层2360a可以依次堆叠在公共源极线接触插塞2380的上部。例如，其中设置公共源极线接触插塞2380、第一金属层2350a和第二金属层2360a的区域可以是外部焊盘接合区域pa。
206.输入-输出焊盘2205和2305可以设置在外部焊盘接合区域pa中。参照图20，覆盖第一基板2210的下表面的下绝缘膜2201可以形成在第一基板2210下方，并且第一输入-输出焊盘2205可以形成在下绝缘膜2201上。第一输入-输出焊盘2205可以通过第一输入-输出接触插塞2203连接到设置在外围电路区peri中的多个电路元件2220a、2220b和2220c中的至少一个，并且可以通过下绝缘膜2201与第一基板2210隔开。另外，可以在第一输入-输出接触插塞2203和第一基板2210之间设置侧绝缘膜，以将第一输入-输出接触插塞2203和第一基板2210电隔离。
207.参照图20，覆盖第二基板2310的上表面的上绝缘膜2301可以形成在第二基板2310上，并且第二输入-输出焊盘2305可以设置在上绝缘层2301上。第二输入-输出焊盘2305可以通过第二输入-输出接触插塞2303连接到设置在外围电路区域peri中的多个电路元件2220a、2220b和2220c中的至少一个。在示例实施例中，第二输入-输出焊盘2305是电连接到电路元件2220a。
208.根据实施例，第二基板2310和公共源极线2320可以不被设置在设置有第二输入-输出接触插塞2303的区域中。此外，第二输入-输出焊盘2305可以在第三方向(z轴方向)上与字线2330不重叠。参照图20，第二输入-输出接触插塞2303可以在平行于第二基板2310的上表面的方向上与第二基板2310隔开，并且可以穿过单元区cell的层间绝缘层2315连接到第二输入-输出焊盘2305。
209.根据实施例，可以选择性地形成第一输入-输出焊盘2205和第二输入-输出焊盘2305。例如，存储设备2400可以仅包括设置在第一基板2210上的第一输入-输出焊盘2205或设置在第二基板2310上的第二输入-输出焊盘2305。可选地，存储设备2400可以包括第一输
入-输出焊盘22 05和第二输入-输出焊盘2305。
210.在图20所示的结构的最上层金属层上提供的金属图案可以作为哑图案提供，或者可以在分别包括在单元区域cell和外围电路区域peri中的外部焊盘接合区域pa和位线接合区域blba中的每一个中不存在最上层金属图案。
211.在外部焊盘接合区pa中，存储设备2400可以包括下金属图案2273a，对应于形成在单元区cell的最上金属层中的上金属图案2372a，并且在外围电路区域peri的最上层金属层中，具有与单元区cell的上金属图案2372a相同的横截面形状使得彼此连接。在外围电路区peri中，形成在外围电路区peri的最上金属层中的下金属图案2273a可以不连接到触点。类似地，在外部焊盘接合区pa中，上金属图案2372a对应于形成在外围电路区peri的最上金属层中的下金属图案2273a，并且具有与外围电路区peri的下金属图案2273a相同的形状，可以形成在单元区cell的最上金属层中。
212.下接合金属2271b和2272b可以形成在字线接合区域wlba中的第二金属层2240b上。在字线接合区wlba中，外围电路区peri的下接合金属2271b和2272b可以通过cu-to-cu接合电连接到单元区cell的上接合金属2371b和2372b。
213.此外，在位线接合区域blba中，上金属图案2392对应于形成在外围电路区peri的最上金属层中的下金属图案2252，并且具有与外围电路区peri的下金属图案2252相同的截面形状，可以形成在单元区cell的最上层金属层中。在单元区cell的最上金属层中形成的上金属图案2392上可以不形成接触。
214.在示例实施例中，对应于形成在单元区cell和外围电路区peri之一中的最上金属层中的金属图案，具有与金属图案相同的横截面形状的加强金属图案可以形成为在单元区cell和外围电路区peri中的另一个中的最上金属层。可以不在加强金属图案上形成接触。
215.根据实施例，参照图1至图18b描述的存储单元阵列或存储块可以被包括在图20的存储单元区域cell中。参照图1至图18b描述的外围电路(例如，行译码器、页缓冲电路、输入/输出电路和控制逻辑电路)可以被包括外围电路区peri中。
216.根据本公开实施例的非易失性存储设备可以通过在smt处理之前重复执行初始编程操作来保证给定值或更大的阈值电压裕度。这样，可以通过提高读取性能来防止根据smt处理的存储单元的高温劣化，并且可以将smt处理应用于三级单元。
217.虽然已经参考本公开的实施例描述了本公开，但是对于本领域的普通技术人员来说显而易见的是，在不脱离所附权利要求阐述的本公开的精神和范围的情况下，可以对其进行各种改变和修改。

技术特征：
1.一种非易失性存储设备的操作方法，所述方法包括：从外部设备接收编程命令；响应于编程命令确定操作模式；当操作模式为表面贴装技术(smt)模式时，执行初始编程操作，其中多个存储单元通过多个步骤被编程以形成第一阈值电压分布；以及当操作模式为正常模式时，执行正常编程操作，其中多个存储单元通过单个步骤被编程以形成第二阈值电压分布，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。2.根据权利要求1所述的方法，其中，用于初始编程操作和正常编程操作的目标的多个存储单元存储相同数量的比特。3.根据权利要求1所述的方法，其中，执行初始编程操作包括：执行1步初始编程操作，其中，基于第一初始编程电压和第一初始验证电压对从多个存储单元中选择的存储单元进行编程；以及执行2步初始编程操作，其中，基于第二初始编程电压和第二初始验证电压对所选择的存储单元进行编程以形成第一阈值电压分布。4.根据权利要求3所述的方法，其中，执行初始编程操作还包括：确定在所选择的存储块中是否存在擦除状态的字线；当擦除状态的字线存在于所选择的存储块中时，在与擦除状态的字线相关联的存储单元中编程哑数据；以及当擦除状态的字线不存在于所选择的存储块中时，完成初始编程操作。5.根据权利要求3所述的方法，其中，1步初始编程操作和2步初始编程操作以增量步进编程(ispp)技术执行。6.根据权利要求5所述的方法，其中，在1步初始编程操作中施加到所选择的字线的第一初始编程电压的增量大于在2步初始编程操作中施加到所选择的字线的第二初始编程电压的增量。7.根据权利要求5所述的方法，其中，第二初始验证电压中的每一个的幅度大于第一初始验证电压中其对应的一个的幅度。8.一种非易失性存储设备的操作方法，所述方法包括：从外部设备接收读取命令；响应于读取命令确定操作模式；当操作模式为表面贴装技术(smt)模式时，基于第一读取电平集合执行第一读取操作；以及当操作模式为正常模式时，基于第二读取电平集合执行第二读取操作，其中，第一读取电平集合用于读取以smt模式编程的存储单元的第一阈值电压分布，其中，第二读取电平集合用于读取以正常模式编程的存储单元的第二阈值电压分布，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。9.根据权利要求8所述的方法，其中，第一读取电平集合包括第一读取电压，其中，第二读取电平集合包括第二读取电压，以及其中，第一读取电压中的每一个的幅度与第二读取电压中其对应的一个的幅度不同。
10.根据权利要求9所述的方法，其中，第二读取电压中的每一个的幅度大于第一读取电压中其对应的一个的幅度。11.根据权利要求8所述的方法，其中，第一读取电平集合包括第一读取时间，其中，第二读取电平集合包括第二读取时间，以及其中，第一读取时间的每一个与第二读取时间中其对应的一个不同。12.根据权利要求11所述的方法，其中，第一读取时间中的每一个大于第二读取时间中其对应的一个。13.一种非易失性存储设备的操作方法，所述方法包括：在表面贴装技术(smt)模式下，执行初始编程操作，其中，基于编程命令多个存储单元通过多个步骤被编程以形成第一阈值电压分布；在smt模式下，执行第一读取操作，其中，在应用表面贴装技术之后在多个存储单元中编程的数据基于第一读取电平集合被读取；在正常模式下，执行正常编程操作，其中，第一读取操作被完全执行的多个存储单元基于编程命令被编程以形成第二阈值电压分布；以及在正常模式下，执行第二读取操作，其中，基于与第一读取电平集合不同的第二读取电平集合读取在多个存储单元中编程的数据，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。14.根据权利要求13所述的方法，其中，用于初始编程操作和正常编程操作的目标的多个存储单元存储相同数量的比特。15.根据权利要求13所述的方法，其中，执行初始编程操作还包括：执行1步初始编程操作，其中，基于第一初始编程电压和第一初始验证电压对从多个存储单元中选择的存储单元进行编程；以及执行2步初始编程操作，其中，基于第二初始编程电压和第二初始验证电压对所选择的存储单元进行编程以形成第一阈值电压分布。16.根据权利要求15所述的方法，其中，1步初始编程操作和2步初始编程操作以增量步进编程(ispp)技术执行。17.根据权利要求16所述的方法，其中，在1步初始编程操作中施加到所选择的字线的第一初始编程电压的增量大于在2步初始编程操作中施加到所选择的字线的第二初始编程电压的增量。18.根据权利要求16所述的方法，其中，第二初始验证电压中的每一个的幅度大于第一初始验证电压中其对应的一个的幅度。19.根据权利要求13所述的方法，其中，第一读取电平集合包括第一读取电压，其中，第二读取电平集合包括第二读取电压，以及其中，第二读取电压的每一个的幅度大于第一读取电压中其对应的一个的幅度。20.根据权利要求13所述的方法，其中，第一读取操作和第二读取操作基于标志来执行，所述方法还包括：当接收到读取命令时，确定标志；当标志位为预定值时，基于第一读取电平集合执行第一读取操作；以及
当标志位不为预设值时，基于第二读取电平集合执行第二读取操作。

技术总结
一种非易失性存储设备的操作方法，所述方法包括：从外部设备接收编程命令；响应于编程命令确定操作模式；当操作模式为表面贴装技术(SMT)模式时，执行初始编程操作，其中多个存储单元通过多个步骤被编程以形成第一阈值电压分布；以及当操作模式为正常模式时，执行正常编程操作，其中多个存储单元通过单个步骤被编程以形成第二阈值电压分布，其中，第一阈值电压分布的宽度比第二阈值电压分布的宽度更窄。压分布的宽度比第二阈值电压分布的宽度更窄。压分布的宽度比第二阈值电压分布的宽度更窄。


技术研发人员：孙周希 徐贤 张东哲 金完东
受保护的技术使用者：三星电子株式会社
技术研发日：2023.02.08
技术公布日：2023/8/14