具有金属界面层的碳化硅器件以及制造方法与流程

1.本公开的示例涉及具有对于掺杂区的金属界面层的碳化硅器件，特别是涉及具有欧姆金属/半导体界面的碳化硅器件。本公开还涉及具有欧姆金属/半导体界面的碳化硅器件的制造。


背景技术：

2.碳化硅(sic)上的低电阻和高可靠性欧姆接触对于sic功率器件(诸如sic mosfet(金属氧化物半导体场效应晶体管))而言是至关重要的。为了实现在sic本体中的掺杂区与形成在sic本体外部的导电结构之间的低电阻欧姆接触，退火的镍(ni)主要被使用在用于n型sic的欧姆接触金属化，并且铝(a1)主要被使用在用于p型sic的欧姆接触金属化。镍铝(nial)合金或化合物的使用有利于将一种单一的接触材料用于n型sic和p型sic这两者。
3.针对更高效的功率半导体器件的持续需求推动了向更小器件的趋势。存在对于节省芯片面积而没有对器件性能的不利影响的稳定需要。


技术实现要素：

4.本公开的实施例涉及一种制造半导体器件的方法。形成从第一表面延伸到碳化硅本体中的沟槽。在碳化硅本体中形成第一掺杂区和相反掺杂的第二掺杂区。在沟槽的下侧壁部分上形成下层结构。在沟槽的上侧壁部分上和/或在第一表面上形成上层堆叠。第一掺杂区和上层堆叠沿着上侧壁部分和/或在第一表面上直接接触。第二掺杂区和下层结构沿着下侧壁部分直接接触。
5.本公开的另一实施例涉及一种包括碳化硅本体的碳化硅器件。第一掺杂区和第二掺杂区被形成在碳化硅本体中，其中第一掺杂区是n掺杂的并且第二掺杂区是p掺杂的。与第一掺杂区直接接触的第一界面层包括包含第一过渡金属的第一金属硅化物/碳化物。第一缓冲层被直接形成在第一界面层上。与第二掺杂区直接接触的第二界面层包括包含第二耐熔金属的第二金属硅化物/碳化物。第二界面层是沿着至少沟槽的下侧壁部分形成的，沟槽从第一表面延伸到碳化硅本体中。
6.本领域技术人员在阅读以下详细描述并且查看随附附图时将认识到附加的特征和优点。
附图说明
7.随附附图被包括以提供对实施例的进一步理解并且被合并在本说明书中并且构成本说明书的一部分。附图图示碳化硅器件和制造半导体器件的方法的实施例，并且与描述一起用于解释实施例的原理。附图并非是按比例的并且仅用于说明的目的。如果没有另外声明，则在不同的附图中对应的要素由相同的参考标号指明。
8.图1a至图1d示出根据实施例的碳化硅本体的一部分的示意性竖向横截面视图，用于图示制造碳化硅器件的方法，碳化硅器件具有沿着上部沟槽侧壁部分与第一掺杂区接触
的金属上层堆叠以及具有沿着下部沟槽侧壁部分与第二掺杂区接触的金属下层结构。
9.图2a至图2e示出碳化硅本体的一部分的示意性竖向横截面视图，用于图示根据实施例的与临时覆盖一部分下层结构的蚀刻掩模相关的制造碳化硅器件的方法。
10.图3a至图3b示出碳化硅本体的一部分的示意性竖向横截面视图，用于图示根据实施例的与和碳化硅本体的水平第一表面的一部分接触的上层堆叠相关的制造碳化硅器件的方法。
11.图4a至图4q示出碳化硅本体的一部分的示意性竖向横截面视图，用于图示根据实施例的与具有沟槽栅极电极的mosfet相关的制造碳化硅器件的方法。
12.图5示出根据实施例的具有接触结构的碳化硅器件的一部分的示意性竖向横截面视图，接触结构包括具有沿着上侧壁部分形成的部分的第一界面层并且具有沿着下侧壁部分形成的第二界面层。
13.图6示出根据实施例的具有接触结构的碳化硅器件的一部分的示意性竖向横截面视图，接触结构具有形成在碳化硅本体的水平第一表面上的第一界面层。
14.图7示出具有接触结构的另一碳化硅器件的一部分的示意性竖向横截面视图，接触结构包括形成在碳化硅本体的水平第一表面上的第一界面层和第二界面层。
15.图8示出mosfet的一部分的示意性竖向横截面视图，mosfet具有沟槽栅极电极和单侧沟道并且具有包括形成在水平的第一表面上的第一界面层和第二界面层的接触结构。
16.图9示出根据实施例的与具有沟槽栅极电极和双侧沟道的mosfet相关的具有接触结构的碳化硅器件的一部分的示意性竖向横截面视图，接触结构包括形成在接触沟槽中的第一界面层和第二界面层。
具体实施方式
17.在以下详细描述中参照随附附图，附图形成在此的一部分并且在附图中通过图示方式示出其中可以实践碳化硅器件和制造半导体器件的方法的具体实施例。要理解，在不脱离本公开的范围的情况下，可以利用其它实施例并且可以作出结构或逻辑上的改变。例如，针对一个实施例图示或描述的特征可以使用在其它实施例上或与其它实施例结合使用，以产生又一进一步的实施例。本公开旨在包括这样的修改和变化。使用特定语言描述了示例，特定语言不应当被解释为限制所附权利要求范围。
18.术语“具有”、“包含”、“包括”、“包括有”等是开放的，并且术语指示所声明的结构、要素或特征的存在但是不排除附加的要素或特征的存在。数量词“一”、“一个”和指代词“该”旨在包括复数以及单数，除非上下文另外清楚地指示。
19.术语“电连接”描述了电连接的元件之间的永久性低电阻欧姆连接，例如相关元件之间的直接接触或经由金属和/或重掺杂的半导体材料的低电阻连接。
[0020]“欧姆接触”是具有线性或几乎线性的电流-电压特性的非整流电气结。
[0021]
各图通过挨着掺杂类型“n”或“p”指示
“‑”
或“+”来图示相对掺杂浓度。例如，“n
‑”
意味着比“n”掺杂区的掺杂浓度低的掺杂浓度，而“n+”掺杂区具有比“n”掺杂区高的掺杂浓度。相同相对掺杂浓度的掺杂区未必具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂浓度。
[0022]
针对物理尺寸给定的范围包括边界值。例如，针对参数y的从a到b的范围读作为a
≤y≤b。这同样适用于具有一个边界值(如“至多”和“至少”)的范围。
[0023]
术语“在
…
上”不应被解释为仅意味着“直接在
…
上”。相反，如果一个要素位于另一要素“上”(例如，一层在另一层“上”或在衬底“上”)，则进一步的组件(例如，进一步的层)可以位于两个要素之间(例如，如果一层在衬底“上”，则进一步的层可以位于该一层和所述衬底之间)。
[0024]
半导体部分中的两个邻接的掺杂区形成半导体结。具有相同导电类型并且具有不同的掺杂剂浓度的两个邻接的掺杂区形成单极半导体结，例如，沿着两个掺杂区之间的边界表面的n/n+或p/p+结。在单极结处，与单极结正交的掺杂剂浓度分布可以示出台阶或转折点，在其处掺杂剂浓度分布从凹改变为凸，或反之亦然。两个邻接的互补导电的掺杂区形成pn结。
[0025]
关于形成在半导体部分中的结构和掺杂区，如果第二区和在半导体部分的前侧处的第一主表面之间的最小距离大于第一区和第一主表面之间的最大距离，则第二区在第一区“下方”。第二区或结“直接在第一区下方”，其中第一区和第二区到第一主表面的竖向投影或第一区和结到第一主表面的竖向投影重叠。竖向投影是与第一主表面正交的投影。“水平平面”是平行于平坦的第一主表面或平行于第一主表面的共面表面区段的平面。
[0026]
过渡金属包括具有原子序数21-30、39-48和57-80的元素。术语后过渡金属广义上用于具有原子序数13、30-31、48-50和80-83的元素。术语耐熔金属广义上用于具有原子序数22-25、40-45和72-77的元素。
[0027]
根据本公开的制造半导体器件的方法可以包括形成从第一表面延伸到碳化硅本体中的沟槽。第一掺杂区和相反掺杂的第二掺杂区可以被形成在碳化硅本体中。下层结构可以被形成在沟槽的下侧壁部分上。上层堆叠可以被形成在沟槽的上侧壁部分上和/或在第一表面上。第一掺杂区和上层堆叠可以沿着上侧壁部分和/或在第一表面上直接接触。第二掺杂区和下层结构可以沿着下侧壁部分直接接触。
[0028]
碳化硅本体可以具有两个平行或近似平行的主表面，其可以具有近似相同的形状和大小。碳化硅本体可以具有沿着两个水平方向的表面延伸，并且可以具有沿着垂直于水平方向的竖向方向的厚度。在下面，水平方向也被称为横向方向，在前侧处的主表面被称为第一表面，并且在与前侧相对的一侧处的主表面被称为第二表面。侧向外表面连接第一表面的边缘和第二表面的边缘。碳化硅本体包括来自碳化硅晶体——特别是来自具有六边形多型，例如4h多型的碳化硅——的半导体部分。除了半导体部分之外，碳化硅本体还可以包括来自其它材料——如多晶硅、电介质、元素金属、金属化合物和/或金属合金——的结构。
[0029]
形成沟槽可以包括掩模反应离子束蚀刻。沟槽可以具有沿着竖向方向或倾斜于竖向方向行进的侧壁。特别是，沟槽可以随着距第一表面的距离的增加而逐渐变细。沟槽可以是条带形状的，具有极大地超过水平宽度延伸(沟槽宽度w1)的水平纵向延伸(沟槽长度11)。纵向沟槽侧壁中的一个或两个与碳化硅本体中的主晶面共面或近似共面。
[0030]
沟槽具有下侧壁部分，其可以包括在两个纵向沟槽侧壁上的下侧壁区段。下侧壁区段可以是关于沟槽的对称竖向中心平面对称地形成的。下层结构还可以与连接两个下侧壁区段的沟槽底部直接接触，或者可以与沟槽底部分离。特别是，下侧壁部分包括沟槽侧壁的从距第一表面的第一距离d1向下延伸到沟槽底部的部分。
[0031]
上侧壁部分包括沟槽侧壁的在第一表面和下侧壁部分之间的部分，并且从第一表
面向下延伸到第一距离d1。
[0032]
下层结构可以具有均匀或几乎均匀的厚度，并且可以是单个层。替换地，下层结构可以是包括彼此堆叠的两个或更多个子层的层堆叠，其中子层在至少一个主要组分上不同。下层结构的厚度th1小于沟槽宽度w1的一半。
[0033]
上层堆叠是均匀或几乎均匀的厚度的层堆叠，并且包括彼此堆叠的两个或更多个子层，其中子层在至少一个主要组分上不同。上层堆叠的厚度th2小于沟槽宽度w1的一半。
[0034]
下层结构和上层堆叠可以在子层中的至少一个的组成和/或结构配置上不同。
[0035]
第一掺杂区和第二掺杂区中的一个或两者可以是在形成沟槽之前、在形成沟槽之后并且在形成下层结构和上层堆叠之前、在形成下层结构之后并且在形成上层堆叠之前、或者在形成下层结构和上层堆叠之后形成的。
[0036]
下层结构可以被用于形成与p型区的第一低电阻欧姆接触。例如，热处理可以将下层结构的至少一部分和碳化硅本体的邻接的竖向层部分转变成第一金属硅化物/碳化物。
[0037]
上层堆叠可以被用于形成与n型区的第二低电阻欧姆接触。例如，热处理可以将上层堆叠的至少一部分和碳化硅本体的邻接的竖向层部分转变成第二金属硅化物/碳化物。
[0038]
可以在沟槽中形成接触结构，其中接触结构提供与p型区和n型区这两者的低电阻欧姆接触。这样的接触结构的接触区域的大小可以在一定程度上与沟槽宽度解耦。相对大的接触区域与用于n型区和p型区的适当的特定界面结构的组合可以减少电损耗并且贡献于改进碳化硅器件的效率。
[0039]
根据实施例，下层结构还可以被直接形成在沟槽的沟槽底部上。沟槽底部可以暴露出第二掺杂区的一部分。特别是，沟槽可以延伸到第二掺杂区中。
[0040]
下层结构和第二掺杂区之间的总接触面积可以是w1*11的至少两倍或至少五倍，其中w1是第一表面的平面中的沟槽宽度，并且l1是第一表面的平面中的沟槽长度。
[0041]
根据实施例，可以在形成下层结构之后形成上层堆叠。可以通过相对简单的竖向图案化处理来增加下层结构和第二掺杂区之间的接触面积。
[0042]
根据实施例，形成下层结构可以包括形成涂覆下侧壁部分和上侧壁部分的下部膜，形成覆盖下侧壁部分上的下部膜的第一区段并且暴露上侧壁部分上的下部膜的第二区段的蚀刻掩模，以及选择性地移除下部膜的第二区段。下部膜的剩余第一区段形成了下层结构。
[0043]
根据实施例，形成上层堆叠可以包括形成涂覆上侧壁部分和/或第一表面的直接挨着沟槽的套环部分的上部膜。
[0044]
上层堆叠可以在移除下部膜的第二区段之后直接形成，并且如果适用的话，在移除用于选择性地移除下部膜的第二区段的掩模之后形成。特别是，上层堆叠的区段可以直接形成在下层结构上。
[0045]
根据实施例，方法可以进一步包括在形成下层结构和上层堆叠之后在沟槽中形成填充部分。
[0046]
填充部分可以被形成在下层结构和上层堆叠上，或者在上层堆叠完全覆盖下层结构的情况下可以单独形成在上层堆叠上。下层结构和上层堆叠将填充部分和碳化硅本体分离。
[0047]
特别是，形成填充部分可以包括一个连续的沉积处理或两个分离的沉积处理。例
如，上层堆叠可以包括直接形成在下层结构上的区段。在一个连续的沉积处理中，填充部分被完全形成在上层堆叠上。替换地，可以在形成上层堆叠之前在下层结构上形成第一填充部分。上层堆叠被形成在上侧壁部分和/或第一表面上以及沟槽中的第一填充部分的暴露表面上。第二填充部分形成在上层堆叠上。
[0048]
根据实施例，形成下层结构可以包括原位形成第一子层以及在第一子层上形成第二子层。
[0049]
特别是，第一子层和第二子层的原位形成包括将碳化硅晶片装载到用于ald(原子层沉积)、溅射、cvd(化学气相沉积)或pvd(物理气相沉积)的沉积室中以及沉积第一子层。在沉积第一子层之后，碳化硅晶片保留在沉积室中，并且在沉积第一子层之后或在利用惰性气体吹扫沉积室之后直接形成第二子层。
[0050]
随后，碳化硅本体的热处理可以引起原子从第一子层扩散到第二子层中，反之亦然。替换地，可以沉积包含至少两种不同金属(例如过渡金属和后过渡金属)的原子的单个层。
[0051]
根据实施例，下层结构可以包含钛和钽中的至少一种，并且进一步包含铝。
[0052]
特别是，下层结构可以包含至少一种耐熔金属和进一步的金属，例如后过渡金属，如铝。
[0053]
例如，下层结构包括包含铝和至少一种耐熔金属这两者(例如钛铝合金)的单个层。除了包含铝和至少一种耐熔金属这两者的层之外，下层结构还可以包括一个或多个进一步的层。
[0054]
替换地，下层结构包括至少第一子层和形成在第一子层上的第二子层，第一子层包含至少一种耐熔金属(例如钛和/或钽)或者由至少一种耐熔金属构成，其中第二子层包含铝或者由铝构成。
[0055]
例如，第一子层包含钛和/或钽或由钛和/或钽构成，并且第二子层包含铝或由铝构成。第一子层的厚度可以在从5nm到20nm的范围内。第二子层的厚度可以在从15nm到200nm的范围内，例如在从15nm到100nm的范围内，其中第一子层的厚度和第二子层的厚度之间的比率可以在从大约1∶1到大约1∶3的范围内，例如大约1∶3。例如，第一子层可以是具有50nm厚度的钛层，并且第二子层可以是具有150nm厚度的铝层，或者第一子层可以是具有20nm厚度的钛层，并且第二子层可以是具有60nm厚度的铝层，或者第一子层可以是具有5nm厚度的钛层并且第二子层可以是具有15nm厚度的铝层。在一些示例中，第一子层的厚度和第二子层的厚度之间的比率可以在从大约1∶5至大约5∶1的范围内。
[0056]
根据实施例，形成上部膜可以包括原位形成第三子层和直接在第三子层上的第四子层。
[0057]
特别是，原位形成第三子层和第四子层包括将碳化硅晶片加载到用于ald、溅射、cvd或pvd的沉积室中以及沉积第三子层。在沉积第三子层之后，碳化硅晶片保留在沉积室中，并且在沉积第三子层之后或在利用惰性气体吹扫沉积室之后直接形成第四子层。
[0058]
第三子层可以由从钛和钽选择的至少一第一金属构成或包含从钛和钽选择的至少一第一金属。第四子层可以由第二金属或第一金属的氮化物构成或包含第二金属或第一金属的氮化物。
[0059]
特别是，第三子层可以由钛和/或钽构成。第四子层可以由另外的元素金属或金属
氮化物构成，其中第三子层和第四子层中的金属可以相同，例如氮化钛和/或氮化钽。第三子层的厚度可以在从15nm到200nm的范围内，例如从15nm到60nm。第四子层的厚度可以在从20nm到200nm的范围内，其中第三子层与第四子层的厚度之间的比率可以在从0到∞的范围内，例如为大约3∶4。
[0060]
根据实施例，下层结构和上层堆叠都不包含多于可忽略的量的镍ni。下层结构和上层堆叠中的每个可以仅包含作为不合期望的杂质的镍ni。
[0061]
由于镍是对于硅器件而言的关键杂质，因此用于碳化硅器件的无镍接触有利于在相同的制造设备上制备硅和碳化硅晶片，并且允许晶片线上的更大灵活性。此外，图案化含镍层典型地要求剥离处理。剥离处理比湿法蚀刻处理更难控制，并且不易于适合于竖向图案化。通过消除镍，上面描述的处理简化了制造处理，并且还使得能够竖向图案化接触界面层以及用于碳化硅器件的无镍接触结构。
[0062]
本公开的另一实施例涉及包括碳化硅本体的碳化硅器件。第一掺杂区和第二掺杂区可以被形成在碳化硅本体中，其中第一掺杂区是n掺杂的并且第二掺杂区是p掺杂的。与第一掺杂区直接接触的第一界面层包括包含第一过渡金属的第一金属硅化物/碳化物。第一缓冲层直接形成在第一界面层上。与第二掺杂区直接接触的第二界面层包括包含第二耐熔金属的第二金属硅化物/碳化物。第二界面层是沿着从第一表面延伸到碳化硅本体中的沟槽的至少下侧壁部分形成的。
[0063]
第一掺杂区可以包含磷和/或氮作为仅有的(多个)掺杂剂，或者可以包含进一步的施主和/或受主原子。第一掺杂区可以是n导电的(n型)。
[0064]
第二掺杂区可以包含铝和/或硼作为仅有的(多个)掺杂剂，或者可以包含进一步的受主和/或施主原子。第二掺杂区可以是p导电的(p型)。
[0065]
第一掺杂区可以被形成在第一表面和第二掺杂区之间。
[0066]
第一界面层可以是均匀或几乎均匀的厚度的结构。例如，第一界面层的厚度可以是大约20nm到200nm。
[0067]
第一金属硅化物/碳化物包含与me1和c的至少一个二元相组合的mel和si的至少一个二元相。替换地或此外，第一金属硅化物/碳化物包含mel、si和c的三元相。me1表示第一过渡金属。第一过渡金属可以是镍ni或第一耐熔金属，例如钛ti或钽ta。第一界面层和第一掺杂区形成低电阻的第一欧姆接触。
[0068]
第一缓冲层可以直接形成在第一界面层上，并且可以是均匀或近似均匀的厚度的衬垫。第一缓冲层的厚度可以是大约30nm到200nm。第一缓冲层可以包括金属氮化物，例如第一耐熔金属的氮化物，或者不同于第一耐熔金属的元素金属。
[0069]
第二界面层可以是均匀或近似均匀的厚度的结构。例如，第二界面层的厚度可以是大约20nm至50nm。
[0070]
第二金属硅化物/碳化物包含与me2和c的至少一个二元相组合的me2和si的至少一个二元相。替换地或此外，第二金属硅化物/碳化物包含me2、si和c的三元相。me2表示第二耐熔金属，例如钛ti或钽ta。第二耐熔金属和第一耐熔金属可以是相同的耐熔金属或者可以是不同的耐熔金属。此外，第二金属硅化物/碳化物可以包含如下的相，该相包含后过渡金属，例如铝al。第二界面层和第二掺杂区形成低电阻的第二欧姆接触。
[0071]
第二界面层是沿着从第一表面延伸到碳化硅本体中的沟槽的至少下侧壁部分形
成的。
[0072]
第二界面层可以包括在相对的沟槽侧壁上的侧壁区段，并且可以进一步包括沿着沟槽底部形成的底部区段，其中底部区段连接侧壁区段。
[0073]
第一界面层可以排它地与第一掺杂区直接接触。替换地，第一界面层还可以在一定程度上与第二掺杂区的重叠部分直接接触，和/或与一个或多个进一步的掺杂区直接接触。第二界面层可以排它地与第二掺杂区直接接触。替换地，第二界面层还可以在一定程度上与第一掺杂区的重叠部分直接接触，和/或与一个或多个进一步的掺杂区直接接触。
[0074]
由于形成在沟槽接触结构的侧壁上，第二界面层在一定程度上将用于p掺杂的第二区的接触区域与接触结构的横向延伸解耦，并且即使针对密集布局也有利于低电阻接触。
[0075]
根据实施例，第二缓冲层可以直接形成在第二界面层上。
[0076]
第二缓冲层可以是均匀或近似均匀的厚度的衬垫。第二缓冲层的厚度可以是大约20nm到200nm。
[0077]
第二缓冲层包含元素金属、金属化合物和/或金属合金。金属可以是后过渡金属。第二缓冲层和第一缓冲层可以在至少一个主要组分上不同。
[0078]
第二缓冲层可以包括直接形成在第二界面层的侧壁区段上的侧壁区段，并且可以进一步包括直接形成在第二界面层的底部区段上的底部区段。可以在第二缓冲层上形成均匀或几乎均匀的厚度的进一步的层。
[0079]
第二界面层和第二缓冲层可以是接触结构的下接触部分的一部分，其中接触结构的下接触部分被形成在与第一表面共面的平面下方。
[0080]
下接触部分可以进一步包括填充由下接触部分的竖向子层留下的空间的下填充部分。下填充部分可以包含元素金属(例如钨w)、金属合金和/或多晶硅。
[0081]
根据实施例，第一缓冲层可以包括金属氮化物。例如，第一缓冲层包含氮化钛和/或氮化钽。
[0082]
根据实施例，第一界面层可以包括沿着上侧壁部分形成的部分，其中上侧壁部分在碳化硅本体的第一表面和下侧壁部分之间。
[0083]
特别是，第一界面层和第一缓冲层可以是接触结构的上接触部分的部分，其中上接触部分被形成在与第一表面共面的平面和下接触部分之间。
[0084]
第一界面层可以包括在相对的沟槽侧壁上的侧壁区段，并且可以进一步包括形成在第一表面的套环部分上的顶部区段。
[0085]
第一缓冲层可以包括直接形成在第一界面层的侧壁区段上的侧壁区段，并且可以进一步包括直接形成在第一界面层的顶部区段上的顶部区段。
[0086]
上接触部分可以进一步包括填充由第一表面和下接触部分之间的接触结构的一部分中的竖向子层留下的空间的上填充部分。第二填充部分可以包含元素金属(例如钨w)、金属合金和/或多晶硅。
[0087]
根据实施例，第二缓冲层可以包含铝。特别是，第二缓冲层可以由铝或铝合金构成。
[0088]
图1a至图1d图示用于基于碳化硅本体100的碳化硅器件的接触结构的形成。
[0089]
碳化硅本体100具有在前侧处的第一表面101和与前侧相对的第二表面。第一表面
101是单晶sic衬底(例如sic晶片)的前侧表面的区段。第二表面是sic衬底的背侧表面的区段。sic衬底包括包含掺杂剂原子和进一步的杂质(如氢、氟和/或氧)的碳化硅晶体。碳化硅晶体的多型可以是15r或六方的，例如2h、6h或4h。
[0090]
第一表面101和第二表面可以彼此平行地延伸，其中第一表面101可以是平坦的或锯齿状的。在锯齿状第一表面101的情况下，在下面为了简单，通过锯齿状主表面101的平均平面被认为是第一表面101。平坦的第一表面101的平均平面与平坦的第一表面101相同。在锯齿状第一表面101的情况下，平均平面是平坦最小二乘平面。平坦最小二乘平面的位置和定向被限定为使得锯齿状第一表面101的表面点与平坦最小二乘平面的偏差的平方和具有最小值。
[0091]
碳化硅本体100在沿着x轴和与x轴正交的y轴的水平方向上沿着主延伸平面延伸。在下面，水平方向也被称为横向方向。在沿着z轴并且垂直于水平方向的竖向方向上，碳化硅本体100具有一定厚度，该厚度与碳化硅本体100沿着主延伸平面的延伸相比是小的。对于具有竖向负载电流流动的竖向碳化硅器件而言，第一表面101和第二表面之间的碳化硅本体100的总厚度与碳化硅器件的标称阻断能力有关，并且可以在几百nm到几百μm的范围内。
[0092]
竖向方向可以与碳化硅本体100的主晶向一致，或者可以相对于主晶向倾斜一离轴角度，其中离轴角度可以在绝对值上在从2
°
到8
°
的范围内。例如，离轴角度可以是大约4
°
。
[0093]
例如通过掩模离子束蚀刻来在碳化硅本体100的第一表面101中形成沟槽209。在形成沟槽209之前或之后，在碳化硅本体100中形成第一掺杂区291和相反掺杂的第二掺杂区292。
[0094]
图1a示出从第一表面101延伸到碳化硅本体100中的沟槽209。沟槽209可以是条带形状的，具有沿着y轴的沟槽宽度w1、沿着x轴的沟槽长度以及沿着z轴的竖向延伸v1。沟槽209的纵向侧壁是竖向的。
[0095]
第一掺杂区291被形成在第一表面101和第二掺杂区292之间，并且从第一表面101向下延伸到距第一表面101第一距离d1。第一距离d1小于沟槽209的竖向延伸v1。沟槽209的纵向侧壁的上侧壁部分201暴露出第一掺杂区291，其中上侧壁部分包括在相对的沟槽侧壁上的上侧壁区段201-1、201-2。两个上侧壁区段201-1、201-2是相对于沟槽209的竖向中心对称平面对称地形成的。
[0096]
在沟槽209的下部中，纵向沟槽侧壁的从距第一表面101的第一距离d1向下延伸到沟槽底部205的下侧壁部分202暴露出第二掺杂区292，其中下侧壁部分202包括在相对的沟槽侧壁上的下侧壁区段202-1、202-2。两个下侧壁区段202-1、202-2是相对于沟槽209的竖向中心对称平面对称地形成的。
[0097]
下层结构210形成在下侧壁部分202上和沟槽底部205上。
[0098]
图1b示出形成在下侧壁区段202-1、202-2上和沟槽底部205上的下层结构210。下层结构210包括第一下层211和第二下层212。第一下层211直接形成在下侧壁区段202-1、202-2上和沟槽底部205上。第一下层211包含至少一种元素耐熔金属，例如钛ti。第二下层212直接形成在第一下层211上。第二下层212包含至少一种后过渡金属，例如铝。
[0099]
替换地(未图示)，下层结构210包括包含钛和铝这两者的层，其具有近似相等的钛
原子的部分和铝原子的部分或者具有大约3∶1的铝原子和钛原子之间的比率。下层结构210的总的第一厚度th1在从20nm到220nm的范围内。
[0100]
上层堆叠220形成在上侧壁部分201上和第一表面101的直接邻接第一表面101中的沟槽209的开口的套环部分101-1上。
[0101]
图1c示出形成在上侧壁区段201-1、201-2上和第一表面101的套环部分101-1上的上层堆叠220。
[0102]
上层堆叠220包括第一上层221和第二上层222。第一上层221直接形成在上侧壁区段201-1、201-2上和第一表面101的套环部分101-1上。第一上层221包含至少一种元素过渡金属(例如镍ni)或耐熔金属(例如钛ti)。第二上层222直接形成在第一上层221上。第二上层222包含不同于第一上层221的金属的至少一种元素金属或金属氮化物，例如第一上层221的金属的氮化物，例如氮化钛tin。
[0103]
沉积填充材料以填充沟槽209。移除沉积在沟槽209外部的填充材料的部分。
[0104]
在沉积填充材料之前或之后，热处理可以将第一下层211和/或第一上层221转变成金属硅化物碳化物，其中金属硅化物碳化物包含金属硅化物和金属碳化物的二元相和/或包含硅和碳这两者的三元相。热处理可以包括一个或多个rtp(快速热处理)步骤。特别是，热处理可以包括在不同温度下并且具有不同持续时间的一系列热处理。例如，在较低温度下的第一热处理可以形成包含在下层结构中的金属的金属合金，诸如通过将元素钛(ti)和元素铝(al)合金化来形成钛铝合金(tial)。在较高温度下的第二热处理可以与通过第一热处理形成的金属合金形成硅化物和/或碳化物和/或三元相。
[0105]
如在图1d中图示那样，沟槽209中的填充材料的残留部分形成填充部分230，其填充由下层结构210和上层堆叠220留下的沟槽209中的空间。填充部分230还可以填充在沟槽209上方的层间电介质390中形成的开口。下层结构210和上层堆叠220被形成在碳化硅本体100和填充部分230之间。
[0106]
热处理将图1c的第一上层221和邻接的碳化硅本体100的竖向层部分转变为如在图1d中示出的第一界面层271，并且将图1c的第一下层211和邻接的碳化硅本体100的竖向层部分转变为如图1d中示出的第二界面层272。图1c的第二上层222形成如在图1d中示出的第一界面层271上的第一缓冲层261。图1c的第二下层212形成如在图1d中示出的第二界面层272上的第二缓冲层262。
[0107]
第一掺杂区291和第一界面层271沿着上侧壁区段201-1、201-2以及沿着第一表面101的直接相邻于第一表面101中的沟槽209的开口的套环部分101-1直接接触。
[0108]
第二掺杂区292和第二界面层272沿着下侧壁区段202-1、202-2和沟槽底部205直接接触。
[0109]
图2a至图2e涉及下部膜213的竖向图案化以提供下层结构210。
[0110]
在如图1a中图示那样具有从第一表面101延伸到碳化硅本体100中的沟槽209的碳化硅本体100的前侧上沉积第一子层214。第二子层215被直接沉积在第一子层214上。第一子层214和第二子层215是原位形成的。
[0111]
特别是，碳化硅晶片被装载到沉积室中以用于ald、溅射、cvd或pvd。在沉积第一子层214之后，碳化硅晶片保留在沉积室中，并且在沉积第一子层214之后或在利用惰性气体吹扫沉积室之后直接形成第二子层215。在形成第一子层214和形成第二子层215之间，不将
氧或氮引入到沉积室中。
[0112]
如在图2a中图示那样，第一子层214覆盖下侧壁部分202、上侧壁部分201和沟槽底部205。第二子层215覆盖第一子层214。第一子层214和第二子层215形成下部膜213。
[0113]
第一子层214包含钛ti和/或钽ta或由钛ti和/或钽ta构成。第二子层215包含铝al或由铝al构成。第一子层214的厚度可以在从5nm到20nm的范围内。第二子层215的厚度可以在从15nm到200nm的范围内，例如在从15nm到60nm的范围内。第一子层214的厚度和第二子层215的厚度之间的比率可以是大约1∶1或大约1∶3。
[0114]
在沟槽209中和第一表面101上沉积掩模材料。使所沉积的掩模材料凹陷，其中从第一表面101和从上部沟槽部分移除掩模材料。
[0115]
根据图2b，凹陷的掩模材料的残留部分形成蚀刻掩模410。蚀刻掩模410覆盖下侧壁部分202上的下部膜213的第一区段213-1，并且暴露出上侧壁部分201上和第一表面101上的下部膜213的第二区段213-2。通过示例的方式，蚀刻掩模410的材料可以由树脂(例如，光致抗蚀剂材料)、非晶硅或多晶硅构成或包含树脂(例如，光致抗蚀剂材料)、非晶硅或多晶硅。
[0116]
下部膜213的暴露出的第二区段213-2被选择性地移除。
[0117]
图2c示出通过移除下部膜213的第二区段而暴露的上侧壁部分201。下部膜213的残留的第一区段213-1形成包括如上面描述的第一下层211和第二下层212的下层结构210。
[0118]
可以选择性地移除蚀刻掩模410。沉积第三子层224。第四子层225被直接沉积在第三子层224上。第三子层224和第四子层225是原位形成的。
[0119]
特别是，碳化硅晶片被装载到沉积室中以用于ald、cvd、pvd或溅射。在沉积第三子层224之后，碳化硅晶片保留在沉积室中，并且在沉积第三子层224之后或在利用惰性气体吹扫沉积室之后直接形成第四子层225。在沉积第三子层224和沉积第四子层225之间不将氧或氢引入到沉积室中。
[0120]
如在图2d中图示那样，第三子层224可以覆盖第一表面101、上侧壁部分201和下层结构210。第四子层225覆盖第三子层224。第三子层224和第四子层225形成上部膜223。上侧壁部分201上的上部膜223的一部分对应于图1c的上层堆叠220。
[0121]
第三子层224由钛ti和/或钽ta构成。第四子层225由金属氮化物构成。第三子层224和第四子层225中的金属是相同的。例如，第四子层225包含氮化钛和/或氮化钽或由其构成。第三子层224的厚度可以在从15nm到60nm的范围内。第四子层225的厚度可以在从20nm到200nm的范围内，其中第三子层224的厚度和第四子层225的厚度之间的比率可以是大约3：4。
[0122]
填充材料可以被沉积并且平坦化。移除第一表面101上的上部膜223的区段。热处理可以如上面描述那样在沉积的层的基础上形成第一界面层271、第二界面层272、第一缓冲层261和第二缓冲层262。填充结构230可以是如上面描述那样在热处理之前或之后形成的。
[0123]
根据图2e，沉积的填充材料的残留部分在一个连续的沉积处理中形成被完全形成在第一缓冲层261上的填充部分230。
[0124]
图3a示出其中下层结构210完全覆盖沟槽侧壁的实施例。
[0125]
可以如参照图2a描述那样形成下部膜(参考标号213)。形成完全填充沟槽209的蚀
刻掩模。移除由蚀刻掩模暴露出的下部膜的区段。
[0126]
如在图3a中图示那样，蚀刻处理完全移除下部膜的形成在第一表面101上的区段。下部膜的残留部分形成完全覆盖沟槽侧壁的下层结构210。
[0127]
沉积填充沟槽209的第一填充部分231。可以如上面描述那样形成上部膜并且对其进行图案化，其中上部膜的残留部分形成上层堆叠220。第二填充部分232沉积在形成于第一填充部分231上的层间电介质390的开口中的上层堆叠220上。n型第一掺杂区291从第一表面101延伸到碳化硅本体100中。p型第二掺杂区292包括主要部分292-2和沿着沟槽底部205和沟槽侧壁形成的更重掺杂的接触部分292-1。
[0128]
图3b示出所得到的接触结构250，其具有从第一表面101延伸到碳化硅本体100中的第一填充部分231以及具有形成在第一表面101上方的第二填充部分232。上层堆叠220与第一掺杂区291沿着第一表面101的套环部分101-1接触。此外，上层堆叠220覆盖第一填充部分231。第二填充部分232被形成在上层堆叠220上。下层结构210和接触部分292-1沿着沟槽底部205并且沿着沟槽侧壁接触。
[0129]
图4a至图4q示出用于形成具有沟槽栅极电极和沟槽接触的碳化硅器件的处理。
[0130]
利用参照图1a描述的处理在碳化硅本体100中形成用于接触的沟槽209(接触沟槽)和栅极沟槽159。在形成接触沟槽209和栅极沟槽159之前或之后，通过离子注入在碳化硅本体100中形成n型源极区110、n型电流扩布区137和p型区120。
[0131]
形成栅极电介质层152。形成栅极电介质层152可以包括一种或多种电介质材料的沉积和/或热氧化处理。
[0132]
图4a示出衬垫接触沟槽209和栅极沟槽159并且覆盖碳化硅本体100的第一表面101的栅极电介质层152。
[0133]
并排地形成栅极沟槽159和接触沟槽209。如所图示那样，栅极沟槽159和接触沟槽209的尺寸可以不同或相同。栅极电介质层152可以包括氧化硅或由氧化硅构成。
[0134]
源极区110从第一表面101延伸到碳化硅本体100中。电流扩布区137形成在栅极沟槽159下方，其中每个栅极沟槽159延伸到电流扩布区137中。p型区120将源极区110和电流扩布区137分离。接触沟槽209延伸通过源极区110进入到p型区120中。
[0135]
源极区110体现如参照先前各图描述的第一掺杂区291。p型区120体现如参照先前各图描述的第二掺杂区292。
[0136]
薄阻挡衬垫156可以是例如通过原子层沉积而沉积在栅极电介质层152上的。
[0137]
如在图4b中图示那样，阻挡衬垫156可以是高度共形的，并且以近似均匀的厚度覆盖栅极电介质层152。薄阻挡衬垫156可以包括氮化钛tin或由氮化钛tin构成。
[0138]
高导电材料157沉积在阻挡衬垫156上。例如通过平坦化处理移除沉积在栅极沟槽159和接触沟槽209外部的高导电材料157的部分。平坦化处理可以包括cmp(化学机械抛光)。
[0139]
图4c示出栅极沟槽159和接触沟槽209中的平坦化的高导电材料157。导电材料157可以是或可以包括高掺杂多晶硅和/或钨w。
[0140]
导电材料是稍微凹陷的。凹陷可以包括湿法蚀刻处理。沉积电介质材料391。
[0141]
图4d图示栅极沟槽159和接触沟槽209中的凹陷的导电材料157以及覆盖栅极沟槽159和接触沟槽209的电介质材料391。电介质材料391可以包括氧化硅和/或硅酸盐。
[0142]
阻挡衬垫156的残留部分和栅极沟槽159中的凹陷的导电材料157形成栅极电极155。栅极电介质层152的将导电材料157与碳化硅本体100分离的部分形成栅极电介质151。栅极电极155和栅极电介质151形成沟槽栅极结构150。
[0143]
辅助掩模材料被沉积在电介质材料391上并且被通过平版印刷图案化以由辅助掩模材料形成辅助掩模420。
[0144]
图4e示出由辅助掩模材料的残留部分形成的辅助掩模420。辅助掩模420覆盖电介质材料391的在栅极沟槽150上方的第一部分。辅助掩模420中的开口425暴露出电介质材料391的在接触沟槽209上方的第二部分。
[0145]
各向异性掩模蚀刻处理移除电介质材料391的被暴露出的第二部分。
[0146]
根据图4f，蚀刻处理暴露出接触沟槽209中的导电材料157的一部分和栅极电介质层152的一部分。电介质材料391的残留部分形成层间电介质390。
[0147]
如在图4g中示出那样，完全移除接触沟槽209中的阻挡衬垫156、导电材料157和栅极电介质层152的部分。
[0148]
移除辅助掩模420，并且清洁步骤移除接触沟槽209的侧壁上的残留物。
[0149]
图4h示出被清空和清洁的接触沟槽209。完成在栅极沟槽159中的栅极电极155的处理，并且如参照图1a至图1d、图2a至图2e以及图3a至图3b详细描述的那样接触沟槽209准备形成接触结构。
[0150]
如在图4i中图示那样，第一子层214覆盖接触沟槽209的沟槽侧壁、第一表面101的套环部分101-1和层间电介质390。
[0151]
图4j示出包括第一子层214和直接形成在第一子层214上的第二子层215的下部膜213。
[0152]
图4k示出蚀刻掩模410，其覆盖接触沟槽209的下侧壁部分202上的下部膜213的第一区段213-1，并且暴露出上侧壁部分201上的下部膜213的第二区段213-2。
[0153]
图4l示出在移除下部膜213的暴露出的第二区段213-2之后由下部膜213的残留部分形成的下层结构210。
[0154]
图4m示出在移除蚀刻掩模410和清洁处理之后的下层结构210。
[0155]
图4n示出形成在下层结构210、上侧壁部分201、套环部分101-1和层间电介质390上的第三子层224。
[0156]
图4o示出包括第三子层224和直接形成在第三子层224上的第四子层225的上部膜223。
[0157]
热处理形成第一界面层271和第二界面层272。热处理可以包括在不同温度下的一系列热处理。
[0158]
在热处理之前或之后，可以沉积钨层233以填充接触沟槽209。在一些示例中，除了钨之外或者代替钨，层233可以包括ti、tin、alcu或cu中的至少一种或多种。
[0159]
根据图4p，钨层233被沉积有足够的层厚度以完全填充接触沟槽209。
[0160]
图4q示出形成在钨层233上的功率金属312。功率金属312可以由不含硅的铝铜合金alcu或含硅的铝铜合金alsicu构成或者包含不含硅的铝铜合金alcu或含硅的铝铜合金alsicu。
[0161]
参照图1a至图1d、图2a至图2e、图3a至图3b和图4a至图4q描述的方法可以造成如
在下面的图5、图6、图7、图8和图9中描述的接触结构。参照下面的图5、图6、图7、图8和图9描述的接触结构可以是使用参照图1a至图1d、图2a至图2e、图3a至图3b和图4a至图4q描述的方法形成的。
[0162]
图5示出具有碳化硅本体100的碳化硅器件的接触结构250。在碳化硅100中形成n型第一掺杂区291和p型第二掺杂区292，其中n型第一掺杂区291从碳化硅本体100的第一表面101向下延伸到p型第二掺杂区292。
[0163]
碳化硅器件可以是sic-tmosfet(碳化硅沟槽金属氧化物半导体场效应晶体管)，其中n型第一掺杂区291可以是源极区并且p型第二掺杂区292可以包括sic-tmosfet的晶体管单元的本体区。
[0164]
n型第一掺杂区291可以包含氮n作为仅有的掺杂剂，或者可以包括进一步的施主和/或受主原子。p型第二掺杂区292可以包括主要部分292-2和更重掺杂的接触部分292-1。第二掺杂区292可以包含铝al作为仅有的掺杂剂，或者可以包括进一步的受主和/或施主原子。
[0165]
接触结构250包括与第一掺杂区291直接接触的上接触部分251和与第二掺杂区292的接触部分292-1直接接触的下接触部分252。上接触部分251可以被形成在形成于第一表面101上的层间电介质390的开口中。
[0166]
上接触部分251包括第一界面层271、第一缓冲层261和上填充部分257。第一界面层271形成在第一缓冲层261和碳化硅本体100之间。第一缓冲层261形成在第一界面层271和上填充部分257之间。
[0167]
下接触部分252包括第二界面层272、第二缓冲层262、第一上层221的未反应部分和第一缓冲层261。第二界面层272形成在第二缓冲层262和碳化硅本体100之间。第二缓冲层262形成在第二界面层272和第一上层221的未反应部分之间，该未反应部分形成在第二缓冲层262和第一缓冲层261之间。第一缓冲层261形成在第一上层221的未反应部分和下填充部分258之间。
[0168]
第一界面层271与第一掺杂区291直接接触并且包括第一金属硅化物/碳化物，其中第一金属硅化物/碳化物包含与me1和c的至少一个二元相组合的me1和si的至少一个二元相和/或me1、si和c的三元相，其中me1表示第一过渡金属。第一过渡金属可以是镍ni或第一耐熔金属。例如，第一耐熔金属是钛ti或钽ta。第一界面层271可以是近似均匀厚度的共形结构。第一界面层271的厚度可以是大约20nm到200nm。
[0169]
第一界面层271和第一掺杂区291形成低电阻第一欧姆接触。第一界面层271不含元素碳或仅在非常小的程度上包括元素碳。在第一界面层271和碳化硅本体100之间的界面处以及在第一界面层271和第一缓冲层261之间的界面处不存在元素碳或仅存在非常少量的元素碳。此外，沿着第一界面层271和第一缓冲层261之间的界面没有形成氧化物和氮化物，或者仅形成少量的氧化物和/或氮化物。
[0170]
合并到第一界面层271中的第一过渡金属以及第一缓冲层261是在原位处理中顺序沉积的。诸如rtp退火的热处理将沉积的第一过渡金属的至少一部分和直接邻接的碳化硅本体100的层部分转变成第一界面层271的第一过渡金属硅化物/碳化物。
[0171]
第一缓冲层261被直接形成在第一界面层271上，并且包含金属氮化物，例如第一耐熔金属的氮化物。第一缓冲层261可以是均匀厚度的近似共形的衬垫。第一缓冲层261的
厚度可以是大约30nm到200nm。
[0172]
第二界面层272与第二掺杂区292直接接触，并且包括第二金属硅化物/碳化物，其中第二金属硅化物/碳化物包含与me2和c的至少一个二元相组合的me2和si的至少一个二元相和/或me2、si和c的三元相，其中me2表示第二耐熔金属。第二界面层272可以是近似均匀厚度的共形结构。第二界面层272的厚度可以是大约20nm到200nm。
[0173]
第一过渡金属me1和第二耐熔金属me2可以是相同的元素或不同的元素。例如，第二耐熔金属是钛ti或钽ta。
[0174]
第二界面层272是沿着从第一表面101延伸到碳化硅本体100中的沟槽209的至少下侧壁部分202形成的。
[0175]
第二界面层272和第二掺杂区292形成低电阻第二欧姆接触。第二界面层272不含元素碳或仅在非常小的程度上包括元素碳。在第二界面层272和碳化硅本体100之间的界面处以及在第二界面层272和第二缓冲层262之间的界面处不存在元素碳或仅存在非常少量的元素碳。此外，沿着第二界面层272和第二缓冲层262之间的界面没有形成氧化物和氮化物，或者仅形成少量的氧化物和/或氮化物。
[0176]
第二缓冲层262直接形成在第二界面层272上。第二缓冲层262可以是均匀厚度的共形衬垫。第二缓冲层262的厚度可以是大约20nm到200nm。第二缓冲层262包含元素金属、金属化合物和/或金属合金，其中金属可以是后过渡金属。
[0177]
合并到第二界面层272和第二缓冲层262的金属在原位处理中顺序沉积。诸如rtp退火的热处理将所沉积的第二耐熔金属的至少一部分和直接邻接的碳化硅本体100的层部分转变成第二界面层272的第二耐熔金属硅化物/碳化物。
[0178]
第一上层221包含沉积在第二缓冲层262上并且沿着第一表面101上方的层间电介质的表面沉积的第一过渡金属me1的未反应部分。
[0179]
上填充部分257和下填充部分258可以包含元素金属(例如钨w)、金属合金和/或多晶硅。
[0180]
图6示出接触结构250，具有从与第一表面101共面的平面向下延伸到沟槽底部205的下接触部分252。第二界面层272是沿着沟槽底部205和沿着从第一表面101向下到沟槽底部205的沟槽侧壁形成的。
[0181]
上接触部分251被完全形成在第一表面101上方。第一界面层271是排它地沿着第一表面101的直接邻接第一表面101中的接触开口的套环部分101-1形成的。
[0182]
图7示出具有从第一表面101延伸到碳化硅本体100中的沟槽栅极结构150的sic-tmosfet的一部分。在沟槽栅极结构150的有源侧壁上，p型区120的本体部分121将n型源极区110与n型漏极/漂移结构130的电流扩布部分137分离。在沟槽栅极结构150的相对的第二侧壁上，p型区120的屏蔽部分125向下延伸到底部并且沿着沟槽栅极结构150的底部的一部分延伸。p型区120进一步包括沿着第一表面101形成的重p掺杂的接触部分129。重p掺杂的接触部分129和n型源极区110是沿着第一表面101并排形成的。源极区110体现如上面描述的第一掺杂区291的示例。接触部分129体现如上面描述的第二掺杂区292的示例。
[0183]
每个沟槽栅极结构150包括导电栅极电极155。层间电介质390的区段将栅极电极155与前侧金属化310分离。
[0184]
前侧金属化310包括直接形成在源极区110上的第一界面层271和直接形成在p型
区120的接触部分129上的第二界面层272。
[0185]
第一下层211的未反应的残留物可以被形成在层间电介质390的直接邻接源极区110的部分上。第一上层221的未反应的残留物可以被形成在层间电介质390的直接邻接接触区129的部分上。
[0186]
第一缓冲层261可以直接形成在第一界面层271和第一下层211的未反应的残留物上。第二缓冲层262可以直接形成在第二界面层272和第一上层221的未反应的残留物上。
[0187]
前侧金属化物310可以进一步包括形成在第一缓冲层261和第二缓冲层262上的功率金属312。
[0188]
图8示出具有单侧沟道的进一步的sic-tmosfet。沿着第一表面101形成的第一界面层271与源极区110直接接触。沿着第一表面101形成的第二界面层272与p型区120直接接触。第一缓冲层261形成在第一界面层271上。第二缓冲层262形成在第二界面层272上。
[0189]
图9图示具有双侧沟道的sic-tmosfet。在沟槽栅极结构150的两个纵向侧壁上，p型区120的本体部分121将n型源极区110与n型漏极/漂移结构130的电流扩布部分137分离。
[0190]
在邻近的沟槽栅极结构150之间，接触结构250从第一表面101延伸到碳化硅本体100中。
[0191]
每个接触结构250包括下接触部分252和在第一表面101和下接触部分252之间的上接触部分251。
[0192]
下接触部分252包括与两个邻接的本体区121接触的第二界面层272、形成在第一界面层272上的第二缓冲层262、在第二缓冲层262上的第一上层的未反应的残留物、在第一上层的未反应的残留物上的第一缓冲层、以及下填充部分258。
[0193]
上接触部分251包括与两个邻接的源极区110接触的第一界面层271、在第一界面层271上的第一缓冲层261和上填充部分257。

技术特征：
1.一种制造半导体器件的方法，所述方法包括：形成从第一表面(101)延伸到碳化硅本体(100)中的沟槽(209)；在碳化硅本体(100)中形成第一掺杂区(291)以及相反掺杂的第二掺杂区(292)，在沟槽(209)的下侧壁部分(202)上形成下层结构(210)；以及在上侧壁部分(201)上和/或在第一表面(101)上形成上层堆叠(220)；其中第一掺杂区(291)与上层堆叠(220)沿着上侧壁部分(201)和/或在第一表面(101)上直接接触，以及其中第二掺杂区(292)与下层结构(210)沿着下侧壁部分(202)直接接触。2.根据权利要求1所述的方法，其中下层结构(210)被进一步直接形成在沟槽(209)的沟槽底部(205)上。3.根据前述权利要求中的任何一项所述的方法，其中上层堆叠(220)是在形成下层结构(210)之后形成的。4.根据前述权利要求中的任何一项所述的方法，其中形成下层结构(210)包括：形成涂覆下侧壁部分(202)和上侧壁部分(201)的下部膜(213)，形成蚀刻掩模(410)，蚀刻掩模(410)覆盖下侧壁部份(202)上的下部膜(213)的第一区段(213-1)并且暴露出上侧壁部份(201)上的下部膜(213)的第二区段(213-2)；以及选择性地移除下部膜(213)的第二区段(213-2)。5.根据前述权利要求中的任何一项所述的方法，其中形成上层堆叠(220)包括：形成涂覆上侧壁部分(201)和/或第一表面(101)的直接挨着沟槽(209)的套环部分(101-1)的上部膜(223)。6.根据前述权利要求中的任何一项所述的方法，进一步包括：在形成下层结构(210)和上层堆叠(220)之后，在沟槽(209)中形成填充部分(230)。7.根据前述权利要求中的任何一项所述的方法，其中形成下层结构(210)包括原位形成第一子层(214)以及在第一子层(214)上形成第二子层(215)。8.根据前项权利要求所述的方法，其中下层结构(210)包含钛和钽中的至少一种，并且进一步包含铝。9.根据前述权利要求中的任何一项所述的方法，其中形成上层堆叠(220)包括原位形成第三子层(224)以及在第三子层(224)上形成第四子层(225)。10.根据前项权利要求所述的方法，其中第三子层(224)包含从钛和钽中选择的至少一第一金属，并且其中第四子层(225)包含第二金属和/或第一金属的氮化物。11.一种碳化硅器件，包括：碳化硅本体(100)，其包括第一掺杂区(291)和第二掺杂区(292)，其中第一掺杂区(291)是n掺杂的，并且第二掺杂区(292)是p掺杂的；与第一掺杂区(291)直接接触的第一界面层(271)，其中第一界面层(271)包括包含第一过渡金属的第一金属硅化物/碳化物；直接形成在第一界面层(271)上的第一缓冲层(261)；以及
与第二掺杂区(292)直接接触的第二界面层(272)，其中第二界面层(272)包括包含第二耐熔金属的第二金属硅化物/碳化物，并且其中第二界面层(272)是沿着从第一表面(101)延伸到碳化硅本体(100)中的沟槽(209)的至少下侧壁部分(202)形成的。12.根据权利要求11所述的碳化硅器件，进一步包括：第二缓冲层(262)，其直接形成在第二界面层(272)上。13.根据权利要求11和12中的任何一项所述碳化硅器件，其中第一缓冲层(261)包括金属氮化物。14.根据权利要求11至13中的任何一项所述的碳化硅器件，其中第一界面层(271)包括沿着第一表面(101)和下侧壁部分(202)之间的上侧壁部分(201)形成的部分。15.根据权利要求11至14中的任何一项所述的碳化硅器件，其中第二缓冲层(262)包含铝。

技术总结
公开了具有金属界面层的碳化硅器件以及制造方法。制造半导体器件的方法包括形成从第一表面(101)延伸到碳化硅本体(100)中的沟槽(209)。在碳化硅本体(100)中形成第一掺杂区(291)和相反掺杂的第二掺杂区(292)。在沟槽(209)的下侧壁部分(202)上形成下层结构(210)。上层堆叠(220)被形成在上侧壁部分(201)上和/或第一表面(101)上。第一掺杂区(291)和上层堆叠(220)沿着上侧壁部分(201)和/或在第一表面(101)上直接接触。第二掺杂区(292)和下层结构(210)沿着下侧壁部分(202)直接接触。接接触。接接触。


技术研发人员：R
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2023.02.08
技术公布日：2023/8/14