一种基于FPGA多机并联高速通信互联方法及系统与流程

一种基于fpga多机并联高速通信互联方法及系统
技术领域
1.本发明涉及电力电子技术领域，尤其涉及一种基于fpga多机并联高速通信互联方法及系统。


背景技术：

2.近几年来，随着国内经济快速发展，工业以及用户对电力的需量逐年攀升，对通电系统稳定性要求越来越高，整体系统需求容量越来越大，极大推动了逆变器电源行业数字化、智能化，随着逆变器技术的发展，尤其是储能逆变器多机并联技术也得到快速进步，单机容量设计越来大，各厂家的逆变器产品开始支持并机功能，以满足设计大功率及冗余的需求，在集中电站应用中对功率响应时间和一致性要求极其高，在多机并联工作模式下，不同设备的同步性、运行一致性也要求逐步提高，为了解决此类问题，通常采用基于无线控制方法或基于can通信控制方法实现，无线方案能够解决部分并联问题，但是由于多台逆变器之间硬件差异，一致性不好导致运行中发生累计偏差，多机间同步性非常差，甚至影响到系统运行。


技术实现要素：

3.本发明的目的是提供一种基于fpga多机并联高速通信互联方法及系统，以解决多机系统中同步和电站系统中通信延时过长，以及实时控制系统中多机并联高速通信和故障实时故障检测和处理的技术问题。
4.本发明是采用以下技术方案实现的：一种基于fpga多机并联高速通信互联方法，包括如下步骤：采用环形首尾相连的通信结构形式进行通信；数据转换接口定义；跨时钟域处理；定义数字帧结构；实时故障处理；通信帧循环；网路断开检测。
5.进一步的，所述数字帧结构包括帧起始start段、帧头fhead段、帧地址addr段、帧数据data段、帧校验crc段和帧停止stop段。
6.进一步的，所述通信结构形式采用一主机多从机的通信方式，主机主动发起数据请求，从机接收数据并同时透传至输出。
7.进一步的，当主机写数据时，每台从机均处于接收状态，接收主机下发数据；当主机读数据时，由主机发起帧头，从机检测通信帧数据域偏移位置。
8.进一步的，采用光或电信号进行数据传输，光或电信号数据转换接口定义为：当高电平或有光为有效信号时，定义为数值1；当低电平或无光为有效信号时，定义为数值0。
9.进一步的，所述跨时钟域处理具体为：采用重复采样仲裁方法，对数据位多次采样并进行仲裁，帧头为同步标志，当检测到start帧起始标志位后，接收时钟计算出固定的采样偏移量，并对后续数据进行采集以及进行数据位仲裁。
10.进一步的，所述实时故障处理包括设备自身故障和外部设备故障，当设备发生自身故障时，立即触发拉低通信输出口；当检测到外部设备故障时，立即终止当前数据传输。
11.进一步的，所述通信帧循环具体为：采用帧循环的方式进行通信，参与控制的实时帧为主要的传输帧，实时帧通信占用率高，非实时帧不要求实时通信，每间隔一段时间传输一次。
12.进一步的，所述网路断开检测具体为：当检测到连续低电平持续时间大于预设值时，则判定为输入连接发生异常，并标志通信状态异常位，同时显示至交互界面指示通信网络中上游链路断开，告知用户检查通信连接。
13.一种基于fpga多机并联高速通信互联系统，包括通信模块、定义模块、处理模块和检测模块，所述通信模块用以采用环形首尾相连的通信结构形式进行通信，并进行通信帧循环；所述定义模块用以进行数据转换接口定义和定义数字帧结构；所述处理模块用以进行跨时钟域处理和实时故障处理；所述检测模块用以进行网路断开检测。
14.本发明的有益效果在于：本发明采用电信号或光信号进行传输，实现多机互通通信，并采用了极简的帧结构以及足够可靠的帧数据校验方法，实现了数据传输零误码、低延时、抗强干扰性、数据高可靠性，多机之间实现可实现实时性控制，同步性更好，具有故障实时传输和处理能力，对电力系统的运行更加稳定可靠。
附图说明
15.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
16.图1为1主机4从机的通信结构示意图；图2为帧数据结构图；图3为crc16校验硬件级实现原理图；图4为通信帧循环原理图。
实施方式
17.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
18.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
19.下面结合附图，对本发明的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
实施例
20.一种基于fpga多机并联高速通信互联方法，包括如下步骤：采用环形首尾相连的通信结构形式进行通信；数据转换接口定义；跨时钟域处理；定义数字帧结构；实时故障处理；通信帧循环；网路断开检测。
21.其中，本发明连接采用环形首尾相连通信结构形式，可比常规一对一连接节省一半通信连接线，并采用一主多从通信方式，主机主动发起数据请求，从机端接收数据并同时透传至输出。当主机写数据时，每台从机设备均处于接收状态，接收主机下发数据；当主机读数据时，由主机发起帧头，从机检测通信帧数据域偏移位置，当通信帧数据位置指向本机需填入数据位置时，当前设备对数据域进行填写，各个从机设备依次填写属于自己发送的字段，并且末端从机填写crc校验字段完成整帧传输。该方法可以实现高速主机向从机下发数据和读取数据，并提高通信速度，保证数据实时性和同步性，该通信的连接方式可见图1，图1是1主机4从机的通信结构示意图，可以想到的，对于从机的数量可以根据实际需要进行设置即可。
22.在本实施例当中，为实现高效通信，数据帧结构采用简单数据结构，帧数据结构见图2，所述数字帧结构包括帧起始start段、帧头fhead段、帧地址addr段、帧数据data段、帧校验crc段和帧停止stop段。其中，帧起始start段和帧停止stop段，用于帧对齐和数据采样时钟修正；帧头fhead段， 帧头段用于通信帧有效性识别和类型判定。
23.帧地址addr段和帧数据data段，该段用于承载传输数据、控制命令、状态等信息，对于a5类型的实时帧，从机端接收后根据addr地址区分数据data功能。对于b5类型的实时帧，从机端接收后根据addr地址区分数据data功能。对于b6类型的实时帧，从机端接收后根据addr地址判定主机请求数据对象，相应从机填写主机请求的数据值。
24.帧校验crc段，帧校验采用多项式crc16进行校验，校验生成多项式见公式(1)：g（x）=x
16
+x
15
+x5+1（1），crc16使用fpga发送/接收时进行bit移位计算，其实现方法如图3所示。
25.帧校验包含帧头段(fhead)、地址段(addr)、数据段(data)，fpga在发送帧数据位时同时进行校验计算，数据流方式逐位同步计算，提高了帧发送效率。发送端：发送前crc16校验寄存器初始化为0xffff，每发送一个帧数据位时， cr16c校验模块进行一次移位异或操作，同步更新crc16校验寄存器值，帧头段、地址段、数据段发送完后，继续发送crc16校验结果。接收端：接收前crc16校验寄存器初始化为0xffff，每接收一个帧数据位时， crc16校验模块进行一次移位异或操作，同步更新crc16校验寄存器值，帧头段、地址段、帧数据段接收完后，保存接收数据生成的crc16校验字，并继续接收crc16校验字段，接收完crc16字段后，将接收数据生成的crc16校验字和接收帧数据中crc16校验字进行比较，当crc16一致时认为该帧数据有效，并获取帧结构中数据字段。
26.在本实施例当中，使用光或电信号进行传输，上电时主机初始化输出数据为1，从机为转发数据状态。
27.在本实施例当中，采用单总线传输方式，由于没有单独的时钟信号对数据进行采样，必须考虑跨时钟域问题，本方法采用重复采样仲裁方法，对数据位多次采样并进行仲裁，帧头为同步标志，当检测到帧start起始标志位后，接收时钟计算出固定的采样偏移量，并对后续数据进行采集以及进行数据位仲裁。
28.在本实施例当中，所述实时故障处理分为设备自身故障和外部设备故障，通信中故障发送优先级为最高。光纤输入数据位出现连续为0超过15bit位时：判定为外部故障，同时进行故障转发。当设备发生自身故障时：立即触发拉低通信输出口，并持续时间30bit，确保所有设备均能检测到该故障；当其他检测到外部发生故障时：立即终止当前数据传输，转为转发故障信号。
29.以5台设备组网为例，一台主机m，四台从机s1~s4：如果s1故障：s1持续输出15bit低电平，s2-m相继检测到15bit连续低电平后停机；如果s2故障：s2持续输出15bit低电平，s3-m处于数据接收状态，检测到15bit连续低电平后停机，m检测到15bit低电平后转发故障，s1检测故障需15bit传输时间, s1检测到故障共需30bit传输时间；如果s3故障：s3持续输出15bit低电平，s4-m处于数据接收状态，检测到15bit连续低电平后停机，m检测到15bit低电平后转发故障，s1-s2检测故障需15bit传输时间, s1-s2检测到故障共需30bit传输时间。如s4故障：s4持续输出15bit低电平，s5-m处于数据接收状态，检测到15bit连续低电平后停机，m检测到15bit故障后转发故障，s1-s3检测故障需15bit传输时间, s1-s3检测到故障共需30bit传输时间。采用该保护机制，最快可实现30bit传输时间保护，对于常用光纤50mbaud，可实现设备1us级故障停机保护，满足控制系统中实时保护要求。
30.在本实施例当中，采用帧循环方式，参与控制的实时帧为主要的传输帧，实时帧通信占用率高，非实时帧不要求实时通信，在实时帧中没间隔一段时间插入一个非实时帧，实现高速帧和慢速帧循环发送，通信帧循环见图4。每隔一段时间（一般可设置100ms）在实时帧中插入一次非实时帧，实现主机对从机参数、参数等数据下发和从机状态读取。
31.在本实施例当中，当检测到连续低电平持续时间大于3s，则判定为输入连接发生异常，并标志通信状态异常位，同时显示至交互界面指示通信网络中上游链路断开，告知用户检查通信连接。
32.一种基于fpga多机并联高速通信互联系统，用以实现上述所述的基于fpga多机并联高速通信互联方法，该系统包括通信模块、定义模块、处理模块和检测模块，所述通信模块用以采用环形首尾相连的通信结构形式进行通信，并进行通信帧循环；所述定义模块用以进行数据转换接口定义和定义数字帧结构；所述处理模块用以进行跨时钟域处理和实时故障处理；所述检测模块用以进行通信链路断开检测。
33.本发明解决了实时控制系统中多机并联高速通信和故障实时故障检测和处理问题：1. 在常规通信方案中，如网口虽速度快，但实现复杂，控制电路需要使用额外的物理传输芯片，使用成本较高，485和can也常用于工控领域，但是传输速率有明确限制，一般在1mbps以下，同时协议较为复杂，通信帧结构较长，帧数据传输速度慢，在实时性要求比较高场合难以保证。本方法可以基于fpga实现了低延时通信，通信帧采用极为精简的帧结构，同时采用了实时帧和非实时帧循环传输，在实时帧中间隔性插入非实时帧，提高了通信的实时性，又保证了设备间数据互联，在应对多机并联中发生设备故障时，故障传输优先级最高，具有快速响应能力，主机能够及时的收到故障信息并做出调整，并重新部署系统工作模式，保证系统的稳健运行。
34.2.解决了控制领域中多机同步性问题，该通信方法具有极低的传输延时，同时具
有采样时钟对齐修正机制，数据经过仲裁，以及fpga硬件数据流crc校验机制，保证了数据传输稳定性，不发生传输误码，同时数据帧经过检验，收发可靠，多设备间同步运行时，可以实时保证多设备间具有一致的控制性能，系统运行更加稳定。
35.3.本发明采用实时帧和非实时帧循环传输，在实时帧中间隔性插入非实时帧，提高了实时性，在多机并联中发生设备故障时，具有快速额响应能力，主机能够及时的做出调整，保证系统的稳健运行。
36.4. 本发明故障传输耗时短，故障信号发送优先级最高，设备发生故障时能够在30bit数据传输时间里完成系统级故障保护动作，具有快速响应故障能力，系统保护更加灵敏。
37.本发明至少具有以下技术效果：本发明通信帧结构精简化，并基于fpga实现，可以实现高速率传输，传输速率受限于硬件转换电路，基于常用的光纤转换器可达到50mbps，通信数据延时《100us，满足多机并联控制实时性要求。本发明帧结构含有帧同步位，帧同步信号被检测到时，采样时钟进行对齐修正，避开了异步通信存在的亚稳态问题，实现零误码数据传输，同时具有crc硬件级校验机制，数据可靠性得到进一步保证，实现高速高可靠通信。本发明基于fpga多机互联通信，多机间实现同步响应主机下发指令，通信数据延时低，多机响应具有优异的一致性，避免了由于设备硬件差异和软件控制累计偏差导致的动作差异。本发明故障处理能力强，故障信号传输优先于数据传输，最大可在30bit数据传输时间内完成故障信息传输，实现故障快速响应，主机设备根据故障状态及时调整系统运行方式，保证整个系统可继续靠运行。
38.需要说明的是，对于前述的实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本技术并不受所描述的动作顺序的限制，因为依据本技术，某一些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例属于优选实施例，所涉及的动作并不一定是本技术所必须的。
39.上述实施例中，描述了本发明的基本原理和主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。

技术特征：
1.一种基于fpga多机并联高速通信互联方法，其特征在于，包括如下步骤：采用环形首尾相连的通信结构形式进行通信；数据转换接口定义；跨时钟域处理；定义数字帧结构；实时故障处理；通信帧循环；网路断开检测。2.如权利要求1所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述数字帧结构包括帧起始start段、帧头fhead段、帧地址addr段、帧数据data段、帧校验crc段和帧停止stop段。3.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述通信结构形式采用一主机多从机的通信方式，主机主动发起数据请求，从机接收数据并同时透传至输出。4.如权利要求3所述的一种基于fpga多机并联高速通信互联方法，其特征在于，当主机写数据时，每台从机均处于接收状态，接收主机下发数据；当主机读数据时，由主机发起帧头，从机检测通信帧数据域偏移位置。5.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，采用光或电信号进行数据传输，光或电信号数据转换接口定义为：当高电平或有光为有效信号时，定义为数值1；当低电平或无光为有效信号时，定义为数值0。6.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述跨时钟域处理具体为：采用重复采样仲裁方法，对数据位多次采样并进行仲裁，帧头为同步标志，当检测到帧start起始标志位后，接收时钟计算出固定的采样偏移量，并对后续数据进行采集以及进行数据位仲裁。7.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述实时故障处理包括设备自身故障和外部设备故障，当设备发生自身故障时，立即触发拉低通信输出口；当检测到外部设备故障时，立即终止当前数据传输，并转发故障信号。8.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述通信帧循环具体为：采用帧循环的方式进行通信，参与控制的实时帧为主要的传输帧，实时帧通信占用率高，非实时帧不要求实时通信，每间隔一段时间传输一次。9.如权利要求2所述的一种基于fpga多机并联高速通信互联方法，其特征在于，所述网路断开检测具体为：当检测到连续低电平持续时间大于预设值时，则判定为输入连接发生异常，并标志通信状态异常位，同时显示至交互界面指示通信网络中上游链路断开，告知用户检查通信连接。10.一种基于fpga多机并联高速通信互联系统，用于实现权利要求1~9任意一项所述的一种基于fpga多机并联高速通信互联方法，其特征在于，包括通信模块、定义模块、处理模块和检测模块，所述通信模块用以采用环形首尾相连的通信结构形式进行通信，并进行通信帧循环；所述定义模块用以进行数据转换接口定义和定义数字帧结构；所述处理模块用以进行跨时钟域处理和实时故障处理；所述检测模块用以进行网路断开检测。

技术总结
本发明公开了一种基于FPGA多机并联高速通信互联方法及系统，该方法包括如下步骤：采用环形首尾相连的通信结构形式进行通信；数据转换接口定义；跨时钟域处理；定义数字帧结构；实时故障处理；通信帧循环；网路断开检测。本发明采用电信号或光信号进行传输，实现多机互通通信，并采用了极简的帧结构以及足够可靠的帧数据校验方法，实现了数据传输零误码、低延时、抗强干扰性、数据高可靠性，多机之间实现可实现实时性控制，同步性更好，具有故障实时传输和处理能力，对电力系统的运行更加稳定可靠。对电力系统的运行更加稳定可靠。对电力系统的运行更加稳定可靠。


技术研发人员：邹军 王欢
受保护的技术使用者：四川科陆新能电气有限公司
技术研发日：2023.01.12
技术公布日：2023/8/14