通电检查装置、半导体装置的制造方法以及通电方法与流程

1.本发明涉及通电检查装置、半导体装置的制造方法以及通电方法，特别涉及用于分选使用了碳化硅基板的半导体装置的通电检查装置、使用了该通电检查装置的半导体装置的制造方法以及使用了该通电检查装置的通电方法。


背景技术：

2.在作为功率半导体装置之一的场效应晶体管(misfet：metal insulator semiconductor field effect transistor：金属绝缘体半导体场效应晶体管)中，以往，使用了硅(si)基板的功率misfet(si功率misfet)是主流。但是，碳化硅(sic)的针对绝缘击穿的电场强度与si的电场强度相比，约大1个数量级。
3.因此，在使用了sic基板的功率misfet(sic功率misfet)中，与si功率misfet相比，能够将用于保持耐压的漂移层的厚度减薄至约1/10，将上述漂移层的杂质浓度提高100倍左右。其结果，在sic功率misfet中，理论上能够使元件电阻降低3个数量级以上。另外，sic相对于si带隙约大3倍，因此sic功率misfet能够降低同等耐压下的导通电阻，还能够在高温环境下工作。因此，期待sic功率misfet具有超过si功率misfet的性能。
4.而且，在sic功率misfet中，有时应用在sic基板的背面侧设置了漏电极，在sic基板的表面侧设置了源电极以及栅电极的垂直平面构造。这样的垂直misfet在源电极与漏电极之间包含由p型的体区以及n型的sic外延层构成的寄生pn二极管来作为内置二极管。该内置二极管能够用作在逆变器中使用的回流二极管。
5.然而，在n型的sic基板中有时含有缺陷。在该情况下，当电流流过内置二极管时，在n型的sic基板的内部或者在n型的sic基板上形成的n型的sic外延层的内部，产生电子与空穴的再结合。通过此时产生的再结合能量，sic基板中存在的作为晶体缺陷一种的基面位错产生移动，间隔在2个基面位错的层叠缺陷生长。
6.由于层叠缺陷难以流过电流，所以如果层叠缺陷生长，则sic功率misfet的导通电阻以及内置二极管的正向电压上升。由于层叠缺陷累积性地生长，所以若这样的动作继续，则在逆变器电路中产生的损失随时间增加，发热量也变大，成为半导体装置(半导体芯片)的故障原因。
7.因此，使用了以下的检查方法，该检查方法进行具有sic功率misfet的半导体装置的筛选来分选没有或几乎没有层叠缺陷的半导体装置。
8.例如，在专利文献1中，首先，向内置二极管通入正向电流，设定sic功率misfet的接合温度。然后，测定导通电压von0，向内置二极管通入正向电流，再次测定导通电压von1，计算导通电压von0和导通电压von1的变化值，由此来分选半导体装置是否为不合格品。
9.现有技术文献
10.专利文献
11.专利文献1：日本特开2020-150181号公报


技术实现要素：

12.发明所要解决的课题
13.在进行专利文献1那样的分选方法的通电检查装置中，通常在sic功率misfet的漏电极侧设置了用于施加漏极电压的测定用电极和用于冷却半导体装置的冷却板。另外，为了使测定用电极和冷却板电绝缘，在测定用电极与冷却板之间设置有绝缘板。
14.在通常的通电检查装置中，包含上述绝缘板的构造的热阻值是固定的。因此，当向内置二极管通入正向电流而达到了最大额定接合温度时，无法进一步提高正向电流。于是，为了使层叠缺陷生长，需要延长通电时间，因此存在半导体装置的筛选所需的时间增加的问题。并且，若最大额定或半导体基板的厚度等产品的规格发生改变，则缺陷的生长速度也改变，筛选条件也改变，因此无法将半导体装置的分选精度保持为恒定。
15.本技术的主要目的在于，提供一种能够减少半导体装置的筛选所需的时间，能够与产品的规格无关地使半导体装置的分选精度恒定的方法。另外，提供一种能够实现它们的通电检查装置。另外，本技术的另一目的在于，通过进行半导体装置100的精密的筛选，提供可靠性高的半导体装置100。
16.根据本说明书的记载以及附图，其他的课题以及新的特征变得明确。
17.用于解决课题的手段
18.一实施方式的通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置。其中，所述绝缘板具有可变热阻机构，能够将半导体装置设置在所述第一电极与所述第二电极之间、以及所述第一电极与所述第三电极之间。
19.一实施方式的半导体装置的制造方法使用通电检查装置，该通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上，且具有可变热阻机构；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置。此外，半导体装置的制造方法包括如下工序：(a)准备包含漏电极、源电极以及栅极焊盘电极的半导体装置；(b)在所述(a)工序后，在所述第一电极与所述第二电极之间以及所述第一电极与所述第三电极之间设置所述半导体装置，使所述第一电极与所述漏电极电连接，使所述第二电极与所述源电极电连接，使所述第三电极与所述栅极焊盘电极电连接；(c)在所述(b)工序后，在对所述半导体装置的内置二极管通入了所述半导体装置的最大额定正向电流时，调整所述可变热阻机构的电阻值，使得成为所述半导体装置的最大额定接合温度；(d)在所述(c)工序后，测定所述半导体装置的第一导通电压；(e)在所述(c)工序后，在使所述源电极和所述栅极焊盘电极电短路的状态下，或者，在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；(f)在所述(d)工序以及所述(e)工序后，对所述内置二极管通入正向电流；(g)在所述(f)工序后，测定所述半导体装置的第二导通电压；(h)在所述(g)工序后，计算所述第二导通电压与所述第一导通电压的变化值，在其变化值小于规定值的情况下，将所述半导体装置分选为合格品；(i)在所述(h)工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及(j)在所述(i)工序后，计算所述第二漏电流
与所述第一漏电流的变化值，在其变化值小于规定值的情况下，将所述半导体装置分选为合格品。其中，所述(a)工序包括如下工序：(a1)准备具有表面以及与所述表面相反侧的背面，并且由碳化硅构成的第一导电型的半导体基板；(a2)在所述半导体基板的所述表面上形成由碳化硅构成的所述第一导电型的半导体层；(a3)在所述半导体层内形成与所述第一导电型相反的第二导电型的体区；(a4)在所述体区内形成所述第一导电型的源极区；(a5)在所述体区上形成栅极绝缘膜；(a6)在所述栅极绝缘膜上形成栅电极；(a7)以与所述体区以及所述源极区电连接的方式在所述体区上以及所述源极区上形成所述源电极，以与所述栅电极电连接的方式在所述栅电极上形成所述栅极焊盘电极；以及(a8)在所述半导体基板的所述背面形成所述漏电极。此外，所述内置二极管由所述体区和所述半导体层构成。
20.一实施方式的通电方法使用通电检查装置，该通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上，且具有可变热阻机构；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置。此外，通电方法具备如下工序：(a)准备包含漏电极、源电极和栅极焊盘电极的半导体装置；(b)在所述(a)工序后，在所述第一电极与所述第二电极之间、以及所述第一电极与所述第三电极之间设置所述半导体装置，使所述第一电极与所述漏电极电连接，使所述第二电极与所述源电极电连接，使所述第三电极与所述栅极焊盘电极电连接；(c)在所述(b)工序后，对所述半导体装置的内置二极管通入所述半导体装置的最大额定正向电流时，调整所述可变热阻机构的电阻值，使得成为所述半导体装置的最大额定接合温度；(d)在所述(c)工序后，测定所述半导体装置的第一导通电压；(e)在所述(c)工序后，在使所述源电极和所述栅极焊盘电极电短路的状态下，或者，在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；(f)在所述(d)工序以及所述(e)工序后，对所述内置二极管通入正向电流；(g)在所述(f)工序后，测定所述半导体装置的第二导通电压；(h)在所述(g)工序后，计算所述第二导通电压与所述第一导通电压的变化值，在其变化值小于规定值的情况下，将所述半导体装置分选为合格品；(i)在所述(h)工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及(j)在所述(i)工序后，计算所述第二漏电流与所述第一漏电流的变化值，在其变化值小于规定值的情况下，将所述半导体装置分选为合格品。其中，所述半导体装置包括：第一导电型的半导体基板，其具有表面以及与所述表面相反侧的背面，并且由碳化硅构成；第一导电型的半导体层，其形成在所述半导体基板的所述表面上，并由碳化硅构成；形成在所述半导体层内，并与所述第一导电型相反的第二导电型的体区；所述第一导电型的源极区，其形成在所述体区内；栅极绝缘膜，其形成在所述体区上；栅电极，其形成在所述栅极绝缘膜上；所述源电极，其以与所述体区以及所述源极区电连接的方式，形成在所述体区上和所述源极区上；所述栅极焊盘电极，其以与所述栅电极电连接的方式，形成在所述栅电极上；以及所述漏电极，其形成在所述半导体基板的所述背面上。此外，所述内置二极管由所述体区和所述半导体层构成。
21.一实施方式的半导体装置的制造方法具备如下工序：(a)准备包含漏电极、源电极、栅极焊盘电极以及内置二极管的半导体装置；(b)在所述(a)工序后，测定所述半导体装
置的第一导通电压；(c)在所述(b)工序后，对所述内置二极管通入正向电流；(d)在所述(c)工序后，测定所述半导体装置的第二导通电压；(e)在所述(d)工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于第一规定值的情况下，将所述半导体装置分选为合格品；(f)在所述(e)工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态、或者相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的漏电流；以及(g)在所述(f)工序后，在所述漏电流小于第二规定值的情况下，将所述半导体装置分选为合格品。
22.一实施方式的半导体装置的制造方法包括如下工序：(a)准备包含漏电极、源电极、栅极焊盘电极以及内置二极管的半导体装置；(b)在所述(a)工序后，测定所述半导体装置的第一导通电压；(c)在所述(a)工序后，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；(d)在所述(b)工序以及所述(c)工序后，对所述内置二极管通入正向电流；(e)在所述(d)工序后，测定所述半导体装置的第二导通电压；(f)在所述(e)工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于第一规定值的情况下，将所述半导体装置分选为合格品的工序；(g)在所述(f)工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及(h)在所述(g)工序后，计算所述第二漏电流与所述第一漏电流的变化值，在该变化值小于第三规定值的情况下，将所述半导体装置分选为合格品。
23.发明效果
24.根据一实施方式，能够减少半导体装置的筛选所需的时间，能够与产品的规格无关地使半导体装置的分选精度恒定。另外，能够提供可实现上述目的的通电检查装置。另外，能够进行半导体装置100的精密的筛选，能够提供可靠性高的半导体装置100。
附图说明
25.图1是表示实施方式1的半导体装置的截面图。
26.图2是表示图1的半导体装置的制造方法的截面图。
27.图3是表示图2后续的半导体装置的制造方法的截面图。
28.图4是表示图3后续的半导体装置的制造方法的截面图。
29.图5是表示实施方式1的通电检查装置的截面图。
30.图6是表示研究例中的通电方法的流程图。
31.图7是表示正向电压相对于接合温度的依赖性(α曲线)的图表。
32.图8是表示α曲线与式1的交点的举动的图表。
33.图9是表示α曲线与式1的交点的举动的图表。
34.图10是表示α曲线与式1的交点的举动的图表。
35.图11是表示实施方式1中的通电方法(半导体装置的制造方法)的流程图。
36.图12是表示实施方式2中的事先的实验的流程图。
37.图13是表示实施方式2中的通电方法(半导体装置的制造方法)的流程图。
38.图14是表示变化值δvon与累计通电时间的关系的图表。
39.图15是表示漏电流idss与累计通电时间的关系的图表。
40.图16是表示实施方式3中的事先的实验的流程图。
41.图17是表示实施方式3中的通电方法(半导体装置的制造方法)的流程图。
具体实施方式
42.以下，基于附图对实施方式进行详细说明。此外，在用于说明实施方式的所有附图中，对具有相同功能的部件标注相同的附图标记，并省略其重复的说明。另外，在以下的实施方式中，除了特别需要时以外，原则上不重复相同或同样的部分的说明。
43.(实施方式1)
44.以下，依次对实施方式1中的半导体装置(半导体芯片)100、通电检查装置200、以及使用了通电检查装置200的通电方法(半导体装置的制造方法)进行说明。
45.＜半导体装置＞
46.首先，使用图1对实施方式1中的半导体装置100进行说明。在此，例示了半导体装置100具有n型的sic功率misfet的情况，但sic功率misfet也可以是p型。在该情况下，以下说明的杂质的导电型全部相反。sic功率misfet具有垂直平面结构。
47.在第一实施例中使用的半导体基板1是包含碳和硅的化合物半导体基板，由碳化硅(sic)制成。半导体基板1具有n型导电性，且具有表面以及与所述表面相反侧的背面。
48.在半导体基板1的背面上形成有漏电极10。漏电极10例如是钛膜、镍膜和金膜的层叠膜，漏电极10的厚度例如为0.5～1.0μm。另外，漏电极10也可以不是它们的层叠膜，而是由它们中的1个构成的单层膜，也可以是与它们不同的导电性膜。
49.在半导体基板1的表面上形成了具有比半导体基板1低的杂质浓度且由碳化硅构成的n型的半导体层(外延层)2。半导体层2作为漂移层发挥功能，与漏电极10电连接。因此，从漏电极10对半导体层2和半导体基板1施加漏极电压。
50.在半导体层2中，形成了p型体区(杂质区)3。在体区3中，形成有n型源极区(杂质区)4。源极区4具有比半导体层2高的杂质浓度。
51.在体区3上以及半导体层2上经由栅极绝缘膜5而形成有栅电极6。栅极绝缘膜5例如是由氧化硅构成的绝缘膜，栅电极6例如是导入了n型杂质的多晶硅那样的导电性膜。从后述的栅极焊盘电极9对栅电极6施加栅极电压。
52.栅电极6被层间绝缘膜7覆盖。层间绝缘膜7例如是由氧化硅构成的绝缘膜。在层间绝缘膜7形成有开口部，该开口部使源极区4的一部分和体区3的一部分开口。
53.以埋入在层间绝缘膜7的开口部内的方式，在层间绝缘膜7上，以与体区3以及源极区4电连接的方式形成了源电极(源极焊盘电极)8。源电极8包括势垒金属膜和形成在势垒金属膜上的导电膜。上述势垒金属膜例如是包含钛膜和氮化钛膜的层叠膜，上述导电膜例如是铝膜。
54.另外，在此虽未图示，但在层间绝缘膜7还形成有使栅电极6的一部分开口的开口部。以埋入在该开口部内的方式，在层间绝缘膜7上形成有与栅电极6电连接的栅极焊盘电极9。栅极焊盘电极9由与源电极8相同的材料构成。
55.以下，记载实施方式1中的各结构的深度以及杂质浓度等参数。另外，以下所示的各个深度是从半导体层2的表面起的深度。换言之，这些深度是各杂质区的厚度。
56.n型半导体基板1具有例如1
×
10
18
～1
×
10
21
cm-3
的杂质浓度。
57.n型的半导体层2例如具有5～50μm的厚度，例如具有1
×
10
14
～1
×
10
17
cm-3
的杂质浓度。
58.p型体区3具有例如500～2000nm的深度，并具有例如1
×
10
16
～1
×
10
19
cm-3
的杂质浓度。
59.n型源极区4具有例如100～1000nm的深度，并具有例如1
×
10
19
～1
×
10
21
cm-3
的杂质浓度。
60.栅电极6作为sic功率misfet的栅极发挥功能，源极区4作为sic功率misfet的源极发挥功能，半导体层2作为sic功率misfet的漏极发挥功能，位于栅电极6下方的体区3作为sic功率misfet的沟道区发挥功能。另外，能够将由p型体区3以及n型的半导体层2构成的寄生pn二极管作为内置二极管而使用，能够将该内置二极管作为逆变器中使用的回流二极管而使用。
61.＜半导体装置(sic功率misfet)的制造方法＞
62.以下，使用图2～4，对半导体装置100的制造方法进行说明。
63.首先，如图2所示，准备半导体基板1。接下来，在半导体基板1的表面上，例如通过外延生长法形成半导体层2。
64.接下来，如图3所示，通过光刻技术和离子注入在半导体层2内形成体区3。接下来，在体区3内，通过光刻技术和离子注入，形成源极区4。
65.接下来，如图4所示，在包含体区3以及源极区4的半导体层2上，通过例如cvd(chemical vapor deposition：化学气相沉积)法而形成栅极绝缘膜5。接下来，在栅极绝缘膜5上，例如通过cvd法形成栅电极6。接下来，通过光刻技术以及蚀刻处理，对栅电极6进行图案化。
66.接下来，以覆盖栅电极6的方式，在半导体层2上例如通过cvd法形成层间绝缘膜7。接下来，通过光刻技术以及蚀刻处理对层间绝缘膜7的一部分进行图案化，从而形成贯通层间绝缘膜7以及栅极绝缘膜5的多个开口部。多个开口部包含到达体区3的一部分以及源极区4的一部分的开口部和到达栅电极6的一部分的开口部。
67.在图4的工序后，经过以下的工序来制造图1所示的半导体装置100。首先，以埋入在层间绝缘膜7的多个开口部内的方式，在层间绝缘膜7上，例如通过溅射法或cvd法，依次形成势垒金属膜和导电膜。接下来，通过光刻技术以及蚀刻处理，对上述势垒金属膜以及上述导电膜进行图案化，从而形成源电极8以及栅极焊盘电极9。源电极8与体区3和源极区4电连接，栅极焊盘电极9与栅电极6电连接。接下来，在半导体基板1的背面上，例如通过溅射法或cvd法形成漏电极10。漏电极10与半导体基板1和半导体层2电连接。
68.此外，在此省略了详细的说明，但在晶片状态的半导体基板1上制造了多个半导体装置100。通过将晶片状态的半导体基板1切割而单片化，作为1个半导体芯片而取得半导体装置100。
69.＜通电检查装置＞
70.以下，使用图5，对实施方式1的通电检查装置200进行说明。
71.如图5所示，通电检查装置200具备冷却板21、绝缘板22、控制设备23、测定用电极24、导电性片25、测定用电极26、测定用电极27以及压力容器28。
72.冷却板21例如由对其表面进行了镀镍处理的铜板构成。冷却板21具有在使用通电检查装置200对半导体装置100通电时用于冷却从半导体装置100产生的热的冷却机构。
73.绝缘板22设置在冷却板21上，例如由陶瓷或氧化铝构成。另外，绝缘板22在其内部具有与控制设备23连接的可变热阻机构。可变热阻机构例如是热泵、微热泵或热管。
74.例如，利用控制设备23进行用于调整流向可变热阻机构的电流或者调整流向可变热阻机构的气体流量等的调整方法，由此能够改变绝缘板22的热阻值。
75.测定用电极24设置在绝缘板22上，例如由对其表面进行了镀金处理的铜板构成。导电性片25设置在测定用电极24上，例如由石墨构成。导电性片25的主要作用在于促进漏电极10与测定用电极24之间的热接触，并且通过导电性片25面内的高的热导率，使半导体装置100整体的温度均匀化。在对半导体装置100通电时，测定用电极24经由导电性片25与漏电极10电连接，从测定用电极24向漏电极10施加漏极电压。
76.测定用电极26和测定用电极27安装在压力容器28，设置在测定用电极24的上方，且位于离开了测定用电极24的位置。能够在测定用电极24与测定用电极26之间、以及测定用电极24与测定用电极27之间设置半导体装置100。在对半导体装置100通电时，测定用电极26与源电极8电连接，从测定用电极26向源电极8施加源极电压，测定用电极27与栅极焊盘电极9电连接，从测定用电极27向栅极焊盘电极9施加栅极电压。
77.测定用电极26和测定用电极27呈针状，例如由以钯为主体的合金构成，除了钯以外，还包含银、金、铂和铜等。另外，在图5中，例示了2个测定用电极26和1个测定用电极27，但在通电检查装置200中也可以具备多个测定用电极26和多个测定用电极27。
78.压力容器28设置在测定用电极24上，并且能够将其内部的压力变更为与其外部的压力不同的压力。在测定用电极24与测定用电极26之间、以及测定用电极24与测定用电极27之间设置半导体装置100的情况下，半导体装置100收纳在压力容器28的内部。
79.例如，在对半导体装置100通电时，能够将压力容器28的内部的压力设定为比压力容器28的外部的压力(大气压)高的压力。另外，为了防止对半导体装置100通电时的放电，优选压力容器28例如由玻璃或树脂那样的绝缘体构成。
80.＜研究例中的通电方法＞
81.以下，使用图6对本技术发明人研究的研究例的通电方法进行说明。
82.在研究例中，与专利文献1同样地，通过计算向内置二极管通入正向电流前后的导通电压的变化值，来挑选半导体装置100是否为合格品。例如，由于层叠缺陷的生长而导通电压的变化值变高的半导体装置100被分选为不合格品。
83.在此，通过本技术发明人等的研究，明确了由于层叠缺陷的生长而产生sic功率misfet的阻断耐压降低的现象。而且，通过本技术发明人等的研究可知与导通电压的变化值无关地发生该现象。
84.因此，在研究例的通电方法中，不仅进行基于导通电压的变化值的判定，还进行基于阻断耐压的变动的判定。在此说明的阻断耐压的变动根据在将源电极8以及栅极焊盘电极9电短路的状态下、或者相对于上述源电极对上述栅极焊盘电极施加了负偏压的状态下，在源电极8与漏电极10之间施加了规定的电压时的漏电流idss的变动值来判断。虽然反复
进行，但研究例的通电方法不是以往已知的技术，而是本技术发明人等设计的新的通电方法。
85.此外，在研究例中使用的通电检查装置与实施方式1的通电检查装置200不同，绝缘板22不包含可变热阻机构，也不应用压力容器28。
86.首先，在步骤s101中，准备半导体装置100。即，准备通过在图1～图4中说明的制造工序制造出的半导体装置100。接下来，将半导体装置100移送至通电检查装置200，在测定用电极24与测定用电极26之间、以及测定用电极24与测定用电极27之间设置半导体装置100。然后，使测定用电极24与漏电极10电连接，使测定用电极26与源电极8电连接，使测定用电极27与栅极焊盘电极9电连接。
87.在步骤s102中，在使源电极8和栅极焊盘电极9电短路的状态下，或者在相对于源电极8对栅极焊盘电极9施加了负偏压的状态下，对源电极8施加0v，测定对漏电极10施加了规定的高电压时的漏电流idss1。
88.在步骤s103中，设定半导体装置100的接合温度tj。接合温度tj的设定通过向内置二极管通入正向电流if来进行。正向电流if是指在使源电极8和栅极焊盘电极9短路的状态下，或者在相对于源电极8对栅极焊盘电极9施加了负偏压的状态下，对源电极8施加正电压，对漏电极10施加0v时，从源电极8流向漏电极10的电流。在此，流过正向电流if直到接合温度tj达到175℃为止，测定此时的正向电压vf。另外，可以通过直流或适当的占空比，例如50％的脉冲来施加正向电流if。
89.在步骤s104中，测定初始状态的导通电压von1。导通电压是sic功率misfet为导通状态时的漏电极10与源电极8之间的电位差。即，导通电压是对漏电极10施加正电压，对源电极8施加0v，逐渐增大栅电极6的电压，从而电流从漏电极10向源电极8流动的状态时的漏电极10与源电极8之间的电位差。
90.在步骤s105中，向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。此外，正向电流if的施加条件与步骤s103相同。
91.在步骤s106中，通过与步骤s104相同的方法，测定最终状态的导通电压von2。
92.在步骤s107中，计算导通电压von2与导通电压von1之间的变化值δvon。变化值δvon由δvon＝(von2﹣von1)/von1求出。此外，在此说明的变化值δvon是绝对值。
93.在步骤s108中，进行变化值δvon的判定。导通电压变化意味着层叠缺陷生长从而导通电阻增加。在变化值δvon小于规定值的情况下，将半导体装置100分选为合格品。例如，在变化值δvon小于0.02的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s109。在变化值δvon为0.02以上的情况下(否)，如步骤s110那样，将半导体装置100分选为非合格品。
94.在步骤s109中，通过与步骤s102同样的方法，测定最终状态的漏电流idss2。
95.在步骤s111中，计算漏电流idss2与漏电流idss1的变化值δidss。通过δidss＝idss2﹣idss1来求出变化值δidss。此外，在此说明的变化值δidss是绝对值。
96.在步骤s112中，进行变化值δidss的判定。在变化值δidss小于规定值的情况下，将半导体装置100分选为合格品。例如，在变化值δidss小于1μa的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s113，对半导体装置100进行后续工序等。在变化值δidss为1μa以上的情况下(否)，如步骤s114那样，将半导体装置100分选为非合格
品。
97.＜研究例的问题点＞
98.以下，使用图7～10对研究例的问题点进行说明。
99.在研究例中，在向内置二极管通入正向电流if时，最大额定接合温度tjmax成为限速因素，存在难以使正向电流if成为最大额定正向电流ifmax的问题。若无法将正向电流if成为最大额定正向电流ifmax，则为了使层叠缺陷生长，需要延长通电时间，因此存在半导体装置的筛选所需的时间增加的问题。为了达到最大额定正向电流ifmax，还具有以适当的占空比进行脉冲驱动而达到最大额定接合温度tjmax的方法，但在该情况下，占空比的倒数部分的通电时间变长，因此也不能说是有效的手段。
100.图7示出了将正向电流if设为30a～50a的范围时的正向电压vf相对于半导体装置100的接合温度tj的依赖性(α曲线)。通过与冷却板21等的热接触，平衡状态下的半导体装置100的接合温度tj使用热阻值rth由以下的“式1”表示。此外，tcp为常温(25℃)。
101.tj＝tcp+rth
×
vf
×
if
ꢀꢀꢀ
(式1)在此，如图8所示，“式1”由一次函数的直线导出。例如，在最大额定接合温度tjmax为175℃的情况下，若将热阻值rth设为0.7k/w，则能够将最大额定正向电流ifmax(50a)下的α曲线与式1的交点计算为最佳的条件。
102.另一方面，如图9所示，若热阻值rth为1.1k/w，则α曲线与式1的交点处的接合温度tj变得过高，超过最大额定接合温度tjmax即175℃。
103.另外，如图10所示，即使热阻值rth为1.1k/w，如果将正向电流if设定为35a左右，则α曲线与式1的交点也接近最佳的条件。然而，在图10中，正向电流if低，因此为了使层叠缺陷生长，需要延长通电时间，半导体装置100的筛选所需的时间增加。
104.另外，层叠缺陷的生长速度主要由在内置二极管的通电过程中在半导体层2的内部蓄积的空穴浓度来决定，但所蓄积的空穴浓度很大程度上依赖于接合温度tj和正向电流if。因此，即使在图8中，当产品的规格改变时，最大额定接合温度tjmax和最大额定正向电流ifmax也不同，因此用于使层叠缺陷生长的条件改变。即，当热阻值rth被固定时，难以将半导体装置100的分选精度保持为恒定。
105.另外，在研究例的步骤s102以及步骤s109中进行的漏电流idss的测定需要施加数千伏的电压，在通常的通电检查装置中无法进行，因此需要在不同的装置中进行步骤s102以及步骤s109。因此，与转移装置来进行测定的作业相应地，半导体装置100的筛选所花费的时间增加。
106.另外，在漏电流idss的测定中，由于施加数千伏的电压，因此容易产生放电。因此，有时以比最大额定电压vdss低的电压进行漏电流idss的测定。于是，与最大额定电压vdss的情况相比，漏电流idss1、漏电流idss2以及变化值δidss测定得低。因此，在后续工序后或产品化后等，有可能产生半导体装置100的耐压不良。
107.如上那样，若考虑研究例中的问题点，则要求一种能够减少半导体装置100的筛选所花费的时间，能够与产品的规格无关地使半导体装置100的分选精度恒定的方法。另外，如果不仅导通电压von的测定，漏电流idss的测定也能够由相同的通电检查装置进行，则能够进一步减少半导体装置100的筛选所需的时间。
108.＜实施方式1中的通电方法(半导体装置的制造方法)＞
109.以下，使用图11对实施方式1中的通电方法进行说明。此外，图11所示的步骤s2～
s14是在步骤s1(图1～图4中说明的制造工序)与步骤s15的后续工序之间对半导体装置100进行的，因此也能够将它们统一视为“半导体装置的制造方法”。即，实施方式1中的半导体装置的制造方法具有步骤s2～s14的通电方法。
110.首先，在步骤s1中，准备半导体装置100。即，准备通过在图1～图4中说明的制造工序制造出的半导体装置100。接下来，将半导体装置100移送至通电检查装置200，在测定用电极24与测定用电极26之间、以及测定用电极24与测定用电极27之间设置半导体装置100。而且，使测定用电极24与漏电极10电连接，使测定用电极26与源电极8电连接，使测定用电极27与栅极焊盘电极9电连接。
111.在步骤s2中，设定半导体装置100的接合温度tj。接合温度tj的设定通过以直流向内置二极管通入最大额定正向电流ifmax来进行。另外，测定此时的最大额定正向电压vfmax。
112.在步骤s3中，判定接合温度tj是否为最大额定接合温度tjmax。在接合温度tj为最大额定接合温度tjmax的情况下(是)，接下来的步骤成为步骤s4。在接合温度tj不是最大额定接合温度tjmax的情况下(否)，在步骤s5中，调整绝缘板22的可变热阻机构的电阻值，调整上述的“式1”的热阻值rth。即，在向内置二极管通入了最大额定正向电流ifmax时，调整可变热阻机构的电阻值，使得成为最大额定接合温度tjmax。反复进行步骤s2、步骤s3以及步骤s5，直到成为该状态为止。
113.在步骤s4中，测定初始状态的导通电压von1。导通电压von1的测定方法与步骤s104相同。
114.在步骤s6中，测定初始状态的漏电流idss1。例如，在将源电极8和栅极焊盘电极9电短路的状态下，或者在相对于源电极8对栅极焊盘电极9施加了负偏压的状态下，对源电极8施加0v，测定对漏电极10施加了规定的电压时的漏电流idss1。在此，规定的电压是最大额定电压vdss。另外，在步骤s6中，将压力容器28的内部的压力设定为比压力容器28的外部的压力高的压力。由此，即使施加数千伏的最大额定电压vdss，也能够防止在压力容器28的内部产生放电。
115.在步骤s7中，向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。在此，正向电流if是最大额定正向电流ifmax。即，在最大额定接合温度tjmax下，向内置二极管通入最大额定正向电流ifmax。
116.在步骤s8中，通过与步骤s4相同的方法，测定最终状态的导通电压von2。
117.在步骤s9中，计算导通电压von2与导通电压von1之间的变化值δvon。变化值δvon由δvon＝(von2﹣von1)/von1求出。此外，在此说明的变化值δvon是绝对值。
118.在步骤s10中，进行变化值δvon的判定。在变化值δvon小于规定值的情况下，能够判断为没有或几乎没有层叠缺陷的生长，因此将半导体装置100分选为合格品。例如，在变化值δvon小于0.02的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s11。在变化值δvon为0.02以上的情况下(否)，如步骤s12那样，将半导体装置100分选为非合格品。
119.在步骤s11中，通过与步骤s6同样的方法，测定最终状态的漏电流idss2。
120.在步骤s13中，计算漏电流idss2与漏电流idss1的变化值δidss。变化值δidss通过δidss＝idss2﹣idss1求出。此外，在此说明的变化值δidss是绝对值。
121.在步骤s14中，进行变化值δidss的判定。在变化值δidss小于规定值的情况下，能够判断为没有或几乎没有层叠缺陷的生长，因此将半导体装置100分选为合格品。例如，在变化值δidss小于1μa的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s15，对半导体装置100进行后续工序等。在变化值δidss为1μa以上的情况下(否)，如步骤s16那样，将半导体装置100分选为非合格品。
122.在通常的通电检查装置中，如研究例那样，热阻值rth被固定。与此相对，在实施方式1的通电检查装置200中，绝缘板22具有可变热阻机构，因此能够使热阻值rth可变。因此，在最大额定接合温度tjmax下，能够向内置二极管通入最大额定正向电流ifmax。因此，能够大幅缩短用于使层叠缺陷生长的通电时间，能够减少半导体装置100的筛选所涉及的时间。
123.另外，由于能够使热阻值rth可变，因此即使产品的规格改变，用于使层叠缺陷生长的条件改变，也能够使半导体装置100的分选时间最小化。另外，在产品的最大额定电压vdss低的情况下(例如600v或1200v)，通常存在上述δvon比高耐压(例如3.3kv)小的倾向。这是因为构成半导体层2的外延层的厚度变薄。在这样的情况下，也可以放宽或取消导通电压的判定基准，仅实施δidss的判定。
124.另外，能够以最大额定电压vdss进行漏电流idss的测定，因此能够抑制在后续工序后等产生半导体装置100的耐压不良的可能。
125.另外，不仅是导通电压von的测定，漏电流idss的测定也能够在同一通电检查装置200中进行，因此能够进一步减少半导体装置100的筛选所需的时间，并且能够进行半导体装置100的精密的筛选。由此，能够提供可靠性高的半导体装置100。
126.(实施方式2)
127.以下，使用图12以及图13，对实施方式2的通电方法(半导体装置的制造方法)进行说明。此外，在以下的说明中，主要对与实施方式1的不同点进行说明，对于与实施方式1重复的点省略说明。
128.在实施方式2中，使用与实施方式1不同的方法进行半导体装置100的筛选。在实施方式2中，代替图11所示的实施方式1的步骤s2～s14，进行图13所示的步骤s40～s49。即，实施方式2中的半导体装置的制造方法具有步骤s40～s49的通电方法。
129.＜事先的实验＞
130.在进行图13所示的步骤s40～s49之前，对多个实验用的半导体装置100分别进行图12所示的实验。
131.首先，在步骤s20中，设定半导体装置100的接合温度tj。接合温度tj的设定通过以直流向内置二极管通入正向电流if来进行。
132.在步骤s21中，判定接合温度tj是否为最大额定接合温度tjmax。在结接合温度tj为最大额定接合温度tjmax的情况下(是)，接下来的步骤成为步骤s22。在接合温度tj不是最大额定接合温度tjmax的情况下(否)，在步骤s23中，进行向内置二极管通入的正向电流if的调整，直到成为最大额定接合温度tjmax为止。在步骤s22及其以后，使用调整后的正向电流if和正向电压vf。
133.在步骤s24中，测定初始状态的导通电压von1。导通电压von1的测定方法与步骤s4相同。在步骤s25中，向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。在步骤s26中，通过与步骤s24相同的方法，测定最终状态的导通电压von2。在步骤s27中，计算
导通电压von2与导通电压von1之间的变化值δvon。变化值δvon由δvon＝(von2﹣von1)/von1求出。
134.在步骤s28中，判定δvon是否饱和。如果δvon饱和，则下一步骤成为步骤s29。如果δvon未饱和，则返回到步骤s25。
135.在步骤s29中，判定是否充分取得了作为实验样本的数据。在此，如果实验用的半导体装置100的个数例如为100个以上，则判定为实验的数据充分，接下来的步骤成为步骤s30。如果上述个数小于100个，则返回到步骤s24，对下一个实验用的半导体装置100进行实验。此外，实验用的半导体装置100的个数不限于100个，越多越好。
136.在步骤s30中，确定饱和时间tsat和导通电压的饱和变化值δvonsat。图14是表示通过该实验得到的变化值δvon与累计通电时间的关系的图表。
137.多个实验用的半导体装置100中的大部分成为“饱和组”所示的图表。在“饱和组”中，随着通电时间的经过，变化值δvon几乎不变动，变化值δvon饱和。即，在“饱和组”中，随着通电时间的经过，层叠缺陷几乎不增加，没有电阻成分的增加。因此，能够将“饱和组”的半导体装置100判断为合格品。
138.另一方面，有时多个实验用的半导体装置100中的一部分成为“非饱和组”所示的图表。在“非饱和组”中，变化值δvon的值随着通电时间的经过而变动。即，在“非饱和组”中，随着通电时间的经过，层叠缺陷增加，电阻成分增加，因此引起导通电压的变动。因此，能够将“非饱和组”的半导体装置100判断为非合格品。
139.根据图14的图表，能够将视为“饱和组”的半导体装置100的变化值δvon充分饱和的通电时间决定为饱和时间tsat。此外，图14所示的第一规定值为在该实验中，在饱和时间tsat中，“饱和组”的半导体装置100的导通电压von2与导通电压von1之间的变化值δvon饱和时的值(导通电压的饱和变化值δvonsat)。
140.例如，图14的第一规定值被设定为将饱和时间tsat设为通电时间“10”时的“饱和组”的半导体装置100的导通电压的饱和变化值δvonsat。如果确保半导体装置100的筛选的可靠性，则通电时间长的一方能够可靠地排除“非饱和组”。
141.另一方面，如果缩短筛选的时间来提高半导体装置100的生产率，则优选如通电时间“5”那样使通电时间短。在该情况下，有可能也包含“非饱和组”的半导体装置100。但是，即使是某种程度的短的通电时间，如后述的图15所示，如果通过实验能够确认漏电流idss在到通电时间“5”为止的期间急剧地变化，则即使是通电时间“5”，也能够通过基于漏电流idss的分选，将变化值δvon的“非饱和组”的半导体装置100作为非合格品排除。
142.考虑到这些情况，优选将饱和时间tsat设定为能够设定在图14中不包含“非饱和组”那样的第一规定值的时间。但是，为了缩短通电时间，也可以将饱和时间tsat设定为在图14中可能包含“非饱和组”的一部分的时间，且比图15中产生漏电流idss的急剧变化的时间长的时间。
143.另外，在图12所示的实验中，也对多个实验用的半导体装置100进行漏电流idss的测定。在该测定中，使用与在步骤s24～s30中使用的实验用的半导体装置100不同的实验用的半导体装置100。以下，对与漏电流idss的测定相关的步骤s31～s35进行说明。
144.在步骤s31中，向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。
145.在步骤s32中，测定漏电流idss。例如，在使源电极8和栅极焊盘电极9电短路的状
态下，或者在相对于源电极8对栅极焊盘电极9施加了负偏压的状态下，对源电极8施加0v，测定对漏电极10施加了规定的电压时的漏电流idss。在此，上述规定的电压是最大额定电压vdss。
146.在步骤s33中，判定内置二极管的通电时间是否达到累计规定时间。即，如果内置二极管的通电时间达到累计规定时间(饱和时间tsat、或者设定为比饱和时间tsat长的时间)，则下一步骤成为步骤s34。如果内置二极管的通电时间未达到累计规定时间，则返回到步骤s31。
147.在步骤s34中，判定是否充分取得了成为实验样本的数据。在此，与步骤s29同样地，实验用的半导体装置100的个数为100个以上，但其个数越多越优选。
148.在步骤s35中，确定最大漏电流idssmax。图15是表示通过该实验得到的漏电流idss与累计通电时间的关系的图表。
149.漏电流idss的增加具有随着通电时间的经过而饱和的倾向，但在多个实验用的半导体装置100中的一部分中，存在漏电流idss突发性地增加的情况。通过本技术发明人的研究可知，这样的突发的漏电流idss的增加不仅在图14的“非饱和组”中产生，在“饱和组”中也有可能产生。
150.层叠缺陷沿着基底面生长，但此时，若存在横穿在半导体基板上形成的pn结的特异性位错，则推测漏电流idss容易增加。而且，推测为其成为主要原因，从而发生了上述的突发性的漏电流idss的增加。
151.因此，在实施方式2中，不仅通过第一规定值来进行筛选的判定，对于产生了某种程度的漏电流idss的半导体装置100，也通过设定第二规定值来进行筛选的判定。
152.该第二规定值参照在步骤s33中测定出的漏电流idss来设定。例如，第二规定值在排除了存在突发性的漏电流idss的增加的值之后，设定为最大的漏电流idss的值或比该漏电流idss稍大的值。将这样设定的第二规定值设为最大漏电流idssmax。另外，此时，预先确认是否能够排除在饱和时间tsat的通电时间内存在突发性的漏电流idss的增加的值。因此，将步骤s33的累计规定时间设定为饱和时间tsat以上的时间。
153.如上所述，通过对多个实验用的所述半导体装置100事先进行图12的实验，基于该结果，决定饱和时间tsat、第一规定值(导通电压的饱和变化值δvonsat)以及第二规定值(最大漏电流idssmax)。
154.＜实施方式2中的通电方法(半导体装置的制造方法)＞
155.以下，使用图13对实施方式2的通电方法(半导体装置的制造方法)进行说明。此外，实施方式2的通电方法(半导体装置的制造方法)即使不利用通电检查装置200也能够实施，但也可以与实施方式1同样地利用通电检查装置200来实施。
156.首先，在步骤s40中，准备半导体装置100。即，与实施方式1同样地，准备通过在图1～图4中说明的制造工序制造出的半导体装置100。
157.在步骤s41中，测定初始状态的导通电压von1。导通电压von1的测定方法与步骤s24相同。在步骤s42中，以饱和时间tsat向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。
158.在步骤s43中，确认内置二极管的通电时间是否达到了饱和时间tsat。在通电时间达到了饱和时间tsat的情况下(是)，接下来的步骤成为步骤s44。在通电时间未达到饱和时
间tsat的情况下(否)，反复进行步骤s42直到通电时间达到饱和时间tsat为止。在步骤s44中，利用与步骤s41相同的方法，测定最终状态的导通电压von2。
159.在步骤s45中，计算导通电压von2与导通电压von1之间的变化值δvon。变化值δvon由δvon＝(von2﹣von1)/von1求出。
160.在步骤s46中，进行变化值δvon的判定。在变化值δvon小于第一规定值(导通电压的饱和变化值δvonsat)的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s47。在变化值δvon大于第一规定值的情况下(否)，如步骤s48那样，将半导体装置100分选为非合格品。
161.在步骤s47中，通过与步骤s31同样的方法，测定漏电流idss。此外，漏电流idss通过半导体装置100的最大额定电压来测定。
162.在步骤s49中，进行漏电流idss的判定。在漏电流idss小于第二规定值(最大漏电流idssmax)的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s50，对半导体装置100进行后续工序等。在漏电流idss大于第二规定值的情况下(否)，如步骤s51那样，将半导体装置100分选为非合格品。
163.这样，在实施方式2中，通过将内置二极管的通电时间设为饱和时间tsat，使用第一规定值(导通电压的饱和变化值δvonsat)以及第二规定值(最大漏电流idssmax)，能够进行半导体装置100的精密的筛选。因此，能够分选导通电压的变化值δvon小且漏电流idss小的半导体装置100，因此能够提供可靠性高的半导体装置100。
164.(实施方式3)
165.以下，使用图16以及图17，对实施方式3中的通电方法(半导体装置的制造方法)进行说明。此外，在以下的说明中，主要对与实施方式2的不同点进行说明，对于与实施方式2重复的点省略说明。
166.在实施方式2中，通过与第二规定值(最大漏电流idssmax)进行比较，进行漏电流idss的分选。在实施方式3中，在漏电流idss的分选中，与实施方式1同样地使用变化值δidss。因此，在实施方式3中，将图13所示的实施方式2的步骤s40～s49的一部分置换为图17所示的步骤s70～s73。
167.＜事先的实验＞
168.在进行图17所示的步骤s40～s48、s70～s73之前，对多个实验用的半导体装置100分别进行图16所示的实验。此外，与第一规定值(导通电压的饱和变化值δvonsat)有关的实验与实施方式2的步骤s20～s30相同，因此省略它们的说明。
169.首先，在步骤s22之后，实施步骤s60。在步骤s60中，使用与步骤s32相同的方法，测定漏电流idss1。此外，漏电流idss1通过半导体装置100的最大额定电压来测定。在步骤s61中，向半导体装置100的内置二极管通入正向电流if，使层叠缺陷生长。在步骤s62中，使用与步骤s60相同的方法，测定漏电流idss2。此外，漏电流idss2通过半导体装置100的最大额定电压来测定。
170.在步骤s63中，判定内置二极管的通电时间是否达到了累计规定时间。即，如果内置二极管的通电时间达到了累计规定时间(饱和时间tsat、或者设定为比饱和时间tsat长的时间)，则下一步骤成为步骤s64。如果内置二极管的通电时间未达到累计规定时间，则返回到步骤s61。
171.在步骤s64中，判定是否充分取得了成为实验样本的数据。在此，与步骤s29同样地，实验用的半导体装置100的个数为100个以上，但其个数越多越优选。
172.在步骤s65中，进行漏电流的变化值δidss的计算。变化值δidss通过δidss＝idss2﹣idss1求出。
173.在步骤s66中，作为第三规定值，决定漏电流的最大变化值δidssmax。参照在步骤s64中计算出的变化值δidss来设定该第三规定值。例如，第三规定值在排除了存在图15所示的突发性的漏电流idss的增加的值之后，设定为通过多个实验用的半导体装置100计算出的变化值δidss中的最大的变化值δidss、或者比该变化值δidss稍大的值。将这样设定的第三规定值设为漏电流的最大变化值δidssmax。最大变化值δidssmax例如为1μa。
174.如上所述，通过对多个实验用的所述半导体装置100事先进行图16的实验，基于该结果，决定饱和时间tsat、第一规定值(导通电压的饱和变化值δvonsat)以及第三规定值(漏电流的最大变化值δidssmax)。
175.＜实施方式3中的通电方法(半导体装置的制造方法)＞
176.以下，使用图17对实施方式3的通电方法(半导体装置的制造方法)进行说明。此外，实施方式3的通电方法(半导体装置的制造方法)即使不利用通电检查装置200也能够实施，但也可以与实施方式1同样地利用通电检查装置200来实施。
177.在实施方式3中，在步骤s41与步骤s42之间进行步骤s70。此外，步骤s70也可以在步骤s40与步骤s41之间。在步骤s70中，使用与步骤s60相同的方法，测定漏电流idss1。之后，与实施方式2同样地进行步骤s42～s48。对于在步骤s46中分选为合格品的半导体装置100，进行步骤s71～s73。
178.在步骤s71中，使用与步骤s62相同的方法，测定漏电流idss2。此外，漏电流idss2通过半导体装置100的最大额定电压来测定。在步骤s72中，进行漏电流的变化值δidss的计算。变化值δidss通过δidss＝idss2﹣idss1求出。
179.在步骤s73中，进行变化值δidss的判定。在变化值δidss小于第三规定值(漏电流的最大变化值δidssmax)的情况下(是)，将半导体装置100分选为合格品。然后，下一步骤成为步骤s50，对半导体装置100进行后续工序等。在变化值δidss大于第三规定值的情况下(否)，如步骤s51那样，将半导体装置100分选为非合格品。
180.这样，在实施方式3中，通过将内置二极管的通电时间设为饱和时间tsat，使用第一规定值(导通电压的饱和变化值δvonsat)以及第三规定值(漏电流的最大变化值δidssmax)，能够进行半导体装置100的精密的筛选。因此，能够分选导通电压的变化值δvon小且漏电流idss小的半导体装置100，因此能够提供可靠性高的半导体装置100。
181.以上，基于上述实施方式对本发明进行了具体说明，但本发明并不限于上述实施方式，在不脱离其主旨的范围内能够进行各种变更。
182.附图标记的说明
183.1半导体基板
184.2半导体层
185.3体区
186.4源极区
187.5栅极绝缘膜
188.6栅电极
189.7层间绝缘膜
190.8源电极(源极焊盘电极)
191.9栅极焊盘电极
192.10漏电极
193.21冷却板
194.22绝缘板
195.23控制设备
196.24测定用电极
197.25导电性片
198.26测定用电极
199.27测定用电极
200.28压力容器
201.100半导体装置(半导体芯片)
202.200通电检查装置。

技术特征：
1.一种通电检查装置，其特征在于，具备：冷却板；绝缘板，其设置在所述冷却板上；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置，所述绝缘板具有可变热阻机构，能够将半导体装置设置在所述第一电极与所述第二电极之间、以及所述第一电极与所述第三电极之间。2.根据权利要求1所述的通电检查装置，其特征在于，所述通电检查装置还具备压力容器，该压力容器设置在所述第一电极上，并且能够将其内部的压力变更为与其外部的压力不同的压力，所述第二电极和所述第三电极安装在所述压力容器，在所述第一电极与所述第二电极之间、以及所述第一电极与所述第三电极之间设置所述半导体装置的情况下，所述半导体装置收纳在所述压力容器的内部。3.根据权利要求2所述的通电检查装置，其特征在于，所述压力容器由绝缘体构成。4.一种使用了通电检查装置的半导体装置的制造方法，所述该通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上，且具有可变热阻机构；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置，其特征在于，所述制造方法具备如下工序：a准备包含漏电极、源电极以及栅极焊盘电极的半导体装置；b在所述a的工序后，在所述第一电极与所述第二电极之间以及所述第一电极与所述第三电极之间设置所述半导体装置，使所述第一电极与所述漏电极电连接，使所述第二电极与所述源电极电连接，使所述第三电极与所述栅极焊盘电极电连接；c在所述b的工序后，在对所述半导体装置的内置二极管通入了所述半导体装置的最大额定正向电流时，调整所述可变热阻机构的电阻值，使得成为所述半导体装置的最大额定接合温度；d在所述c的工序后，测定所述半导体装置的第一导通电压；e在所述c的工序后，在使所述源电极和所述栅极焊盘电极电短路的状态下，或者，在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；f在所述d的工序以及所述e的工序后，对所述内置二极管通入正向电流；g在所述f的工序后，测定所述半导体装置的第二导通电压；
h在所述g的工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于规定值的情况下，将所述半导体装置分选为合格品；i在所述h的工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及j在所述i的工序后，计算所述第二漏电流与所述第一漏电流的变化值，在该变化值小于规定值的情况下，将所述半导体装置分选为合格品，所述a的工序包含如下工序：a1准备具有表面以及与所述表面相反侧的背面，并且由碳化硅构成的第一导电型的半导体基板；a2在所述半导体基板的所述表面上形成由碳化硅构成的所述第一导电型的半导体层；a3在所述半导体层内形成与所述第一导电型相反的第二导电型的体区；a4在所述体区内形成所述第一导电型的源极区；a5在所述体区上形成栅极绝缘膜；a6在所述栅极绝缘膜上形成栅电极；a7以与所述体区以及所述源极区电连接的方式在所述体区上以及所述源极区上形成所述源电极，以与所述栅电极电连接的方式在所述栅电极上形成所述栅极焊盘电极；以及a8在所述半导体基板的所述背面上形成所述漏电极，所述内置二极管由所述体区和所述半导体层构成。5.根据权利要求4所述的半导体装置的制造方法，其特征在于，在所述f的工序中，在所述半导体装置的最大额定接合温度下，对所述半导体装置的内置二极管通入所述半导体装置的最大额定正向电流。6.根据权利要求5所述的半导体装置的制造方法，其特征在于，在所述e的工序和所述i的工序中，通过所述半导体装置的最大额定电压来测定所述第一漏电流和所述第二漏电流。7.根据权利要求6所述的半导体装置的制造方法，其特征在于，所述通电检查装置还具备压力容器，该压力容器设置在所述第一电极上，并且能够将其内部的压力变更为与其外部的压力不同的压力，所述第二电极以及所述第三电极安装在所述压力容器，在所述b的工序中，所述半导体装置收纳在所述压力容器的内部，在所述e的工序以及所述i的工序中，所述压力容器的内部的压力比所述压力容器的外部的压力高。8.根据权利要求7所述的半导体装置的制造方法，其特征在于，所述压力容器由绝缘体构成。9.一种使用了通电检查装置的通电方法，所述通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上，且具有可变热阻机构；
第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置。，其特征在于，所述通电方法具备如下工序：a准备包含漏电极、源电极和栅极焊盘电极的半导体装置；b在所述a的工序后，在所述第一电极与所述第二电极之间、以及所述第一电极与所述第三电极之间设置所述半导体装置，使所述第一电极与所述漏电极电连接，使所述第二电极与所述源电极电连接，使所述第三电极与所述栅极焊盘电极电连接；c在所述b的工序后，在对所述半导体装置的内置二极管通入了所述半导体装置的最大额定正向电流时，调整所述可变热阻机构的电阻值，使得成为所述半导体装置的最大额定接合温度；d在所述c的工序后，测定所述半导体装置的第一导通电压；e在所述c的工序后，在使所述源电极和所述栅极焊盘电极电短路的状态下，或者，在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；f在所述d的工序以及所述e的工序后，对所述内置二极管通入正向电流；g在所述f的工序后，测定所述半导体装置的第二导通电压；h在所述g的工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于规定值的情况下，将所述半导体装置分选为合格品；i在所述h的工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及j在所述i的工序后，计算所述第二漏电流与所述第一漏电流的变化值，在该变化值小于规定值的情况下，将所述半导体装置分选为合格品，所述半导体装置包含：第一导电型的半导体基板，其具有表面以及与所述表面相反侧的背面，并且由碳化硅构成；所述第一导电型的半导体层，其形成在所述半导体基板的所述表面上，并且由碳化硅构成；与所述第一导电型相反的第二导电型的体区，其形成在所述半导体层内；所述第一导电型的源极区，其形成在所述体区内；栅极绝缘膜，其形成在所述体区上；栅电极，其形成在所述栅极绝缘膜上；所述源电极，其以与所述体区以及所述源极区电连接的方式，形成在所述体区上和所述源极区上；所述栅极焊盘电极，其以与所述栅电极电连接的方式，形成在所述栅电极上；以及所述漏电极，其形成在所述半导体基板的所述背面上，
所述内置二极管由所述体区和所述半导体层构成。10.根据权利要求9所述的通电方法，其特征在于，在所述f的工序中，在所述半导体装置的最大额定接合温度下，对所述半导体装置的内置二极管通入所述半导体装置的最大额定正向电流。11.根据权利要求10所述的通电方法，其特征在于，在所述e的工序和所述i的工序中，通过所述半导体装置的最大额定电压来测定所述第一漏电流和所述第二漏电流。12.根据权利要求11所述的通电方法，其特征在于，所述通电检查装置还具备压力容器，该压力容器设置在所述第一电极上，并且能够将其内部的压力变更为与其外部的压力不同的压力，所述第二电极以及所述第三电极安装在所述压力容器，在所述b的工序中，所述半导体装置收纳在所述压力容器的内部，在所述e的工序以及所述i的工序中，所述压力容器的内部的压力比所述压力容器的外部的压力高。13.根据权利要求12所述的通电方法，其特征在于，所述压力容器由绝缘体构成。14.一种半导体装置的制造方法，其特征在于，所述制造方法具备如下工序：a准备包含漏电极、源电极、栅极焊盘电极以及内置二极管的半导体装置；b在所述a的工序后，测定所述半导体装置的第一导通电压；c在所述b的工序后，对所述内置二极管通入正向电流；d在所述c的工序后，测定所述半导体装置的第二导通电压；e在所述d的工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于第一规定值的情况下，将所述半导体装置分选为合格品；f在所述e的工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态、或者相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的漏电流；以及g在所述f的工序后，在所述漏电流小于第二规定值的情况下，将所述半导体装置分选为合格品。15.根据权利要求14所述的半导体装置的制造方法，其特征在于，基于事先对多个实验用的所述半导体装置进行的实验的结果来设定所述第一规定值以及所述第二规定值，所述实验分别具有如下工序：x1测定所述半导体装置的第一导通电压；x2在所述x1的工序后，以第一饱和时间对所述内置二极管通入正向电流；x3在所述x2的工序后，测定所述半导体装置的第二导通电压；以及x4在所述x3的工序后，计算所述第二导通电压与实验时的所述第一导通电压的变化值，所述第一规定值是在所述实验中在所述第一饱和时间内所述第二导通电压与所述第
一导通电压的变化值饱和时的值，以第一饱和时间进行所述c的工序。16.根据权利要求15所述的半导体装置的制造方法，其特征在于，所述实验还具有以下工序：y1以所述第一饱和时间向所述内置二极管通入正向电流；以及y2在所述y1的工序之后，在使所述源电极和所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的漏电流，参照在所述y2的工序中测定出的所述漏电流来设置所述第二规定值。17.根据权利要求16所述的半导体装置的制造方法，其特征在于，通过所述半导体装置的最大额定电压来测定所述f的工序的所述漏电流和所述y2的工序的所述漏电流。18.根据权利要求14所述的半导体装置的制造方法，其特征在于，所述a的工序包含如下工序：a1准备具有表面以及与所述表面相反侧的背面，并且由碳化硅构成的第一导电型的半导体基板；a2在所述半导体基板的所述表面上形成由碳化硅构成的所述第一导电型的半导体层；a3在所述半导体层内形成与所述第一导电型相反的第二导电型的体区；a4在所述体区内形成所述第一导电型的源极区；a5在所述体区上形成栅极绝缘膜；a6在所述栅极绝缘膜上形成栅电极；a7以与所述体区以及所述源极区电连接的方式在所述体区上以及所述源极区上形成所述源电极，以与所述栅电极电连接的方式在所述栅电极上形成所述栅极焊盘电极；以及a8在所述半导体基板的所述背面上形成所述漏电极，所述内置二极管由所述体区和所述半导体层构成。19.一种半导体装置的制造方法，其特征在于，所述制作方法具备如下工序：a准备包含漏电极、源电极、栅极焊盘电极以及内置二极管的半导体装置；b在所述a的工序后，测定所述半导体装置的第一导通电压；c在所述a的工序后，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；d在所述b的工序以及所述c的工序后，对所述内置二极管通入正向电流；e在所述d的工序后，测定所述半导体装置的第二导通电压；f在所述e的工序后，计算所述第二导通电压与所述第一导通电压的变化值，在该变化值小于第一规定值的情况下，将所述半导体装置分选为合格品；g在所述f的工序后，对于被分选为合格品的所述半导体装置，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；
以及h在所述g的工序后，计算所述第二漏电流与所述第一漏电流的变化值，在该变化值小于第三规定值的情况下，将所述半导体装置分选为合格品。20.根据权利要求19所述的半导体装置的制造方法，其特征在于，基于事先对多个实验用的所述半导体装置进行的实验的结果来设定所述第一规定值以及所述第三规定值，所述实验分别具有如下工序：x1测定所述半导体装置的第一导通电压；x2在所述x1的工序后，以第一饱和时间对所述内置二极管通入正向电流；x3在所述x2的工序后，测定所述半导体装置的第二导通电压；以及x4在所述x3的工序后，计算所述第二导通电压与实验时的所述第一导通电压的变化值，所述第一规定值是在所述实验中在所述第一饱和时间内所述第二导通电压与所述第一导通电压的变化值饱和时的值，以第一饱和时间进行所述d的工序。21.根据权利要求20所述的半导体装置的制造方法，其特征在于，所述实验分别还具有如下工序：z1在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第一漏电流；z2在所述z1的工序后，以所述第一饱和时间对所述内置二极管通入正向电流；z3在所述z2的工序后，在使所述源电极以及所述栅极焊盘电极电短路的状态下，或者在相对于所述源电极对所述栅极焊盘电极施加了负偏压的状态下，测定在所述源电极与所述漏电极之间施加了规定的电压时的第二漏电流；以及z4在所述z3的工序后，计算所述第二漏电流与所述第一漏电流的变化值，参照在所述z4的工序中计算出的所述变化值来设定所述第三规定值。22.根据权利要求21所述的半导体装置的制造方法，其特征在于，通过所述半导体装置的最大额定电压来测定所述c的工序的所述第一漏电流、所述g的工序的所述第二漏电流、所述z1的工序的所述第一漏电流和所述z3的工序的所述第二漏电流。23.根据权利要求19所述的半导体装置的制造方法，其特征在于，所述a的工序包含如下工序：a1准备具有表面以及与所述表面相反侧的背面，并且由碳化硅构成的第一导电型的半导体基板；a2在所述半导体基板的所述表面上形成由碳化硅构成的所述第一导电型的半导体层；a3在所述半导体层内形成与所述第一导电型相反的第二导电型的体区；a4在所述体区内形成所述第一导电型的源极区；a5在所述体区上形成栅极绝缘膜；a6在所述栅极绝缘膜上形成栅电极；
a7以与所述体区以及所述源极区电连接的方式在所述体区上以及所述源极区上形成所述源电极，以与所述栅电极电连接的方式在所述栅电极上形成所述栅极焊盘电极；以及a8在所述半导体基板的所述背面上形成所述漏电极，所述内置二极管由所述体区和所述半导体层构成。24.根据权利要求23所述的半导体装置的制造方法，其特征在于，使用通电检查装置来进行所述b的工序～所述h的工序，所述通电检查装置具备：冷却板；绝缘板，其设置在所述冷却板上，且具有可变热阻机构；第一电极，其设置在所述绝缘板上；以及第二电极和第三电极，其设置在所述第一电极的上方，并且位于离开了所述第一电极的位置，在所述a的工序之后且在所述b的工序和所述c的工序之前具备如下工序：i在所述a的工序之后，在所述第一电极与所述第二电极之间、以及在所述第一电极与所述第三电极之间设置所述半导体装置，使所述第一电极与所述漏电极电连接，使所述第二电极与所述源电极电连接，使所述第三电极与所述栅极焊盘电极电连接；以及j在所述i的工序之后，在向所述半导体装置的内置二极管通入了所述半导体装置的最大额定正向电流时，调整所述可变热阻机构的电阻值，使得成为所述半导体装置的最大额定接合温度。25.根据权利要求24所述的半导体装置的制造方法，其特征在于，在所述d的工序中，在所述半导体装置的最大额定接合温度下，对所述半导体装置的内置二极管通入所述半导体装置的最大额定正向电流。26.根据权利要求25所述的半导体装置的制造方法，其特征在于，通过所述半导体装置的最大额定电压来测定所述c的工序的所述第一漏电流和所述g的工序的所述第二漏电流。27.根据权利要求26所述的半导体装置的制造方法，其特征在于，所述通电检查装置还具备压力容器，该压力容器设置在所述第一电极上，并且能够将其内部的压力变更为与其外部的压力不同的压力，所述第二电极以及所述第三电极安装在所述压力容器，在所述i的工序中，所述半导体装置收纳在所述压力容器的内部，在所述c的工序以及所述g的工序中，所述压力容器的内部的压力比所述压力容器的外部的压力高。28.根据权利要求27所述的半导体装置的制造方法，其特征在于，所述压力容器由绝缘体构成。

技术总结
一种通电检查装置(200)具备冷却板(21)、设置在冷却板(21)上的绝缘板(22)、设置在绝缘板(22)上的测定用电极(24)、以及设置在测定用电极(24)的上方且位于离开了测定用电极(24)的位置的测定用电极(26)和测定用电极(27)。绝缘板(22)具有可变热阻机构。能够在测定用电极(24)与测定用电极(26)之间、以及在测定用电极(24)与测定用电极(27)之间设置半导体装置(100)。(100)。(100)。


技术研发人员：佐川雅一 小西久美子 三木浩史 毛利友纪
受保护的技术使用者：株式会社日立功率半导体
技术研发日：2022.02.24
技术公布日：2023/8/13