用于薄层转移的供体衬底及相关转移方法与流程

1.本发明涉及半导体和微电子领域。本发明涉及一种供体衬底，适于将薄层转移到受体衬底上，并且特别涉及低温下转移到受体衬底上，所述衬底包括成品或半成品电子部件。本发明还涉及一种利用所述受体衬底进行转移的方法。


背景技术：

2.三维(3d)电路集成近几年迅猛发展，因为它允许将各种功能结合起来，同时使系统的尺寸最小化。3d集成基于电子装置层的竖向堆叠。这种堆叠需要在已有装置层上方形成晶体材料层。所述已有装置层既不均匀也不是晶体，这妨碍例如外延等常规的晶体薄层生长技术的应用。还需要保持低温，这是因为已经制造的装置层(尤其可能包括金属化处)的耐温性通常是有限的。
3.因此，3d集成优选地采用从供体衬底到受体衬底的薄层转移技术，所述受体衬底可包括一层或多层装置层。
4.几种已知的层转移方法基于通过直接键合将供体衬底(将从中获得期望的晶体薄层)组装到受体衬底上。然后，供体衬底经过薄化步骤，之后形成薄层。该薄化步骤可以通过现有技术中已知的各种工艺来完成，尤其是：
[0005]-智能剥离
tm
工艺，特别适于形成极薄层(厚度通常在几纳米和1微米之间)：它基于在组装步骤之前，在待组装面处，将气态物质植入到供体衬底中，以形成包埋脆性平面；组装后，在断裂步骤中，供体衬底沿脆化面分离，以使受体衬底上仅留下薄层；
[0006]-机械化学薄化工艺，包括机械打磨、机械化学抛光和化学蚀刻，特别适于形成厚度在几微米到几十微米甚至几百微米之间的层。
[0007]
当然，上述技术并非详尽无遗，其他已知技术也可用于供体衬底的薄化。
[0008]
如上所述，智能剥离
tm
工艺特别适于形成极薄层。转移后，需要实施若干操作以使转移层可用于制造电子装置：克服植入缺陷，开裂表面抛光，同一层薄化和键合界面闭合。这些操作通常在高温下实施，特别是在soi(绝缘体上硅)结构的制造背景下。在这种情况下，3d集成必须在低温下进行，以免损坏装置的底层。
[0009]
文献fr2978603提出了一种有助于克服低温下的植入缺陷的解决方案。
[0010]
发明目的
[0011]
本发明旨在通过提出一种特别适于将高质量单晶层移置至受体衬底上的供体衬底来改善现有技术，特别是在所述受体衬底由于电子装置的存在而与高温不相容的情况下。本发明还涉及一种将薄层从所述供体衬底转移到受体衬底上的方法。


技术实现要素：

[0012]
本发明涉及一种供体衬底，用于将第一材料制成的单晶薄层转移到受体衬底上，所述供体衬底具有正面和背面，并且包括：
[0013]-包埋脆性平面，其限定供体衬底的上部和下部，
[0014]-在上部中的正面侧的第一层，与包埋脆性平面相邻的第二层，以及插入到第一层和第二层之间的停止层，第一层由第一材料构成并旨在形成单晶薄层，停止层由能够相对于第一材料提供选择性蚀刻的第二材料形成，
[0015]-非晶化子部，通过离子植入变为非晶形，其厚度严格小于上部的厚度，并且至少包含第一层；第二层至少包括与包埋脆性平面相邻的单晶亚层，所述亚层旨在形成非晶化子部的重结晶晶芽。
[0016]
根据本发明的单独存在或以任何可行的组合存在的有利特征：
[0017]
·
非晶化子部包含停止层；
[0018]
·
非晶化子部包含第二层与停止层相邻的一部分；
[0019]
·
第二层由第一材料构成；
[0020]
·
第一材料选自硅、锗或硅/锗合金；
[0021]
·
第二材料选择锗硅或高掺杂硅；
[0022]
·
第一层的厚度在5nm到500nm之间；
[0023]
·
停止层的厚度在2nm到100nm之间；
[0024]
·
第二层的厚度在50nm到1000nm之间；
[0025]
·
供体衬底包括沉积在第一层上的非晶硅键合层；
[0026]
·
键合层的厚度在2nm到20nm之间；
[0027]
·
供体衬底包括沉积在第一层和键合层之间的氧化硅中间层；
[0028]
·
中间层的厚度在10nm到200nm之间。
[0029]
本发明还涉及一种将第一材料制成的单晶薄层转移到受体衬底上的方法。
[0030]
根据第一实施例，该转移方法包括以下步骤：
[0031]
a)提供如上所述的供体衬底，
[0032]
b)提供受体衬底，
[0033]
c)通过将供体衬底的正面直接键合到受体衬底上进行组装，
[0034]
d)沿包埋脆性平面分离，以将供体衬底的上部转移到受体衬底上，
[0035]
e)非晶化子部重结晶，以恢复第一层的单晶质量，然后形成单晶薄层，
[0036]
f)对第二层进行学蚀刻，然后相对于单晶薄层选择性地对停止层进行化学蚀刻。
[0037]
有利地，步骤e)重结晶包括在450℃到900℃之间，优选450℃到550℃的温度下进行热处理。
[0038]
根据第二实施例，该转移方法包括以下步骤：
[0039]
a)提供如上所述的供体衬底，
[0040]
a')非晶化子部重结晶，以恢复第一层的单晶质量，而不会影响包埋脆性平面，重结晶的第一层形成单晶薄层，
[0041]
b)提供受体衬底，
[0042]
c)通过将供体衬底的正面直接键合到受体衬底上进行组装，
[0043]
d)沿包埋脆性平面分离，以将供体衬底的上部转移到受体衬底上，
[0044]
f)对第二层进行学蚀刻，然后相对于单晶薄层选择性地对停止层进行化学蚀刻。
[0045]
有利地，步骤a')重结晶包括激光热处理，其施加于供体衬底的正面处并被配置为诱导非晶化子部的固相外延。
[0046]
根据本发明的第一或第二实施例的转移方法的单独存在或以任何可行的组合存在的有利特征：
[0047]
·
步骤d)分离包括在低于或等于400℃，优选250℃到400℃之间的温度下进行热处理；
[0048]
·
步骤a)提供供体衬底包括将离子植入到最初具有单晶质量的所述衬底的上部，以形成非晶化子部；
[0049]
·
在步骤f)中，第二层的化学蚀刻相对于停止层具有选择性。
附图说明
[0050]
本发明的其他特征和优势将在以下参考附图的详细说明中阐释，其中：
[0051]
[图1]
[0052]
[图2]
[0053]
[图3]图1、图2和图3示出了根据本发明的三种变型的供体衬底；
[0054]
[图4]
[0055]
[图5]图4和图5示出了根据本发明的实施例和该实施例的变型的供体衬底；
[0056]
[图6]图6示出了根据本发明的供体衬底的制造步骤；
[0057]
[图7]
[0058]
[图8]图7和图8示出了根据本发明第一实施例将单晶薄层转移到受体衬底上的方法的步骤；
[0059]
[图9]图9示出了根据本发明的转移方法获得的结构的变型；
[0060]
[图10]
[0061]
[图11]图10和图11示出了，根据本发明的将单晶薄层转移到受体衬底上的方法的第二实施例的步骤。
[0062]
这些图是示意图，并且为了便于阅读，没有按比例绘制。具体地，沿z轴所示的层厚度与沿x轴和y轴所示水平尺寸不成比例。图中相同的附图标记可以用于相同类型的元件。各种可能性(下文发明内容中阐明和/或详细介绍的实施变型和实施例)之间并不构成互相排除的关系，并且能够相互组合。
具体实施方式
[0063]
本发明涉及一种供体衬底100，用于将第一材料制成的单晶薄层1转移到受体衬底2上。第一材料优选地选自硅、锗或硅/锗合金。在说明书下文中，提及(第一或第二)材料时，并非指定其结构和晶体学特性，而只是指出其性质：例如，非晶、多晶或单晶硅，构成本说明书含义中的材料。
[0064]
供体衬底100通常为直径在150mm到450mm或更大，厚度通常在300μm到900μm之间的片状。其具有如图1所示的正面100a和背面100b。
[0065]
包埋脆性平面30限定了供体衬底100的上部101和下部102。它平行于供体衬底100的正面100a的主平面(x,y)延伸。
[0066]
包埋脆性平面30，如在智能剥离
tm
工艺中熟知的那样，是通过轻物质离子植入形成的，所述植入是在供体衬底100的正面100a侧操作的。植入物质优选氢、氦或这两种物质的
组合。包埋脆性平面30包括由植入的轻物质产生的透镜状的纳米缝。
[0067]
供体衬底100的上部101中包括停止层15，其在平行于包埋脆性平面30的平面上延伸。停止层15由能够提供相对于第一材料选择性蚀刻的第二材料形成。通常，第二材料选择自锗硅(sige)或高掺杂硅：当第一材料是硅或锗时，适用第一材料；当第一材料是硅、锗或硅/锗时，适用第二材料。采用锗硅第二材料的情况下，锗的比例通常在10％到40％之间。采用掺杂硅第二材料的情况下，优选例如p型硼掺杂，在1e18 b/cm3到le20 b/cm3之间。
[0068]
停止层15插入到正面100a侧的第一层10和与包埋脆性平面30相邻的第二层20之间。停止层15的厚度在2nm到100nm之间。
[0069]
第一层10和第二层20设置在停止层15两侧。第一层10由第一材料构成，并且旨在构成将被转移到受体衬底2上的单晶薄层1。例如，它的厚度可能在5nm到500nm之间，这取决于薄层1所需的厚度。
[0070]
第二层20的厚度在50nm到1000nm之间。可以理解，第一层10、停止层15和第二层20的厚度之和等于包埋脆性平面30的深度。
[0071]
第二层20可以由第一材料构成。优选地，供体衬底100主要由单晶结构的所述第一材料构成；只有停止层15是第二材料构成的，以确保转移过程中的选择性蚀刻。
[0072]
供体衬底100还包括在上部101中的非晶化子部101'、101”、101”'。在本发明的背景中，非晶形是指通过离子植入而变为非晶形；这意味着子部101'、101”、101”'在具有非晶形结构前，具有晶体结构，并且甚至单晶结构。下面将详细描述可能使子部101'、101”、101”'变为非晶形的离子类型。
[0073]
这种非晶化子部101'、101”、101”'至少包含第一层10并且在深度上或多或少地延伸，其厚度严格小于上部101的厚度。这相当于说第二层20至少包括与包埋脆性平面30相邻的单晶亚层22。
[0074]
非晶化子部101'、101”、101”'可包含上述一层或多层。根据图1所示的第一变型，非晶化子部101'仅包括第一层10。根据第二变型(图2)，除第一层10以外，子部101”包括停止层15。最后，根据如图3所示的第三变型，非晶化子部101”'包含第二层20与停止层15相邻的部分21。在所有变型中，在非晶化子部101'、101”、101”'之外，存在单晶亚层22、第二层20与包埋脆性平面30相邻的部分。
[0075]
供体衬底100，由于正面100a侧存在旨在组装到受体衬底2上的101'、101”、101”'非晶化子部，因此有利于直接键合和粘接界面的良好固化。温度升高时非晶形表面形变更好并且比单晶表面更好地吸收键合水层。因此，参照本发明的转移方法，如下所述，非晶化子部101'、101”、101”'的存在允许在更低温度下更好地闭合键合界面。
[0076]
根据一种具体实施例，供体衬底100还包括沉积在第一层10上的非晶硅键合层50(图4)。这种键合层50优选地是通过气相化学沉积(cvd)在第一层10上形成的。键合层50的厚度在2nm到20nm之间。
[0077]
根据此实施例的一种变型，供体衬底100包括插入到第一层10和键合层50之间的氧化硅中间层40(图5)。中间层40的厚度通常在10nm到200nm之间。下面将要描述的转移方法结束时，当单晶薄层将要转移到受体衬底2的电路层2a上时，sio2中间层的存在对于电隔离单晶薄层1来说是有用的。
[0078]
本发明涉及一种将第一材料形成的单晶薄层1转移到受体衬底2上的方法。
[0079]
该方法首选包括步骤a)提供如上所述的供体衬底100。
[0080]
为此，利用第一材料构成的单晶实心初始衬底100'，或者利用经过外延的初始衬底100'来获得第一材料构成并可能在其正面100a侧具有更好质量的单晶层(未示出)。
[0081]
然后在初始衬底100'的正面100a上形成同样为单晶结构的停止层15(图6(a))。sige停止层15例如可以通过在初始衬底100'上外延生长而形成。对于高掺杂硅停止层15，硼离子植入可以在初始衬底100'(如果是硅)中操作，以形成所述层15。可替代地，高掺杂硅停止层100'也可以通过外延形成。停止层15的厚度通常在2nm到100nm之间。
[0082]
然后在停止层15上形成表面层10(称为第一层10)，优选通过外延生长(图6(b))。厚度是根据预期应用来选择的，可以理解，在根据本发明的转移方法结束时获得的该第一层10将形成转移到受体衬底2上的单晶薄层1。
[0083]
在停止层15的网格参数不同于第一层10和/或初始衬底100'的网格参数情况下，所述停止层15的厚度优选地具有小于临界厚度(参见jm.hartmann等人发表的“重新审视sige在si(001)上的塑性松弛的临界厚度”，应用物理学期刊110，083529(2011))，例如小于50nm，以避免网格参数差异引起的应力造成第一层10的结晶度降低。
[0084]
如图6(c)所示，然后从正面100a对子部101”'实施非晶化步骤，所述子部至少包含第一层10并且可以包含停止层15和初始衬底100’沉积在停止层15下方的部分21(根据参照图1、2、3引述的各种变型)。
[0085]
非晶化是指使子部101'、101”、101”'的晶格无序化，这使后者变为非晶形。非晶化是通过离子植入实现的，通常在室温或更低温度下进行，并且利用原子序数大于或等于第一材料的原子序数的离子。例如，离子可以选自硅、锗、氙和氩。可以按不同的植入能量进行多次连续植入，以在更大深度范围内和/或深度更均匀地使子部101'、101”、101”'非晶化。植入剂量通常在2e14/cm2到1e16/cm2之间。
[0086]
对于硅材质的第一层10和第二层20，以及sige材质的停止层15，亚层101”'非晶化可以通过例如ge植入来获得，植入剂量为2.5e15 at/cm2，能量为5kev，以在15nm的深度上非晶化。注意，大多数离子植入模拟代码提供了允许根据矩阵的性质、植入离子的性质、能量和植入剂量获得单晶矩阵非晶化的指示。
[0087]
最后，再按大于非晶化子部101'、101”、101”'厚度的深度进行轻物质植入(图6(d))。因此形成了或多或少地位于植入峰处的包埋脆性平面30，并限定了供体衬底100的上部101和下部102。非晶化子部101”'和包埋脆性平面30之间保留有单晶亚层22。植入能量是根据包埋脆性平面30在供体衬底100中的预期深度来确定的；通常在几kev到200kev之间。植入物质的剂量通常在1e16/cm2到1e17/cm2之间。
[0088]
注意，非晶化和轻物质植入的步骤可按相反顺序进行，即先是植入轻物质再非晶化。
[0089]
在根据本发明的方法的步骤a)结束时，获得图1、图2、图3所示的其中一种变型的受体衬底100。
[0090]
根据一种具体实施例，在供体衬底100上形成键合层50和可选的中间层40，以获得图4和图5中所示的其中一种变型。
[0091]
这些层40、50例如是通过气相化学沉积(cvd)形成的，并且优选在非晶化步骤之后，以避免非晶化离子植入导致来自这些层40、50的杂质进入底层(特别是第一层10)中，并
使得后续的重结晶更加困难。当然，层40、50的沉积必须能够在低于非晶形部101'、101”、101”'的重结晶温度的温度下操作。当沉积所需温度可能改变非晶化子部101'、101”、101”'和/或使包埋脆性平面30变化时，在该方法的这一阶段并不希望如此，还可以选择在非晶化和/或轻物质植入步骤之前使层40、50沉积。
[0092]
如下文所示，键合层50，特别是沉积的非晶硅键合层，提高了在后续组装步骤c)产生的键合界面的质量。
[0093]
该转移方法包括随后的步骤b)提供受体衬底2。其通常为直径在150mm到450m之间，厚度通常在300到900μm之间的片状。其可以包括各层的堆叠，尤其是含金属材料层，对应于装置2a的层(例如是根据cmos互补金属氧化物半导体技术制成的)，这些层沉积在例如硅等半导体材质的实心部上。这些金属材料通常将适用受体衬底的温度限制在2到500℃或更低。
[0094]
受体衬底2可以包括(带或不带装置层)不耐高加工温度的材料，要么是因为它们的性质，要么是因为它们的热膨胀系数与希望转移的单晶薄层1的热膨胀系数差异很大。
[0095]
在步骤a)和b)之后，转移方法包括步骤c)通过将供体衬底100的正面100a直接键合到受体衬底2上进行组装，以在键合界面3处形成键合组件(图7(a))。直接键合意味着在组装面之间不添加键合材料。所述面的极低粗糙度(通常小于0.5nm rms)及其高洁净度允许通过表面的分子粘附来实现键合。可以在组装前将分子键合领域众所周知的表面清洗剂和/或活化剂应用于衬底，以提高键合质量。在受控气氛中组装也是可能的。
[0096]
受体衬底2，如图7(a)所示，在其组装面处包括装置层2a。通常，该层2a的表面膜将由氧化硅或氮化硅形成。
[0097]
当供体衬底100为图1至图3所示的形式之一时，装置层2a和非晶化子部101'、101”、101”'之间建立键合界面3。非晶化的第一层10特别有利于键合界面3的有效固结，即使在低温下也是如此。实际上，与单晶表面相比，当温度升高时非晶化表面更好地形变，并且在通过分子粘附键合时更好地吸收界面存在的单层水。因此，表面上非晶化子部101'、101”、101”'的存在允许在更低温度下更好地闭合键合界面。
[0098]
因此，在室温下键合，并可选地在低于350℃的温度下固结退火，已经确保证键合界面3的极佳牢固性，这确保了该方法的后续步骤的顺利进行，特别是步骤d)分离。
[0099]
当供体衬底100为图4和图5所示的形式之一时，装置层2a和非晶形硅键合层50之间建立键合界面3。出于上述相同原因，后者对于低温(通常低于500℃)下闭合(固结)键合界面非常有效。也可以应用上述相同类型的固结退火。
[0100]
步骤d)沿包埋脆性平面30分离键合组件，允许将供体衬底100的上部101转移到受体衬底2上(图7(b))。在包埋脆性平面30处的分离优选地通过在低温下进行热处理，通常在200℃和500℃之间，由于微裂缝的增长是通过凝聚和气态物质加压进行的。有利地，热处理是在低于或等于400℃，优选250℃到400℃之间的温度下进行的。
[0101]
可选地或结合地，可以通过对粘合的组件施加机械应力引起分离。
[0102]
这种分离结束后，一方面获得中间结构150，另一方面获得供体衬底的下部102。
[0103]
根据本发明的转移方法包括随后的步骤e)非晶化子部101'、101”、101”'重结晶，以恢复第一层10的单晶质量。
[0104]
重结晶对应于使子部101'、101”、101”'变为单晶特征。它实现了固相外延现象
(spe，英文术语为“solid-phase epitaxy”)。这种重结晶基于在一定温度下应用热处理，在该温度下，子部101'、101”、101”'的晶格基于作为晶芽的单晶亚层22的晶格进行重组。
[0105]
重结晶热处理可以在450℃到900℃的温度下进行。当然，出于实现前述应用的目的，其中受体衬底2与高温不兼容，在10分钟到50小时的时间内并且在非氧化气氛下，热重结晶温度有利地在450℃到550℃之间。例如，可以在500℃下应用退火2h到4小时，以使15至20nm的非晶硅重结晶。
[0106]
在热处理期间，重结晶前沿从单晶亚层22(或从单晶层，第二层20的一部分，从与非晶化子部分相邻的上部101)向键合界面3移动。
[0107]
在步骤e)重结晶结束时，中间结构150的上部101完全是单晶的(图8(a))。注意可以考虑的是，步骤d)分离中应用的热处理对非晶化子部101'、101”、101”'的重结晶起作用，这与其温度和持续时间有关。
[0108]
恢复单晶质量的第一层10，则对应于单晶薄层1，其预计会转移到受体衬底2上。因此，薄层1将具有制造电子部件所需的物理和电气特性。
[0109]
可以通过椭圆偏振法和拉曼法和/或透射电子显微镜(tem)分别测量第一层10的厚度和良好的晶体恢复情况。
[0110]
根据停止层15的性质，应采取某些预防措施以避免其因步骤e)重结晶而受到破坏。特别是，在sige停止层15的情况下，重结晶温度必须保持低于700℃，甚至低于600℃，以免sige塑性松弛。
[0111]
键合界面3受益于步骤d)分离和e)重结晶期间应用的热处理，这是因为这些处理加固了组装面之间的原子间键。
[0112]
因此，第一层10的非晶化特性有利于该方法的步骤c)中供体衬底100与受体衬底2之间的直接键合；它还允许通过低温下固相外延重结晶来有效克服轻物质植入引起的晶体缺陷：第一层10因此恢复其单晶质量以及相关的物理和电学特性。
[0113]
该转移方法最后包括步骤f)对第二层20进行化学蚀刻，然后相对于第一层10选择性地对停止层15进行化学蚀刻(图8(b))。有利地，第二层20的构成材料还允许相对于停止层15选择性地蚀刻第二层。
[0114]
可以作用已知的干法蚀刻或湿法蚀刻技术。可用的化学蚀刻液通常是用于硅的tmah(四甲基氢氧化铵)、teah(四乙基氢氧化铵)或koh(氢氧化钾)，用于sige的hf(氢氟酸)/乙酸/h2o2(过氧化氢)混合物，用于锗的hf/乙酸/h2o2或h3po4(磷酸)混合物。
[0115]
步骤f)允许去除第二层20，其由于沿包埋脆性平面30的断裂(步骤d)而具有相对较大的残余粗糙度(通常为10nm rms量级)。
[0116]
由于第二层20和停止层15之间的蚀刻选择性，可以恢复良好的表面状态(粗糙度)。停止层15和第一层10之间的蚀刻选择性赋予后者极低的表面粗糙度，并使其保持厚度均一性。
[0117]
因此，该转移方法允许获得结构200，该结构包括沉积在受体衬底2上的单晶薄层1，其可以包含与高温下的任何处理不相容的装置层(图8(b))。
[0118]
当供体衬底100包括键合层50或由中间层40和键合层50组成的堆叠时，得到的结构200如图9(a)和(b)所示。
[0119]
本发明还涉及将单晶薄层1转移到受体衬底2上的方法的第二实施例，如图10和图
11所示。
[0120]
这种实施例与上文所述方法的不同之处在于，重结晶步骤在该方法一系列步骤中的位置。实际上，在步骤a)提供供体衬底100(与前面描述相同)之后，进行步骤a')非晶化子部101’、101”、101”'局部重结晶，以恢复第一层10的单晶质量，这不会影响包埋脆性平面30，也就是说不会影响包埋脆性平面30引起该方法中后续分离的能力。
[0121]
有利地，步骤a')重结晶包括激光热处理，施加在供体衬底100的正面100a处并被配置为诱导非晶化子部101’、101”、101”'的固相外延(图10(a))。例如，这种热处理可以使用紫外准分子激光器(λ＝308nm)来实现，其脉冲持续时间约为200ns，能量密度约为0.8j/cm2。
[0122]
在步骤a')结束时，供体衬底100的上部101是完全单晶的，并且重结晶的第一层10形成旨在转移到受体衬底2上的单晶薄层1。
[0123]
步骤b)供应供体衬底2，步骤c)通过将供体衬底100的正面100a直接键合到受体衬底2上进行组装(图10(b))和步骤d)沿包埋脆性平面30分离，以将供体衬底100的上部101转移到受体衬底2上(图11(a))，是按照上述第一实施例，在该方法的第二实施例中操作的。
[0124]
不涉及步骤e)重结晶，后者在组装之前已经完成。
[0125]
步骤f)对第二层20进行化学蚀刻，有利地选择性地相对于停止层15进行化学蚀刻，然后通过相同方式相对于单晶薄层1选择性地对停止层15进行化学蚀刻(图11(b))。
[0126]
根据本发明的供体衬底100允许实现具有极高晶体质量的单晶薄层1转移(根据该转移方法的第一或第二实施例)，其与电子部件元件制造兼容，并且这不需要在高温下应用热处理来克服轻物质植入、开裂表面抛光、转移部101薄化和键合界面3固结引起的缺陷。
[0127]
供体衬底100的各层的配置，通过将步骤c)至f)限制为低温热处理和选择性化学蚀刻，进一步简化了将薄层1转移到受体衬底2上的方法。
[0128]
当然，本发明不限于描述的实施例，在不脱离权利要求书所定义的本发明的范围的情况下，可以提出其他实施变型。

技术特征：
1.一种供体衬底(100)，用于将第一材料制成的单晶薄层(1)转移到受体衬底(2)上，所述供体衬底(100)具有正面(100a)和背面(100b)，并且包括：-包埋脆性平面(30)，其限定了供体衬底(100)的上部(101)和下部(102)，-在所述上部(101)中的所述正面(100a)侧的第一层(10)，与所述包埋脆性平面(30)相邻的第二层(20)，以及插入到所述第一层(10)和第二层(20)之间的停止层(15)，所述第一层(10)由第一材料构成并旨在形成单晶薄层(1)，所述停止层(15)由能够相对于所述第一材料提供选择性蚀刻的第二材料形成，-非晶化子部(101'、101”、101”')，通过离子植入变为非晶形，其厚度严格小于所述上部(101)的厚度，并且至少包含所述第一层(10)；所述第二层(20)至少包括与所述包埋脆性平面(30)相邻的单晶亚层(22)，所述亚层(22)旨在形成所述非晶化子部(101'、101”、101”')的重结晶晶芽。2.根据上述权利要求所述的供体衬底(100)，其中所述非晶化子部(101”、101”')包含所述停止层(15)。3.根据上述权利要求所述的供体衬底(100)，其中所述非晶化子部(101”')包含所述第二层(20)与所述停止层(15)相邻的部分(21)。4.根据上述权利要求中任一项所述的供体衬底(100)，其中所述第二层(20)由所述第一材料构成。5.根据上述权利要求中任一项所述的供体衬底(100)，其中所述第一材料选自硅、锗或硅/锗合金。6.根据上述权利要求中任一项所述的供体衬底(100)，其中所述第二材料选择锗硅或高掺杂硅。7.根据上述权利要求中任一项所述的供体衬底(100)，包括沉积在所述第一层(10)上的非晶硅键合层(50)。8.一种将第一材料制成的单晶薄层(1)转移到受体衬底(2)上的方法，包括以下步骤：a)提供根据上述权利要求中任一项所述的供体衬底(100)，b)提供受体衬底(2)，c)通过将所述体衬底(100)的正面(100a)直接键合到所述受体衬底(2)上进行组装，d)沿包埋脆性平面(30)分离，以将所述供体衬底(100)的上部(101)转移到所述受体衬底(2)上，e)非晶化子部(101'、101”、101”')重结晶，以恢复所述第一层(10)的单晶质量，然后形成所述单晶薄层(1)，f)对所述二层(20)进行学蚀刻，然后相对于所述单晶薄层(1)选择性地对所述停止层(15)进行化学蚀刻。9.根据上述权利要求所述的方法，其中步骤e)重结晶包括在450℃到900℃之间，优选450℃到550℃的温度下进行热处理。10.一种将第一材料制成的单晶薄层(1)转移到受体衬底(2)上的方法，包括以下步骤：a)提供根据权利要求1至7中任一项所述的供体衬底(100)，a')非晶化子部(101'、101”、101”')重结晶，以恢复所述第一层(10)的单晶质量，而不会影响所述包埋脆性平面(30)，重结晶的所述第一层(10)形成单晶薄层(1)，
b)提供受体衬底(2)，c)通过将所述体衬底(100)的正面(100a)直接键合到所述受体衬底(2)上进行组装，d)沿包埋脆性平面(30)分离，以将所述供体衬底(100)的上部(101)转移到所述受体衬底(2)上，f)对所述二层(20)进行学蚀刻，然后相对于所述单晶薄层(1)选择性地对所述停止层(15)进行化学蚀刻。11.根据上述权利要求所述的转移方法，其中步骤a')重结晶包括激光热处理，施加在所述供体衬底(100)的正面(100a)处并被配置为诱导非晶化子部(101’、101”、101”')的固相外延。12.根据权利要求8至10中任一项所述的转移方法，其中步骤d)分离包括在低于或等于400℃，优选250℃到400℃之间的温度下进行热处理。13.根据权利要求8至10中任一项所述的转移方法，其中步骤a)提供所述供体衬底(100)包括将离子植入到最初具有单晶质量的所述衬底(100)的上部(101)，以形成非晶化子部(101’、101”、101”')。14.根据权利要求8至10中任一项所述的转移方法，其中在步骤f)中，所述第二层(20)的化学蚀刻相对于所述停止层(15)具有选择性。

技术总结
本发明涉及一种供体衬底(100)，用于将第一材料制成的单晶薄层(1)转移到受体衬底(2)上，所述供体衬底(100)具有正面(100a)和背面(100b)，并且包括：-包埋脆性平面(30)，其限定了供体衬底(100)的上部(101)和下部(102)，-在所述上部(101)中的所述正面(100a)侧的第一层(10)，与所述包埋脆性平面(30)相邻的第二层(20)，以及插入到所述第一层(10)和第二层(20)之间的停止层(15)，所述第一层(10)由第一材料构成，所述停止层(15)由能够相对于所述第一材料提供选择性蚀刻的第二材料形成，-非晶化子部(101'、101”、101”')，通过离子植入变为非晶形，其厚度严格小于所述上部(101)的厚度，并且至少包含所述第一层(10)；所述第二层(20)至少包括与所述包埋脆性平面(30)相邻的单晶亚层(22)。本发明还涉及一种转移供体衬底(100)制成的单晶薄层(1)的方法的两种实施例。成的单晶薄层(1)的方法的两种实施例。成的单晶薄层(1)的方法的两种实施例。


技术研发人员：拉里 S
受保护的技术使用者：索泰克公司
技术研发日：2021.11.19
技术公布日：2023/8/13