一种扇出型晶圆级封装方法及结构与流程

1.本公开的实施例属于半导体封装技术领域，具体涉及一种扇出型晶圆级封装方法及结构。


背景技术：

2.在目前的半导体封装领域中，扇出型晶圆级封装(fan-outwafer level packaging，fowlp)分为芯片先置型埋入封装(chip-first)和芯片后置型埋入封装(chip-last)。其中chip-last相比chip-first具有可返工、散热性能好、良率高等优势。
3.目前的chip-last工艺在二次塑封后存在塑封层边缘部分高于重布线层的问题，导致溅镀层(sputter)厚度不均匀甚至断点，从而使边缘电阻值过高，容易造成电镀烧片，影响产品质量。


技术实现要素：

4.本公开的实施例旨在至少解决现有技术中存在的技术问题之一，提供一种扇出型晶圆级封装方法及结构。
5.本公开的一个方面提供一种扇出型晶圆级封装方法，包括：
6.分别提供载板和芯片；
7.在所述载板上形成重布线层；
8.将所述芯片的第一表面键合于所述重布线层；
9.对所述芯片的第二表面及侧面进行一次塑封，之后去除所述载板；
10.对所述芯片的第二表面及侧面、所述重布线层的侧面进行二次塑封，得到塑封体；
11.在所述塑封体的第一表面边缘形成遮挡环；
12.在所述塑封体的第一表面和所述遮挡环上形成溅镀层；
13.在所述溅镀层上电镀形成第一导电柱。
14.可选的，所述在所述塑封体的第一表面边缘形成遮挡环，包括：
15.在所述塑封体的第一表面涂布光阻层；
16.在所述光阻层上放置光罩，利用所述光罩为掩膜，对所述光阻层进行曝光和显影，形成所述遮挡环。
17.可选的，所述在所述塑封体的第一表面边缘形成遮挡环，包括：
18.在所述塑封体第一表面的边缘涂布光阻环；
19.对所述光阻环进行固化，得到所述遮挡环。
20.可选的，所述遮挡环背离所述塑封体的第一表面的一侧呈弧形。
21.可选的，所述弧形的凸出方向背离所述塑封体的第一表面。
22.可选的，在将所述芯片的第一表面键合于所述重布线层之后，所述方法还包括：
23.在所述芯片和所述重布线层之间形成底填胶层。
24.可选的，所述在所述载板上形成重布线层，包括：在所述载板上形成金属种子层；
在所述金属种子层上形成重布线层；以及，
25.在所述塑封体的第一表面边缘形成遮挡环之前，所述方法还包括：去除所述金属种子层。
26.可选的，在所述溅镀层上形成第一导电柱之后，所述方法还包括：
27.减薄所述塑封体背离所述第一导电柱的一面至露出所述芯片；
28.在所述塑封体背离所述第一导电柱的一面形成背金属层。
29.可选的，所述将所述芯片的第一表面键合于所述重布线层，包括：
30.在所述芯片的第一表面形成第二导电柱；
31.将所述芯片通过所述第二导电柱与所述重布线层键合。
32.本公开的另一个方面提供一种扇出型晶圆级封装结构，所述结构采用如上所述的扇出型晶圆级封装方法制成。
33.本公开实施例的一种扇出型晶圆级封装方法及结构，通过在二次塑封后的塑封体底面边缘形成遮挡环，增加了电镀表面的平整性，从而改善边缘导电性，减小阻抗，有效降低了电镀烧片的风险。本公开工艺简单，易于操作，成本低廉，同时极大提高了产品品质。
附图说明
34.图1为现有技术中二次塑封及溅镀工艺形成的结构示意图；
35.图2为本公开一实施例的一种扇出型晶圆级封装方法的流程示意图；
36.图3～图13为本公开一实施例的一种扇出型晶圆级封装方法的封装工艺示意图；
37.图14为本公开另一实施例的一种扇出型晶圆级封装结构的结构示意图；
38.图15为本公开另一实施例的一种扇出型晶圆级封装结构的结构示意图。
具体实施方式
39.使用rdl双面封装技术的chip-last制程，是在完成去玻璃(glass de-bond)和二次塑封(2nd molding)后在正面再次布线进行封装，此过程将在塑封体的边缘产生高度差(stand off)，即二次塑封后塑封体边缘的塑封材料高于rdl层的部分。如图1所示，高度差11的存在会导致在塑封体12正面形成溅镀层13时，其边缘区域无法均匀溅射，溅镀层出现很薄甚至断点的部分，导致边缘电阻值过高，边缘导电性变差，在进行再次布线时容易造成电镀烧片，影响产品品质。
40.为解决上述问题，本公开提出一种扇出型晶圆级封装方法及结构。
41.为使本领域技术人员更好地理解本公开的技术方案，下面结合附图和具体实施方式对本公开作进一步详细描述。
42.如图2所示，本公开的实施例提供一种扇出型晶圆级封装方法，包括如下步骤：
43.步骤s1、分别提供载板和芯片。
44.具体地，如图3所示，对所述芯片31进行预处理，在来料圆片中的芯片31的第一表面通过电镀工艺生长出导电铜柱(cu stud)32，即第二导电柱。载板可为晶圆级的玻璃载板。
45.步骤s2、在所述载板上形成重布线层。
46.具体地，如图4所示，在玻璃载板41上先通过溅射形成3kti+5kcu的金属种子层42，
再通过电镀技术在金属种子层上进行rdl工艺，形成多层重布线层43。在本实施例中具体可形成6p6m的多层重布线层结构。
47.步骤s3、将所述芯片的第一表面键合于所述重布线层。
48.具体地，如图5所示，取带有导电铜柱(cu stud)32的芯片31，通过在每个导电铜柱32上沾取助焊剂(flux)并与重布线层表面的焊垫(micro pad)431焊接结合的方式，将芯片31键合在多层重布线层43上，完成晶粒粘合(die placement)。显然，所述芯片31的第一表面为朝向重布线层43，也即朝向载板41的一面，相应的，芯片31的第二表面为背离重布线层43的一面。
49.在进行下一步骤之前，为了进行芯片的二次加固，可使用晶圆级的底胶工艺(under fill)，在所述重布线层的第二表面形成底填加固层，所述底填加固层的厚度不小于所述第一导电柱的高度。如图6所示，具体为在重布线层43与芯片31之间填充底填胶，底填胶包围所有芯片31的导电铜柱32，填充的厚度大于等于芯片31与重布线层43之间的距离，使得到的底填加固层61可以支撑住所有芯片31。需要说明的是，重布线层的第二表面对应芯片的第二表面，为背离载板的一面。
50.步骤s4、对所述芯片的第二表面及侧面进行一次塑封，之后去除所述载板。
51.具体地，如图7所示，在所述芯片31的第二表面和侧面形成第一塑封层71，去除所述载板，得到第一塑封体。即第一塑封体包括有芯片31、重布线层43和第一塑封层71，第一塑封层71包围了所有芯片31，并覆盖了重布线层43朝向芯片31一面的一定面积。示例性地，使用晶圆级的压合成型(molding)工艺，将芯片31封在封胶中，而后使用de-bond工艺去除玻璃载板以及可能存在于重布线层和玻璃载板之间的粘合胶带(release layer)。
52.步骤s5、对所述芯片的第二表面及侧面、所述重布线层的侧面进行二次塑封，得到塑封体。
53.具体地，首先，为了便于进行二次塑封，对步骤s4中的一次塑封形成的第一塑封层的边缘进行修剪，使得所述第一塑封层的侧面平整。随后，如图8所示，在所述第一塑封体的第二表面和侧面形成第二塑封层81，得到第二塑封体。其中，第一塑封体的第二表面与芯片31的第二表面对应，为背离重布线层43的一面；第一塑封体的侧面包括第一塑封层71的侧面和重布线层43的侧面。上述过程得到的第二塑封体即为所述塑封体，其包括有芯片31、重布线层43、第一塑封层71和第二塑封层81。
54.在一些具体的实施例中，侧面存在不平整情况的第一塑封层的直径为297mm
±
2mm。随后的修剪过程将第一塑封层的直径调整至295mm。最后经过二次塑封后，塑封体的直径再增加为300mm。
55.步骤s6、在所述塑封体的第一表面边缘形成遮挡环。
56.具体地，继续参考图8，步骤s5中的二次塑封过程产生了塑封体第一表面边缘的高度差11，而本步骤的目的即使用绝缘材料对高度差11部分进行遮挡。遮挡环是通过对光刻胶进行涂布、曝光、显影等工艺得到的，根据光刻胶的正负性，本公开的实施例提供两种不同的方法得到遮挡环：
57.对于正性光刻胶，首先在所述塑封体的第一表面使用光刻胶涂布形成光阻层，随后使用掩光板遮挡塑封体第一表面边缘区域的光刻胶，并使用光源对未遮挡的区域进行照射，最后使用显影液溶解并去除照射后的光刻胶，留下边缘区域的光阻层，得到针对塑封体
的第一表面边缘高度差的遮挡环；
58.对于负性光刻胶，例如pi，则可直接在塑封体第一表面的边缘涂布光刻胶，形成覆盖高度差的光阻环，随后直接对光阻环进行曝光，省去显影步骤，形成遮挡环。
59.显然，对于负性光刻胶也可采用涂布覆盖塑封体第一表面的光阻层，随后通过相应的曝光和显影步骤形成遮挡环的方法，本实施例在此不做赘述。
60.另外，为了更均匀地涂布光刻胶以及减小产品的厚度，提高产品的稳定性，在涂布光刻胶之前，还应将步骤s2中形成的金属种子层通过蚀刻工艺去除。
61.通过以上步骤，即得到如图9所示的工艺结构，其中，附图标记91为所述遮挡环。
62.步骤s7、在所述塑封体的第一表面和所述遮挡环上形成溅镀层。
63.具体地，作为后续在塑封体的第一表面进行电镀等操作的基础，需要在其上溅镀一层金属。如图10所示，由于之前的步骤已经将塑封体的第一表面利用遮挡环填补平整，此时形成的溅镀层101均匀，边缘区域的电性良好，在进行电镀时不易烧片。
64.步骤s8、在所述溅镀层上电镀形成第一导电柱。
65.具体地，如图11所示，在溅镀层101上电镀第一导电柱111。所述第二导电柱111可为铜柱(cu pillar)。
66.至此，通过本实施例的一种扇出型晶圆级封装方法形成了初步的封装结构。为了实现rdl双面封装，后续还应采用背金工艺对该封装结构进行处理，具体如下：
67.步骤s9、减薄所述塑封体背离所述第一导电柱的一面至露出所述芯片。
68.具体地，如图12所示，在塑封体的第一表面粘贴一层保护膜121，保护其上的第二导电柱111，随后对塑封体的第二表面进行研磨，使芯片31的表面刚好露出，以使后续工艺制成的导电结构与芯片31形成电连接。
69.步骤s10、在背离所述第一导电柱的一面形成背金属层。
70.具体地，如图13所示，在减薄后的塑封体的第二表面依次蒸镀1k钛、2k镍和10k银，得到背金属层131，再去除步骤s8中粘贴的保护膜，形成本公开实施例的最终封装结构。
71.背金工艺是连接前部芯片和后部装配的重要工艺，具有电阻率小、导热系数小、热阻小、损耗小、可靠性高的优点。
72.本公开实施例的一种扇出型晶圆级封装方法，通过采用涂布、曝光、显影的常用方法，使绝缘材料遮挡二次塑封后塑封体表面的高度差部分，增加了表面的平整性，从而使表面的溅镀层均匀，改善了导电性，减小阻抗，有效降低了电镀烧片的风险，且工艺简单，易于操作，成本低廉，极大提高了产品品质和性价比。
73.如图14所示，本公开的实施例提供一种扇出型晶圆级封装结构，所述结构采用前文所述的扇出型晶圆级封装方法制成。
74.具体地，由前文所述方法制成的封装结构可包括第一导电柱32、第二导电柱111、芯片31、重布线层43、底填加固层61、第一塑封层71、第二塑封层81和其高度差部分811、遮挡环91、溅镀层101以及背金属层131。
75.示例性地，如图15所示，在一些实施例中，所述溅镀层上已形成第一导电柱之后，可将遮挡环削减至与其所在表面齐平，使得最后形成的结构表面平整，方便后续加工工艺的展开，例如通过第一导电柱将整体结构更贴合地与基板等焊接键合。
76.本公开实施例的一种扇出型晶圆级封装结构，采用遮挡环增加了其表面形成的导
电层的平整性，从而改善了导电性，减小阻抗，有效降低了芯片工艺过程中烧片的风险，且遮挡环制作成本低廉，极大提高了产品性价比。
77.可以理解的是，以上实施方式仅仅是为了说明本公开的原理而采用的示例性实施方式，然而本公开并不局限于此。对于本领域内的普通技术人员而言，在不脱离本公开的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本公开的保护范围。

技术特征：
1.一种扇出型晶圆级封装方法，其特征在于，包括：分别提供载板和芯片；在所述载板上形成重布线层；将所述芯片的第一表面键合于所述重布线层；对所述芯片的第二表面及侧面进行一次塑封，之后去除所述载板；对所述芯片的第二表面及侧面、所述重布线层的侧面进行二次塑封，得到塑封体；在所述塑封体的第一表面边缘形成遮挡环；在所述塑封体的第一表面和所述遮挡环上形成溅镀层；在所述溅镀层上电镀形成第一导电柱。2.根据权利要求1所述的方法，其特征在于，所述在所述塑封体的第一表面边缘形成遮挡环，包括：在所述塑封体的第一表面涂布光阻层；在所述光阻层上放置光罩，利用所述光罩为掩膜，对所述光阻层进行曝光和显影，形成所述遮挡环。3.根据权利要求1所述的方法，其特征在于，所述在所述塑封体的第一表面边缘形成遮挡环，包括：在所述塑封体第一表面的边缘涂布光阻环；对所述光阻环进行固化，得到所述遮挡环。4.根据权利要求1至3任一项所述的方法，其特征在于，所述遮挡环背离所述塑封体的第一表面的一侧呈弧形。5.根据权利要求1至3任一项所述的方法，其特征在于，在进行二次塑封之前，所述方法还包括：对一次塑封形成的第一塑封层的边缘进行修剪，使得所述第一塑封层的侧面平整。6.根据权利要求1至3任一项所述的方法，其特征在于，在将所述芯片的第一表面键合于所述重布线层之后，所述方法还包括：在所述芯片和所述重布线层之间形成底填胶层。7.根据权利要求1至3任一项所述的方法，其特征在于，所述在所述载板上形成重布线层，包括：在所述载板上形成金属种子层；在所述金属种子层上形成重布线层；以及，在所述塑封体的第一表面边缘形成遮挡环之前，所述方法还包括：去除所述金属种子层。8.根据权利要求1至3任一项所述的方法，其特征在于，在所述溅镀层上形成第一导电柱之后，所述方法还包括：减薄所述塑封体背离所述第一导电柱的一面至露出所述芯片；在所述塑封体背离所述第一导电柱的一面形成背金属层。9.根据权利要求1至3任一项所述的方法，其特征在于，所述将所述芯片的第一表面键合于所述重布线层，包括：在所述芯片的第一表面形成第二导电柱；将所述芯片通过所述第二导电柱与所述重布线层键合。
10.一种扇出型晶圆级封装结构，其特征在于，所述结构采用权利要求1至9任一项所述的方法制成。

技术总结
本公开的实施例提供一种扇出型晶圆级封装方法及结构，其中方法包括：分别提供载板和芯片；在载板上形成重布线层；将芯片的第一表面键合于重布线层；对芯片的第二表面及侧面进行一次塑封，之后去除载板；对芯片的第二表面及侧面、重布线层的侧面进行二次塑封，得到塑封体；在塑封体的第一表面边缘形成遮挡环；在塑封体的第一表面和遮挡环上形成溅镀层；在溅镀层上电镀形成第一导电柱。本公开实施例的一种扇出型晶圆级封装方法及结构，通过在二次塑封后的塑封体底面边缘形成遮挡环，增加了电镀表面的平整性，从而改善边缘导电性，减小阻抗，有效降低了电镀烧片的风险。本公开工艺简单，易于操作，成本低廉，同时极大提高了产品品质。同时极大提高了产品品质。同时极大提高了产品品质。


技术研发人员：李尚轩 石佩佩 庄佳铭
受保护的技术使用者：南通通富科技有限公司
技术研发日：2023.06.05
技术公布日：2023/8/13