多级3D堆叠式封装和其形成方法与流程

多级3d堆叠式封装和其形成方法
1.相关申请
2.本技术要求2020年12月11日提交的第63/124,456号临时专利申请的权益，所述临时专利申请的公开内容由此以全文引用的方式并入本文中。
技术领域
3.本公开涉及一种多级三维(3d)封装及其制造方法，并且更具体地说，涉及一种具有在晶片级扇出(wlfo)组件上堆叠的薄化裸片的多级3d封装，以及提供具有竖直堆叠的多个薄化裸片的多级3d封装的晶片级封装方法。


背景技术：

4.随着智能手机、平板电脑等便携式消费电子产品的流行，在微电子封装中，堆叠式裸片组件越来越有吸引力，以小占据面积实现电子件密集化。然而，每个堆叠式半导体裸片的厚度可能导致微电子封装的较大厚度，这可能不满足现代便携式产品的低轮廓要求。此类低轮廓要求显著限制可堆叠的半导体裸片的数目。
5.在大多数半导体裸片中，所有信号处理都在裸片的非常薄部分中执行。半导体裸片的其余部分(高度高达150um或更大)是半导体基板，其对于信号处理是无用的。厚半导体基板仅在裸片处置和组装期间使用以提供机械稳定性。
6.另一方面，对于便携式射频(rf)应用，晶片级扇出(wlfo)封装技术广泛应用于提供高密度输入/输出端口(i/o)，而不会增大封装的大小。wlfo封装技术的这种能力允许将半导体裸片密集地封装在单个晶片内。
7.因此，为了适应对便携式产品的低轮廓要求，并且为了利用wlfo封装技术的优点，因此本公开的目的是提供具有减小的封装大小的改进的封装设计，而不牺牲信号处理性能。


技术实现要素：

8.本公开涉及在晶片扇出(wfo)组件上具有堆叠的变薄裸片的多级三维(3d)封装和其制造方法。所公开的多级3d封装包含下部封装级和在下部封装级上方的上部封装级。所述下部封装级包含下部重布结构和在所述下部重布结构上方的下部裸片区段。在本文中，所述下部裸片区段包含下部薄化裸片、下部模制化合物、下部中间模制化合物和下部竖直通孔结构。所述下部薄化裸片和所述下部模制化合物设置在所述下部重布结构上方，所述下部模制化合物围绕所述下部薄化裸片，并且竖直地延伸超过所述下部薄化裸片的顶表面，以在所述下部薄化裸片上方和所述下部模制化合物内限定下部开口，所述下部中间模制化合物位于所述下部薄化裸片上方，并且填充所述下部模制化合物内的所述下部开口，并且每个下部竖直通孔结构延伸穿过所述下部模制化合物。所述下部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。所述下部中间模制化合物的顶表面与所述下部模制化合物的顶表面是共面的。另外，所述上部封装级包含在所述下部封装级
上方的上部重布结构和在所述上部重布结构上方的上部裸片区段。在本文中，所述上部裸片区段包含上部薄化裸片、上部模制化合物和上部中间模制化合物。所述上部薄化裸片和所述上部模制化合物设置在所述上部重布结构上方，所述上部模制化合物围绕所述上部薄化裸片且竖直地延伸超过所述上部薄化裸片的顶表面以在所述上部薄化裸片上方且在所述上部模制化合物内限定上部开口，并且所述上部中间模制化合物位于所述上部薄化裸片上方且填充所述上部模制化合物内的所述上部开口。所述上部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。所述上部中间模制化合物的顶表面与所述上部模制化合物的顶表面是共面的。
9.在多级3d封装的一个实施例中，所述下部重布结构包含下部介电图案和在所述下部介电图案内的下部重布互连件，且所述上部重布结构包含上部介电图案和在所述上部介电图案内的上部重布互连件。在本文中，所述下部薄化裸片通过所述下部重布结构中的所述下部重布互连件、所述下部裸片区段中的所述下部竖直通孔结构以及所述上部重布结构中的所述上部重布互连件连接到所述上部薄化裸片。
10.根据一个实施例，所述多级3d封装还包含在所述下部重布结构下方形成的数个凸块结构。在本文中，每个凸块结构通过所述下部介电图案连接到所述下部重布互连件。所述凸块结构彼此分离，并且从所述下部介电图案突出。所述凸块结构是铜柱或焊球。
11.根据一个实施例，所述多级3d封装还包含位于所述下部裸片区段的所述下部重布结构下方的一个或多个未薄化部件。在本文中，每个未薄化部件具有在100微米与几百微米之间的厚度。所述一个或多个未薄化部件被配置成通过所述下部重布互连件连接到所述下部薄化裸片。每个凸块结构具有相同的高度，并且比一个或多个未薄化部件高。
12.根据一个实施例，所述多级3d封装还包含竖直堆叠在所述下部封装级与所述上部封装级之间的一个或多个内部封装级。在本文中，每个内部封装级包含内部重布结构和在所述内部重布结构上方的内部裸片区段。每个内部裸片区段包含内部薄化裸片、内部模制化合物、内部中间模制化合物和内部竖直通孔结构。所述内部薄化裸片和所述内部模制化合物设置在所述内部重布结构上方，所述内部模制化合物围绕所述内部薄化裸片，并且竖直地延伸超过所述内部薄化裸片的顶表面，以在所述内部薄化裸片上方和所述内部模制化合物内限定内部开口，所述内部中间模制化合物位于所述内部薄化裸片上方，并且填充所述内部模制化合物内的所述内部开口，并且每个内部竖直通孔结构延伸穿过所述内部模制化合物。所述内部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。所述内部中间模制化合物的顶表面与所述内部模制化合物的顶表面是共面的。
13.在所述多级3d封装的一个实施例中，每个内部重布结构包含内部介电图案和在所述内部介电图案内的内部重布互连件。所述下部薄化裸片、在所述一个或多个封装级中的每个中的所述内部薄化裸片与所述上部薄化裸片通过所述下部重布结构中的所述下部重布互连件、所述下部裸片区段中的所述下部竖直通孔结构、每个内部重布结构中的所述内部重布互连件、每个内部裸片区段中的所述内部竖直通孔结构和所述上部重布结构中的所述上部重布互连件连接。
14.在所述多级3d封装的一个实施例中，至少一个内部裸片区段包含数个薄化裸片，包含所述内部薄化裸片。所述至少一个内部裸片区段包含数种中间模制化合物，包含所述内部中间模制化合物。每个薄化裸片设置在所述内部重布结构上方，并且被所述内部模制
化合物围绕，其中所述内部模制化合物竖直地延伸超过每个薄化裸片的顶表面，以在每个薄化裸片上方并且在所述内部模制化合物内限定开口。每个中间模制化合物位于对应的薄化裸片上方，并且填充所述内部模制化合物内的对应开口。每个薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。每种中间模制化合物的顶表面与所述内部模制化合物的顶表面是共面的。
15.根据一个实施例，所述多级3d封装还包含在所述上部封装级的所述上部裸片区段上方的顶部保护结构。此处，所述顶部保护结构与所述上部裸片区段中的所述上部模制化合物和所述上部中间模制化合物接触。所述顶部保护结构被配置成提供化学和气体/空气污染保护。
16.根据一个实施例，所述多级3d封装还包含在所述顶部保护结构上方的金属屏蔽件。所述金属屏蔽件被配置成提供所述多级3d封装的电磁屏蔽。
17.在多级3d封装的一个实施例中，所述上部中间模制化合物由有机环氧树脂系统、具有高于50w/mk的热导率的模制材料、具有高于50的磁导率的模制材料以及具有高于10的电容率的模制材料中的一种形成。所述下部中间模制化合物由有机环氧树脂系统、具有高于50w/mk的热导率的模制材料、具有高于50的磁导率的模制材料以及具有高于10的电容率的模制材料中的一种形成。
18.在多级3d封装的一个实施例中，所述上部薄化裸片与所述下部薄化裸片是不同类型的裸片。
19.在多级3d封装的一个实施例中，所述上部中间模制化合物与所述下部中间模制化合物是由不同材料形成。
20.在多级3d封装的一个实施例中，所述上部薄化裸片和所述下部薄化裸片中的至少一个是有源裸片，其包含绝缘层、在所述绝缘层下方的有源层和在所述有源层下方的后段工艺(beol)部分。所述有源层被配置成提供一个或多个有源装置。所述beol部分包含介电层和在所述介电层内的金属结构，其中所述金属结构被配置成将所述有源层中的所述有源装置彼此连接和/或被配置成将所述有源层中的所述有源装置连接到外部部件。
21.在多级3d封装的一个实施例中，所述有源裸片由绝缘体上硅(soi)结构形成。通过将所述一个或多个有源装置集成到所述soi结构的硅外延层中或上来形成所述有源裸片的所述有源层，并且所述有源裸片的所述绝缘层是所述soi结构的埋入氧化物层。
22.在多级3d封装的一个实施例中，所述上部薄化裸片和所述下部薄化裸片中的至少一个是无源裸片，其包含绝缘层和在绝缘层下方的beol部分。所述beol部分包含介电层和在所述介电层内的金属结构，其中所述金属结构被配置成提供一个或多个无源装置且被配置成将所述无源装置连接到外部部件。
23.根据一个实施例，所述多级3d封装还包含在所述上部封装级的所述上部裸片区段上方的顶部重布结构。在本文中，所述上部裸片区段还包含上部竖直通孔结构，所述上部竖直通孔结构中的每个延伸穿过所述上部模制化合物。所述顶部重布结构包含顶部介电图案和在所述顶部介电图案内的顶部重布互连件。所述顶部重布互连件被配置成连接到所述上部竖直通孔结构。
24.根据一个实施例，所述多级3d封装还包含位于所述顶部重布结构上的一个或多个未薄化部件。在本文中，每个未薄化部件具有在100微米与几百微米之间的厚度。所述上部
重布结构包含上部介电图案和在所述上部介电图案内的上部重布互连件。所述一个或多个未薄化部件被配置成通过所述顶部重布互连件、所述上部竖直通孔结构和所述上部重布互连件连接到所述上部薄化裸片。
25.在多级3d封装的一个实施例中，每个未薄化部件是砷化镓(gaas)裸片、互补金属氧化物半导体(cmos)裸片和表面安装装置(smd)中的一个。
26.在多级3d封装的一个实施例中，所述下部裸片区段包含数个薄化裸片，包含所述下部薄化裸片。所述下部裸片区段包含数种中间模制化合物，包含所述下部中间模制化合物。每个薄化裸片设置在所述下部重布结构上方，并且被所述下部模制化合物围绕，其中所述下部模制化合物竖直地延伸超过每个薄化裸片的顶表面，以在每个薄化裸片上方并且在所述下部模制化合物内限定开口。每个中间模制化合物位于对应的薄化裸片上方，并且填充所述下部模制化合物内的对应开口。每个薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。每个中间模制化合物的顶表面与所述下部模制化合物的顶表面是共面的。
27.在所述多级3d封装的一个实施例中，所述上部裸片区段包含数个薄化裸片，包含所述上部薄化裸片。所述上部裸片区段包含数种中间模制化合物，包含所述上部中间模制化合物。每个薄化裸片设置在所述上部重布结构上方，并且被所述上部模制化合物围绕，其中所述上部模制化合物竖直地延伸超过每个薄化裸片的顶表面，以在每个薄化裸片上方并且在所述上部模制化合物内限定开口。每个中间模制化合物位于对应的薄化裸片上方，并且填充所述上部模制化合物内的对应开口。每个薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。每个中间模制化合物的顶表面与所述上部模制化合物的顶表面是共面的。
28.在多级3d封装的一个实施例中，所述下部裸片区段中的所述薄化裸片与所述上部裸片区段中的所述薄化裸片具有不同数目的裸片。
29.在多级3d封装的一个实施例中，所述下部裸片区段中的所述薄化裸片与所述上部裸片区段中的所述薄化裸片具有不同布局。
30.在多级3d封装的一个实施例中，所述下部裸片区段中的所述薄化裸片与所述上部裸片区段中的所述薄化裸片提供不同的功能。
31.在多级3d封装的一个实施例中，所述下部裸片区段中的所述薄化裸片实现接收器功能，而所述上部裸片区段中的所述薄化裸片实现发射器功能。所述下部裸片区段与所述上部裸片区段之间的所述上部重布结构包含隔离金属屏蔽件以隔离所述下部裸片区段与所述上部裸片区段中的信号。
32.根据示例性方法，首先在模块载体上方提供下部裸片区段。所述下部裸片区段包含下部薄化裸片、下部模制化合物、下部中间模制化合物和下部竖直通孔结构。在本文中，所述下部薄化裸片和所述下部模制化合物设置在所述模块载体上方，所述下部模制化合物围绕所述下部薄化裸片，并且竖直地延伸超过所述下部薄化裸片的顶表面，以在所述下部薄化裸片上方和所述下部模制化合物内限定下部开口，所述下部中间模制化合物位于所述下部薄化裸片上方，并且填充所述下部模制化合物内的所述下部开口，并且每个下部竖直通孔结构延伸穿过所述下部模制化合物。所述下部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。所述下部中间模制化合物的顶表面与所述下部模制化
合物的顶表面是共面的。接下来，在所述下部裸片区段上形成上部重布结构。然后，在所述上部重布结构上方提供上部裸片区段。所述上部裸片区段包含上部薄化裸片、上部模制化合物和上部中间模制化合物。在本文中，所述上部薄化裸片和所述上部模制化合物设置在所述上部重布结构上方，所述上部模制化合物围绕所述上部薄化裸片且竖直地延伸超过所述上部薄化裸片的顶表面以在所述上部薄化裸片上方且在所述上部模制化合物内限定上部开口，并且所述上部中间模制化合物位于所述上部薄化裸片上方且填充所述上部模制化合物内的所述上部开口。所述上部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度。所述上部中间模制化合物的顶表面与所述上部模制化合物的顶表面是共面的。
33.在所述示例性方法的一个实施例中，提供所述下部裸片区段开始于提供下部前体模块，所述下部前体模块包含所述模块载体、设置在所述模块载体上方的下部完整裸片，以及位于所述模块载体上方且完全囊封所述下部完整裸片的下部模制化合物。在本文中，所述下部完整裸片包含在所述模块载体上方的下部装置区域和在所述下部装置区域上方的下部裸片基板，使得所述下部裸片基板的背面是所述下部完整裸片的顶表面。接下来，薄化所述下部模制化合物以暴露所述下部裸片基板的所述背面。然后，基本上移除所述下部裸片基板以提供所述下部薄化裸片，且在所述下部薄化裸片上方且在所述下部模制化合物内限定下部开口。将所述下部中间模制化合物涂覆在所述下部薄化裸片上方以提供下部模制前体。随后进行抛光过程以抛光下部模制前体，使得所述下部中间模制化合物的顶表面与所述下部模制化合物的顶表面共面。穿过所述下部模制化合物形成数个下部竖直通孔，并且在所述下部竖直通孔中形成下部竖直通孔结构以完成所述下部裸片区段。
34.在示例性方法的一个实施例中，提供所述下部裸片区段开始于将上部完整裸片附接到所述上部重布结构，其中所述上部完整裸片包含在所述上部重布结构上方的上部装置区域和在所述上部装置区域上方的上部裸片基板，使得所述上部裸片基板的背面是所述上部完整裸片的顶表面。接下来，将所述上部模制化合物涂覆在所述上部重布结构上方以完全囊封所述上部完整裸片。然后，薄化所述上部模制化合物以暴露所述上部裸片基板的所述背面。基本上移除所述上部裸片基板以提供所述上部薄化裸片，并且在所述上部薄化裸片上方和所述上部模制化合物内限定上部开口。将上部中间模制化合物涂覆在上部薄化裸片上方以提供上部模制前体。随后进行抛光过程以抛光所述上部裸片前体，使得所述上部中间模制化合物的顶表面与所述上部模制化合物的顶表面共面。
35.在示例性方法的一个实施例中，提供所述下部裸片区段开始于提供下部前体模块，所述下部前体模块包含所述模块载体、设置在所述模块载体上方的下部完整裸片、设置在所述模块载体上方的下部竖直通孔结构，以及位于所述模块载体上方、完全囊封所述下部完整裸片并且完全囊封每个下部竖直通孔结构的下部模制化合物。在本文中，所述下部完整裸片包含在所述模块载体上方的下部装置区域和在所述下部装置区域上方的下部裸片基板，使得所述下部裸片基板的背面是所述下部完整裸片的顶表面。每个下部竖直通孔结构具有相同的高度，比所述下部完整裸片短，并且比所述下部装置区域高。接下来，薄化所述下部模制化合物以暴露所述下部裸片基板的所述背面。基本上移除所述下部裸片基板以提供所述下部薄化裸片，并且在所述下部薄化裸片上方和所述下部模制化合物内限定下部开口。将所述下部中间模制化合物涂覆在所述下部薄化裸片上方以提供下部模制前体。
随后进行抛光过程来抛光下部模制前体以提供所述下部裸片区段。在本文中，通过抛光薄化所述下部中间模制化合物和所述下部模制化合物薄化，直到每个下部竖直通孔结构的顶表面通过所述下部模制化合物暴露为止。
36.在示范性方法的一个实施例中，提供所述下部前体模块开始于将所述下部完整裸片附接到所述模块载体。接下来，在所述模块载体上方且在所述下部完整裸片周围沉积种子层。在每个种子层上方涂覆一种或多种金属/合金材料以形成所述下部竖直通孔结构。然后，将所述下部模制化合物涂覆到所述模块载体上方，以完全囊封所述下部完整裸片和每个下部竖直通孔结构。
37.在另一方面，可以单独地或一起地组合前述方面中的任一方面，和/或如本文所描述的各种单独方面和特征，以获得额外优点。除非本文相反指示，否则本文所公开的各种特征和元件中的任一者可以与一个或多个其它公开的特征和元件组合。
38.本领域技术人员在阅读以下对于优选实施例的具体说明以及相关的附图后，将会认识到本公开的范围并且了解其另外的方面。
附图说明
39.并入本说明书中并形成本说明书的一部分的附图说明了本公开的几个方面，并且连同说明书一起用于解释本公开的原理。
40.图1示出具有堆叠裸片结构的三维(3d)封装。
41.图2a-2c示出根据本公开的一个实施例具有竖直堆叠的多个薄化裸片的示例性多级3d封装。
42.图3-5e示出根据本公开的一个实施例的替代多级3d封装。
43.图6a-36提供示出制造图2a所示的示例性fem的过程的示例性步骤。
44.应理解，为了清楚说明，图1-36可能未按比例绘制。
具体实施方式
45.下文阐述的实施例表示使本领域技术人员能够实践实施例并且说明实践实施例的最佳模式所必需的信息。在根据附图阅读以下描述时，本领域技术人员将理解本公开的概念，并将认识到这些概念在此未特别述及的应用。应理解，这些概念和应用落入本公开和所附权利要求的范围内。
46.应理解，尽管术语第一、第二等在本文中可以用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所用，术语“和/或”包含相关联所列项目中的一个或多个项目的任何和所有组合。
47.应当理解，当例如层、区域或基板的元件被称为“在另一元件上”或“延伸到”另一元件上时，其可以直接在另一元件上或直接延伸到另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上”或“直接延伸到另一元件上”时，不存在中间元件。同样，应理解，当例如层、区域或基板的元件被称为“在另一元件上方”或“在另一元件上方延伸”时，其可以直接在另一元件上方或直接在另一元件上方延伸，或者也可以存在中间元件。相反，当元件被称为“直接在另一元件上方”或“直接在另一元件上方”延伸时，不存在中
间元件。还将理解，当元件被称为“连接”或“耦合”到另一元件时，其可以直接连接或耦合到另一元件，或者可以存在中间元件。相反，当元件被称为“直接连接”或“直接耦合”到另一元件时，不存在中间元件。
48.例如“以下”或“以上”或“上”或“下”或“水平”或“竖直”的相对术语在本文中可以用于描述一个元件、层或区域与如图所示的另一元件、层或区域的关系。应理解，这些术语和上面讨论的那些旨在包含除附图中描绘的朝向之外的装置的不同朝向。
49.本文所用的术语仅用于描述特定实施例的目的，并且不旨在限制本公开。如本文所用，除非上下文另外明确指示，否则单数形式“一(a/an)”和“所述”也旨在包含复数形式。还应理解，当在本文中使用时，项“包括(comprises/comprising)”和/或包含(includes/including)指定存在所述特征、整数、步骤、操作、元件和/或部件，但不排除存在或添加一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的群组。
50.除非另外定义，否则本文使用的所有术语(包含技术和科学术语)具有与本公开所属领域的普通技术人员通常理解的相同含义。将进一步理解的是，除非本文明确地定义，否则本文使用的术语应被解释为具有与其在本说明书的上下文和相关技术中的含义一致的含义，并且将不以理想化或过于正式的意义来解释。
51.本文中参考本公开的实施例的示意性图示来描述实施例。这样，层和元件的实际尺寸可以不同，并且预期会由于例如制造技术和/或公差而与图示的形状不同。例如，说明或描述为正方形或矩形的区可以具有圆形或弯曲特征，并且示出为直线的区可以具有一些不规则性。因此，图中所说明的区是示意性的，并且其形状不旨在说明装置的区的精确形状，并且不旨在限制本公开的范围。另外，为了说明目的，结构或区的大小可以相对于其它结构或区放大，并且因此提供结构或区以说明本发明的一般结构，且可以按比例绘制或可以不按比例绘制。附图之间的共同元件在本文中可以用共同的元件标号示出，并且随后不再描述。
52.在许多射频(rf)产品和应用中，封装模块，如前端模块，可包含多个半导体裸片和部件，例如一个或多个功率放大器有源裸片、一个或多个低噪声放大器有源裸片、一个或多个开关有源裸片和一个或多个滤波器结构(lc滤波器/baw滤波器/saw滤波器/fbar滤波器)。为了节省封装大小的占据面积，可以在封装中利用堆叠裸片结构。图1示出具有堆叠裸片结构的三维(3d)封装10。3d封装10包含多个封装级12(例如，第一封装级12-1、第二封装级12-2和第三封装级12-3)、多个凸块结构14和顶部重布结构16。在本文中，凸块结构14在第一封装级12-1下方形成，第二封装级12-2位于第一封装级12-1上方，第三封装级12-3位于第二封装级12-2上方，并且顶部重布结构16位于第三封装级12-3上方。
53.对于每个封装级12，此处包含半导体裸片18(例如，第一半导体裸片18-1、第二半导体裸片18-2，以及第三半导体裸片18-3)、在半导体裸片18下方的重布结构20(例如，分别在第一半导体裸片18-1、第二半导体裸片18-2和第三半导体裸片18-3下方的第一重布结构20-1、第二重布结构20-2和第三重布结构20-3)，以及位于重布20上方以囊封半导体裸片18的模制化合物22(例如，分别为第一模制化合物22-1、第二模制化合物22-2，和第三模制化合物22-3)。因此，这些半导体裸片18竖直堆叠。另外，3d封装10还可包含多个模制通孔(tmv)24(例如，分别为第一tmv 24-1、第二tmv 24-2和第三tmv 24-3)，其中的每个延伸穿过对应模制化合物22，且被配置成电连接不同封装级12中的半导体裸片18和/或三个封装
级12外部的外部部件。
54.具有此类堆叠裸片结构的3d封装10的主要缺点是，总高度相对较大，并且在大多数情况下，与0.8mm、0.65mm或0.5mm的低轮廓现代移动组件不兼容。为了满足低轮廓要求，3d封装10可以仅包含数目非常有限的竖直堆叠的封装级，其标准高度在几百微米(例如，》300微米)内。高度低于0.8mm或0.65mm的低轮廓模块可以仅允许堆叠两个半导体裸片。另一方面，每个半导体裸片18包含在对应重布结构20上方的装置区域26(即，第一装置区域26-1、第二装置区域26-2和第三装置区域26-3)和在对应装置区域26上方的硅基板28(例如，第一硅基板28-1、第二硅基板28-2和第三硅基板28-3)。通常，每个装置区域26可以具有几十微米或更小的厚度，而每个硅基板28可以具有几百微米的厚度。这些厚硅基板28占据3d封装10的高度的大部分。然而，厚硅基板28在针对半导体裸片18的信号处理中不具有积极作用，而仅当重布结构20分别形成于对应半导体裸片18下方时和当模制化合物22被涂覆以分别囊封对应半导体裸片18时提供机械稳定性。
55.为了容纳竖直堆叠在一个3d封装中的更多半导体裸片，需要减小每个封装级的高度。还要求不牺牲半导体裸片的信号处理性能。图2a-2c示出根据本公开的一个实施例的具有竖直堆叠的多个薄化裸片的示例性多级3d封装30。出于本说明的目的，示例性多级3d封装30包含四个封装级32(例如，第一封装级32-1、第二封装级32-2、第三封装级32-3，和第四封装级32-4)，其中的每个包含薄化裸片33(例如，分别在四个封装级32-1到32-4中的第一薄化裸片33-1、第二薄化裸片33-2、第三薄化裸片33-3，和第四薄化裸片33-4)、多个凸块结构34，和顶部保护结构36。在本文中，凸块结构34在第一封装级32-1下方形成，第二封装级32-2位于第一封装级32-1上方，第三封装级32-3位于第二封装级32-2上方，第四封装级32-4位于第三封装级32-3上方，并且顶部保护结构36位于第四封装级32-4上方。因此，第一、第二、第三和第四薄化裸片33-1到33-4竖直堆叠。在不同的应用中，多级3d封装30可以包含更少或更多的封装级32，并且每个封装级32可以具有不同数目的薄化裸片33(参见下文图5)。
56.详细地说，每个封装级32包含裸片区段38(例如，分别在四个封装级32-1到32-4中的第一裸片区段38-1、第二裸片区段38-2、第三裸片区段38-3，和第四裸片区段38-4)，和在裸片区段38下方的重布结构40(例如，分别在第一裸片区段38-1、第二裸片区段38-2、第三裸片区段38-3和第四裸片区段38-4下方的第一重布结构40-1、第二重布结构40-2、第三重布结构40-3和第四重布结构40-4)。每个裸片区段38包含一个薄化裸片33(分别在四个裸片区段38-1到38-4中的第一薄化裸片33-1、第二薄化裸片33-2、第三薄化裸片33-3，和第四薄化裸片33-4)、模制化合物42(例如，分别在四个裸片区段38-1到38-4中的第一模制化合物42-1、第二模制化合物42-2、第三模制化合物42-3，和第四模制化合物42-4)、中间模制化合物44(例如，分别在四个裸片区段38-1到38-4中的第一中间模制化合物44-1、第二中间模制化合物44-2、第三中间模制化合物44-3，和第四中间模制化合物44-4)，和多个竖直通孔结构46(例如，分别在四个裸片区段38-1到38-4中的第一竖直通孔结构46-1、第二竖直通孔结构46-2、第三竖直通孔结构46-3，和第四竖直通孔结构46-4)。在本文中，每个薄化裸片33和每个模制化合物42设置在对应重布结构40上。模制化合物42围绕薄化裸片33并且竖直地延伸超过薄化裸片33的顶表面以在薄化裸片33上方和模制化合物42内限定一个开口48(例如，分别在四个裸片区段38-1到38-4中的第一开口48-1、第二开口48-2、第三开口48-3和第四开口48-4)。每个中间模制化合物44位于对应薄化裸片33上方，并且填充对应模制化合物
42内的对应开口48，其中一个中间模制化合物44的顶表面与对应模制化合物42的顶表面是共面的。
57.此外，形成于对应裸片区段38下方的每个重布结构40包含介电图案50(例如，分别在四个重布结构40-1到40-4中的第一介电图案50-1、第二介电图案50-2、第三介电图案50-3，和第四介电图案50-4)和在介电图案50内的数个重布互连件52(例如，分别在四个重布结构40-1到40-4中的重布互连件52-1、第二重布互连件52-2、第三重布互连件52-3，和第四重布互连件52-4)。在本文中，重布互连件52被配置成将薄化裸片33连接在相同的封装级上(参见下文图5)或将薄化裸片33连接在相邻的封装级上。对于第一封装级32-1，第一重布互连件52-1进一步被配置成通过第一介电图案50-1耦合到凸块结构34。可以是铜柱或焊球的凸块结构34彼此分离，并且从第一介电图案50-1突出。
58.此外，每个竖直通孔结构46延伸穿过对应的模制化合物42，并且被配置成在不同封装级之间传输热和/或信号。对于第一、第二和第三封装级32-1到32-3，竖直通孔结构46-1到46-3被配置成通过不同重布结构40中的重布互连件52将不同裸片区段38中的薄化裸片33电连接和/或热连接。因此，凸块结构34通过重布互连件52和竖直通孔结构46电/热连接到每个薄化裸片33。对于第四封装级32-4，第四竖直通孔结构46-4被配置成在第四封装级32-4与外部部件之间传输热和/或信号。在一些应用中，如果没有电气部件设置在第四裸片区段38-1上，则可省略第四竖直通孔结构46-4。在此实施例中，顶部保护结构36设置在第四封装级32-4上方(即，在第四模制化合物42-4和第四中间模制化合物44-4上方)，并且耦合到第四竖直通孔结构46-4，并且额外金属屏蔽件54设置在顶部保护结构36上方。顶部保护结构36被配置成提供化学和气体/空气污染保护，以便提供多级3d封装30的隔离。顶部保护结构36可具有几十微米到约100微米或约200微米的厚度。金属屏蔽件54被配置成提供多级3d封装30的电磁屏蔽，且可具有从几分之一微米到几微米的厚度。在一些应用中，可以省略金属屏蔽件54。
59.在本文中，每种模制化合物42可以由多颗粒材料形成，并且始终具有与对应薄化裸片33与对应中间模制化合物44的组合相同的厚度。可使用平坦化步骤来确保每个封装级32准备好进行下一堆叠步骤。每个竖直通孔结构46可以是tmv或通孔-杆棒插入件。通孔-杆棒插入件可以是基于印刷电路板(pcb)、基于金属柱或任何其它金属和绝缘体的预制结构。顶部保护结构36可以由在顶部保护结构36的顶部处密封的模制材料以及视情况选用的一种或多种玻璃型材料形成。金属屏蔽件54可由铜、铝或其它金属或合金形成。
60.在不同的应用中，每个封装级32可包含单个或多个薄化裸片33。在不同的封装级中，数个薄化裸片33可以不同，和/或薄化裸片33可以是不同类型的裸片。例如，第一薄化裸片33-1和第二薄化裸片33-2可以是有源裸片，例如功率放大器有源裸片、低噪声放大器有源裸片或开关有源裸片，而第三薄化裸片33-3和第四薄化裸片33-4可以是无源裸片，例如无源滤波器裸片(lc滤波器/baw滤波器/saw滤波器/far滤波器)，或变压器裸片。图2b和2c示出图2a中的虚线箱sec中的一个薄化裸片33的结构细节。
61.如图2b中所示，薄化裸片33是有源裸片，其包含绝缘层56、在绝缘层56下方的有源层58和在有源层58下方的后段工艺(beol)部分60。有源层58被配置成提供一个或多个有源装置(例如，具有一个或多个晶体管的装置，例如功率放大器、低噪声放大器和开关)。beol部分60包含介电层62和在介电层62内的金属结构64，其中金属结构64被配置成将有源层58
中的有源装置彼此连接(未示出)和/或被配置成将有源层58中的有源装置连接到重布结构40中的对应重布互连件52。在一些应用中，beol部分60还可以被配置成提供无源装置(例如，利用介电层62和金属结构64形成未示出的无源装置)。
62.当薄化裸片33是有源裸片时，薄化裸片33可由绝缘体上硅(soi)结构形成。薄化裸片33的有源层58通过将有源装置(未示出)集成在soi结构的硅外延层中或上来形成。薄化裸片33的绝缘层56是soi结构的埋入氧化物(即，氧化硅、box)层。另外，基本上从薄化裸片33移除soi结构的硅基板(下文描述细节)。在一些应用中，薄化裸片33的顶表面是绝缘层56的顶表面。在有源层58完成之后，在有源层58下方形成beol部分60。
63.在图2c中，薄化裸片33是无源裸片，其包含绝缘层56和在绝缘层56下方的beol部分60，而没有任何有源层。在beol部分60中，介电层62和金属结构64被配置成提供一个或多个无源装置(例如，电阻器、电容器、电感器、传输线及其任何组合等)。一些金属结构64电连接到重布结构40中的对应重布互连件52。在此实施例中，薄化裸片33可通过集成无源装置工艺形成，其中绝缘层56可由一种或多种聚合物材料(例如乳液聚合物、层间聚合物或合成橡胶)或一种或多种介电材料(例如硅-二氧化物、硅-氮化物等)形成。
64.注意，由于薄化裸片33类型不同，因此对应的中间模制化合物44可以由具有不同特性的不同材料形成。每个中间模制化合物44可由与模制化合物42相同的材料形成(例如，标准模制材料)、由高电容率模制材料(例如，电容率》10，例如含有氧化铝和/或钛酸钡的模制材料)、高热导率模制材料(例如，热导率》50w/mk，例如具有添加的石墨烯的模制材料或具有添加的石墨烯氧化铝填料的模制材料)或高磁导率材料(例如，磁导率》50，例如具有添加的含有铁、镍、钴的粉末的模制材料，或具有添加的含有铁/铁磁性材料的粉末的模制材料，如磁铁、钇-铁-g，等)形成。具有二氧化硅填料的标准模制化合物具有约1w/mk的低热导率。使用向氧化铝化合物添加的石墨烯，热导率可增大至高于5w/mk或甚至高于10w/mk。
65.另外，不管薄化裸片33的类型如何，每个薄化裸片33基本上不具有基板(例如，不具有硅基板)，并且可以具有几微米与几十微米之间的厚度。每个中间模制化合物44可以具有几微米与几十微米之间的厚度。一个薄化裸片33与其对应的中间模制化合物44(即，一个裸片区段38)的组合可具有几微米与几十微米之间、或高达100微米、或高达150微米的厚度。每个重布结构40可具有在5微米与几十微米之间的厚度。每个封装级32可以具有在几微米与几十微米之间、或高达100微米、或高达150微米的厚度(取决于重布结构40中的重布互连件52和介电图案50的厚度)。如果需要高电流能力，则需要使用较厚的重布互连件52。凸块结构34可具有在几微米与几百微米之间的高度(现今的微凸块可以低至10微米，并且可以低于10微米)。顶部保护结构36可具有在几十微米与约200微米之间的厚度，并且金属屏蔽件54可具有在几分之一微米与几微米之间的厚度。因此，具有竖直堆叠的薄化裸片33的多级3d封装30可以容易地在0.8mm、0.65mm或0.5mm处满足现代移动组件的低轮廓要求。多级3d封装30可容纳竖直堆叠的相对大量的封装级32/薄化裸片33(例如，四个或更多个)。
66.在一些应用中，多级3d封装30可还包含一个或多个部件，其与薄化裸片33不同，高度不能减小(裸片高度减小的细节在下文描述)，例如砷化镓(gaas)裸片、互补金属氧化物半导体(cmos)裸片和表面安装装置(smd)。如图3中所示，多级3d封装30还包含在多级3d封装30的顶部处的第一未薄化部件66和第二未薄化部件68。为了容纳第一未薄化裸片66和第二未薄化裸片68，并且为了将第一未薄化裸片66和第二未薄化裸片68电连接到(多个)薄化
裸片33，多级3d封装30包含顶部重布结构70，而不是第四封装级32-4上方包含顶部保护结构36。在本文中，顶部重布结构70包含顶部介电图案72和在顶部介电图案72内的数个顶部重布互连件74。顶部重布互连件74被配置成经由一个或多个竖直通孔结构46(例如，第四通孔结构46-4)将第一未薄化裸片66与第二未薄化裸片68连接，和/或将第一/第二未薄化裸片66/68与(多个)薄化裸片33(例如，第四薄化裸片33-4)连接。
67.在一些应用中，多级3d封装30可还包含在多级3d封装30的底部处的一个或多个未薄化部件。如图4中所示，第三未薄化部件76设置在第一重布结构40-1下方且与凸块结构34分离。在不同的应用中，可能存在设置在第一重布结构40-1下方的多个未薄化部件。第一重布结构40-1的第一重布互连件52-1还被配置成将第三未薄化部件76连接到第一薄化裸片33-1，所述第一薄化裸片被配置成将第三未薄化部件76连接到一些凸块结构34，和/或被配置成将第三未薄化部件76连接到第一竖直通孔结构46-1中的一个或多个。第三未薄化部件76可以是gaas裸片、cmos裸片或smd。出于多级3d封装30的电气和机械要求，第三未薄化部件76需要比凸块结构34短。因此，第三未薄化部件76将不会进一步增大多级3d封装30的高度。
68.在一些应用中，多级3d封装30可在不同裸片区段38中包含不同数目的薄化裸片33，如图5a-5e中所示。图5a示出每个裸片区段38处沿着虚线s-s'的整个多级3d封装30的横截面图，并且图5b到5e示出每个裸片区段38处薄化裸片33的布局图。出于本说明的目的，第一裸片区段38-1包含五个第一薄化裸片33-1(即，第一薄化裸片a33-1a、第一薄化裸片b 33-1b、第一薄化裸片c 33-1c、第一薄化裸片d 33-1d，和第一薄化裸片e 33-1e)；第二裸片区段38-2包含四个第二薄化裸片33-2(即，第二薄化裸片a 33-2a、第二薄化裸片b 33-2b、第二薄化裸片c 33-2c，和第二薄化裸片d 33-2d)；第三裸片区段38-3仅包含一个第三薄化裸片33-3；第四裸片区段38-4包含三个第四薄化裸片33-4(即，第四薄化裸片a 33-4a、第四薄化裸片b 33-4b，和第四薄化裸片c 33-4c)。因此，第一裸片区段38-1包含五种第一中间模制化合物44-1(即，第一中间模制化合物a 44-1a、第一中间模制化合物b 44-1b、第一中间模制化合物c 44-1c、第一中间模制化合物d 44-1d和第一中间模制化合物e 44-1e)；第二裸片区段38-2包含四个第二中间模制化合物44-2(即，第二中间模制化合物a44-2a、第二中间模制化合物b 44-2b、第二中间模制化合物c 44-2c，和第二中间模制化合物d 44-2d)；第三裸片区段38-3仅包含一个第三中间模制化合物44-3；第四裸片区段38-4包含三个第四中间模制化合物44-4(即，第四中间模制化合物a 44-4a、第四中间模制化合物b 44-4b，和第四中间模制化合物c 44-4c)。在不同的应用中，每个裸片区段38可以包含更少或更多具有不同布局的薄化裸片33/中间模制化合物44。
69.在一个实施例中，每个裸片区段38可以实现不同的功能。例如，第一裸片区段38-1可以实现接收器功能，而第二裸片区段38-2可以实现发射器功能。在这种情况下，第二重布结构40-2(在第一裸片区段38-1与第二裸片区段38-2之间)可包含隔离金属屏蔽件(未示出)，其由第二重布互连件52-2实施，以隔离第一裸片区段38-1与第二裸片区段38-2中的信号。在一个实施例中，每个裸片区段38可以仅包含一个或多个特定类型的裸片。例如，在第一裸片区段38-1中，第一薄化裸片33-1全部为开关裸片和/或lna裸片，而在第二裸片区段38-2中，第二薄化裸片33-2全部为滤波器裸片。
70.出于多级3d封装30的电气和机械要求，每个裸片区段38必须具有平坦化的顶表面
和平坦化的底表面。换句话说，在一个裸片区段38中，薄化裸片33可以具有不同的厚度，但每个薄化裸片33与其对应的中间模制化合物44的组合将具有相同的厚度。另外，在每个裸片区段38中，模制化合物42具有与每个薄化裸片33与其对应的中间模制化合物44的组合相同的厚度。
71.图6a-36提供制造图2a中所示的示例性多级3d封装30的示例性步骤。尽管示例性步骤以序列示出，但是示例性步骤不一定取决于次序。一些步骤可能会以不同于所呈现的次序进行。此外，在本公开的范围内的过程可以包含比图6a-36中所示的更少或更多的步骤。
72.参考图6a到13，根据本公开的一个实施例形成第一裸片区段38-1。首先，包含第一裸片基板78-1和第一装置区域79-1的第一完整裸片33in-1附接到模块载体80，如图6a所示。第一装置区域79-1位于第一裸片基板78-1下方且位于模块载体80上方，使得第一裸片基板78-1的背面是第一完整裸片33in-1的顶表面。第一裸片基板78-1可由厚度介于150微米与700微米之间的低成本硅材料形成，而第一装置区域79-1被配置成提供厚度介于几微米与几十微米之间的有源和/或无源装置。所属领域的技术人员将清楚，对这些厚度的修改也可被视为在本文公开的概念的范围内。
73.在一个实施例中，第一完整裸片33in-1是有源裸片，其中第一装置区域79-1包含绝缘层56、在绝缘层56下方的有源层58和在有源层58下方的beol部分60，如图6b所示(图6a中的虚线框sec1)。有源层58被配置成提供一个或多个有源装置(例如，具有一个或多个晶体管的装置，例如功率放大器、低噪声放大器和开关)，而beol部分60被配置成将有源层58中的有源装置彼此连接和/或被配置成将有源层58中的有源装置连接到外部部件(例如，重布结构40中的对应重布互连件52，参见图2b)。通常，beol部分60包含实现beol 60的连接功能的介电层62和金属结构64。在一些应用中，beol部分60还可被配置成提供无源装置(例如，利用介电层62和金属结构64形成未示出的电阻器、电容器、电感器、传输线及其任何组合等)。
74.当第一完整裸片33in-1是有源裸片时，第一完整裸片33in-1可由soi结构形成。第一完整裸片33in-1的有源层58通过将有源装置(未示出)集成到soi结构的硅外延层中或上来形成。第一完整裸片33in-1的绝缘层56是soi结构的埋入氧化物(即，氧化硅、box)层。另外，第一完整裸片33in-1的第一裸片基板78-1是soi结构的硅基板。在有源层58完成之后，在有源层58下方形成beol部分60。
75.在一个实施例中，第一完整裸片33in-1是无源裸片，其中第一装置区域79-1不包含任何有源层，但仅包含绝缘层56和在绝缘层56下方的beol部分60，如图6c所示(图6a中的虚线框sec1)。在beol部分60中，介电层62和多层金属结构64可以被配置成提供一个或多个无源装置(例如，电阻器、电容器、电感器、传输线及其任何组合等)。当第一完整裸片33in-1是无源裸片时，第一完整裸片33in-1可通过集成无源装置过程形成，其中第一完整裸片33in-1的绝缘层56可由一种或多种聚合物材料(例如乳液聚合物、层间聚合物和合成橡胶)或一种或多种介电材料(例如氧化硅、氮化物等)形成，并且第一完整裸片33in-1的第一裸片基板78-1是硅基板。
76.接下来，将第一模制化合物42-1涂覆在模块载体80上方，并且完全囊封第一完整裸片33in-1以提供第一前体82-1，如图7所示。第一模制化合物42-1可以通过各种程序来涂
覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第一模制化合物42-1可由标准模制材料(例如，有机环氧树脂系统等)形成，其可用作第一完整裸片33in-1的第一装置区域79-1针对例如四甲基氢氧化铵(tmah)、氢氧化钾(koh)、氢氧化钠(naoh)和乙酰胆碱(ach)的蚀刻化学品的蚀刻屏障。然后使用固化过程(未示出)来硬化第一模制化合物42-1。固化温度在100℃至320℃之间，这取决于哪种材料用作第一模制化合物42-1。
77.然后，薄化第一模制化合物42-1以暴露第一完整裸片33in-1的第一裸片基板78-1的背面，如图8所示。所述薄化程序可以用机械研磨过程来完成。后一步骤是基本上移除第一完整裸片33in-1的第一裸片基板78-1以提供包含第一装置区域79-1的第一薄化裸片33-1，并且在第一薄化裸片33-1上限定第一开口48-1，如图9所示。在本文中，基本上移除第一裸片基板78-1是指移除整个第一裸片基板78-1的至少95％，并且留下至多2微米的裸片基板或可能进一步移除绝缘层56的一部分。在所需情况下，第一裸片基板78-1被完全移除，使得第一薄化裸片33-1是第一装置区域79-1，其中绝缘层56的顶表面是第一薄化裸片33-1的顶表面并且在第一开口48-1的底部暴露。基本上移除第一裸片基板78-1可通过具有湿法/干法蚀刻剂化学品的蚀刻过程提供，所述蚀刻过程可为tmah、koh、naoh、ach等。在蚀刻过程期间，绝缘层56充当蚀刻停止层，其通过使用湿法/干法蚀刻剂化学品而具有比第一裸片基板78-1(即硅基板)慢得多的蚀刻速率。第一模制化合物42-1可以用作蚀刻剂屏障，以保护第一装置区域79-1的至少侧面免受蚀刻剂化学品的影响。因此，第一开口48-1(此处第一裸片基板78-1被移除)限定在第一模制化合物42-1内，并且第一开口48-1的竖直壁是与第一薄化裸片33-1的边缘对准的第一模制化合物42-1的内侧。
78.如图10所示，将第一中间模制化合物44-1涂覆在第一薄化裸片33-1上方以提供第一模制前体83-1。第一中间模制化合物44-1基本上填充第一开口48-1。第一中间模制化合物44-1可以通过各种程序来涂覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第一中间模制化合物44-1直接位于第一薄化裸片33-1的顶表面上。如果第一薄化裸片33-1中不存在留下的第一裸片基板78-1，则第一中间模制化合物44-1直接位于绝缘层56上方。由于第一薄化裸片33-1类型不同，因此第一中间模制化合物44-1可以由具有不同特性的不同材料形成。第一中间模制化合物44-1可以由与第一模制化合物42-1相同的材料形成(例如，标准模制材料)、由高导电率模制材料(例如，电容率》10，例如含有氧化铝和/或钛酸钡的模制材料)、高热导率模制材料(例如，热导率＞50w/mk，例如具有添加的石墨烯的模制材料或具有添加的石墨烯和氧化铝填料的模制材料)或高磁导率材料(例如，磁导率》50，例如具有添加的含有铁、镍、钴的粉末的模制材料，或具有添加的含有铁/铁磁性材料的粉末的模制材料，如磁铁、钇-铁-g，等)形成。随后进行固化过程(未示出)以硬化第一中间模制化合物44-1。固化温度在100℃至320℃之间，这取决于哪种材料用作第一中间模制化合物44-1。
79.然后，将抛光步骤应用于第一模制前体83-1以确定第一模制化合物42-1的最终厚度以及第一薄化裸片33-1与第一中间模制化合物44-1的组合的最终厚度(即，第一裸片区段38-1的最终厚度)。如图11中所示，第一模制化合物42-1的厚度和第一中间模制化合物44-1的厚度减小，并且第一开口48-1变浅。抛光步骤可通过机械研磨过程实施。在抛光步骤之后，第一模制化合物42-1的顶表面与第一中间模制化合物44-1的顶表面共面。第一模制
化合物42-1的最终厚度以及第一薄化裸片33-1与第一中间模制化合物44-1的组合的最终厚度具有相同的值，在几微米与几十微米之间，或高达100微米，或高达150微米。
80.接下来，穿过第一模制化合物42-1形成第一竖直通孔84-1，如图12所示。第一竖直通孔84-1不延伸穿过或进入第一薄化裸片33-1或第一中间模制化合物44-1。每个第一竖直通孔84-1可具有立方体、多边形、圆柱体或锥体的形状，并且具有与第一模制化合物42-1的厚度相同的深度。第一竖直通孔84-1可通过钻孔过程形成。然后，第一竖直通孔结构46-1在第一竖直通孔84-1中形成以完成第一裸片区段38-1，如图13所示。第一竖直通孔结构46-1可通过用一种或多种适当材料填充第一竖直通孔84-1而形成。需要适当的材料是导电的和/或导热的，例如铂、金、银、铜、铝、钨、钛、导电环氧树脂或其它合适的材料。第一模制化合物42-1的顶表面、第一中间模制化合物44-1的顶表面与每个第一竖直通孔结构46-1的顶表面是共面的。第一裸片区段38-1的厚度在若干微米与几十微米之间。在某些情况下，第一裸片区段38-1可以具有更大的厚度，例如或高达100微米或甚至高达150微米。
81.图14-21示出根据本公开的一个实施例的形成第一裸片区段38-1的替代过程。类似地，首先将包含第一裸片基板78-1和在第一裸片基板78-1下方的第一装置区域79-1的第一完整裸片33in-1附接到模块载体80，如图14中所示。然后，在模块载体80上方且在第一完整裸片33in-1周围沉积种子层86，如图15中所示。对于电化学镀覆(ecp)，种子层86需要具有低保形性。例如，在前向脉冲模式中，可将钽阻挡层用作铜的电镀/电化学镀覆(ep或ecp)的种子层86。保形种子层86为第一镀覆竖直通孔结构46-1提供基部。种子层86可以由许多类型的过程形成，包含金属有机化学气相沉积(mocvd)、物理气相沉积pvd和长投溅射(lts)。
82.接下来，将一种或多种金属/合金材料88(例如铜、铝银和金)镀覆在每个种子层86上，以形成一个第一竖直通孔结构46-1，如图16所示。注意，必须谨慎地选择每个第一竖直通孔结构46-1的高度作为第一裸片区段38-1的最终厚度/第一模制化合物42-1的最终厚度，使得一旦完成第一裸片区段38-1，每个第一竖直通孔结构46-1就可以通过第一模制化合物42-1暴露。每个第一竖直通孔结构46-1具有在几微米与几十微米之间、或高达100微米，或高达150微米的相同高度。每个第一竖直通孔结构46-1总是比第一完整裸片33in-1短，并且总是比第一完整裸片33in-1的第一装置区域79-1高。
83.然后，将第一模制化合物42-1涂覆到模块载体80上方，并且完全囊封第一完整裸片33in-1，并且完全囊封每个第一竖直通孔结构46-1以提供第一前体82-1，如图17所示。第一模制化合物42-1可以通过各种程序来涂覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第一模制化合物42-1可以由标准模制材料(例如，有机环氧树脂系统等)形成，所述标准模制材料可用作第一完整裸片33in-1的第一装置区域79-1针对例如tmah、koh、naoh和ach的蚀刻化学品的蚀刻屏障。然后使用固化过程(未示出)来硬化第一模制化合物42-1。固化温度在100℃至320℃之间，这取决于哪种材料用作第一模制化合物42-1。
84.在涂覆第一模制化合物42-1之后，薄化第一模制化合物42-1以暴露第一完整裸片33in-1的第一裸片基板78-1的背面，如图18所示。由于每个第一竖直通孔结构46-1比第一完整裸片33in-1短，因此每个第一竖直通孔结构46-1仍由第一模制化合物42-1完全囊封。所述薄化程序可以用机械研磨过程来完成。由于每个第一竖直通孔结构46-1比第一完整裸
片33in-1短，因此每个第一竖直通孔结构46-1仍由第一模制化合物42-1完全囊封。后一步骤是基本上移除第一完整裸片33in-1的第一裸片基板78-1，以提供包含第一装置区域79-1的第一薄化裸片33-1，并且在第一薄化裸片33-1上限定第一开口48-1，如图19所示。在本文中，基本上移除第一裸片基板78-1是指移除整个第一裸片基板78-1的至少95％，并且留下至多2微米裸片基板或可能进一步移除绝缘层56的一部分。在所需情况下，第一裸片基板78-1被完全移除，使得第一薄化裸片33-1是第一装置区域79-1，其中绝缘层56的顶表面是第一薄化裸片33-1的顶表面并且在第一开口48-1的底部处暴露(参见图6b和6c)。基本上移除第一裸片基板78-1可通过具有湿法/干法蚀刻剂化学品的蚀刻过程提供，所述蚀刻剂化学品可为tmah、koh、naoh、ach等。在蚀刻过程期间，绝缘层56充当蚀刻停止层，其通过使用湿法/干法蚀刻剂化学品具有比第一裸片基板78-1(即硅基板)慢得多的蚀刻速率。第一模制化合物42-1可以用作蚀刻剂屏障，以保护第一装置区域79-1的至少侧面免受蚀刻剂化学品的影响。因此，第一开口48-1(此处第一裸片基板78-1被移除)限定在第一模制化合物42-1内，并且第一开口48-1的竖直壁是与第一薄化裸片33-1的边缘对准的第一模制化合物42-1的内侧。
85.接下来，将第一中间模制化合物44-1涂覆到第一薄化裸片33-1上，以提供如图20所示的第一模制前体83-1。第一中间模制化合物44-1基本上填充第一开口48-1。第一中间模制化合物44-1可以通过各种程序来涂覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第一中间模制化合物44-1直接位于第一薄化裸片33-1的顶表面上。如果第一薄化裸片33-1中不存在留下的第一裸片基板78-1，则第一中间模制化合物44-1直接位于绝缘层56上方。随后进行固化过程(未示出)以硬化第一中间模制化合物44-1。固化温度在100℃至320℃之间，这取决于哪种材料用作第一中间模制化合物44-1。
86.然后将抛光步骤应用于第一模制前体83-1以提供第一裸片区段38-1。如图21中所示，第一中间模制化合物44-1的厚度和第一模制化合物42-1的厚度减小，直到每个第一竖直通孔结构46-1通过第一模制化合物42-1暴露为止。抛光步骤可通过机械研磨过程实施。在抛光步骤之后，第一模制化合物42-1的顶表面、第一中间模制化合物44-1的顶表面和每个第一竖直通孔结构46-1的顶表面是共面的。
87.在形成第一裸片区段38-1之后，第二重布结构40-2形成于第一裸片区段38-1上方，如图22中所示。第二重布结构40-2包含第二介电图案50-2和在第二介电图案50-2内的第二重布互连件52-2。在本文中，第二重布互连件52-2的一些部分在第二重布结构40-2的底部处通过第二介电图案50-2暴露，且连接到第一裸片区段38-1中的第一竖直通孔结构46-1。另外，第二重布互连件52-2的一些其它部分在第二重布结构40-2的顶部处通过第二介电图案50-2暴露。
88.包含第二裸片基板78-2和第二装置区域79-2的第二完整裸片33in-2附接到第二重布结构40-2，如图23所示。第二装置区域79-2位于第二裸片基板78-2下方，且位于第二重布结构40-2上方。因此，第二装置区域79-2在第二重布结构40-2的顶部处连接到第二重布互连件52-2的暴露部分中的一些，并且第二裸片基板78-2的背面是第二完整裸片33in-2的顶表面。类似于第一完整裸片33in-1，第二完整裸片33in-2中的第二裸片基板78-2可由厚度介于150微米与700微米之间的低成本硅材料形成，而第二完整裸片33in-2中的第二装置区域79-2被配置成提供厚度介于几微米与几十微米之间的有源和/或无源装置。第二装置
区域79-2可以具有与如图6b所示的第一装置区域79-1类似的结构(例如，包含绝缘层56、在绝缘层56下方的有源层58，和在有源层58下方的beol部分60，其具有介电层62和在介电层62内的金属结构64)或具有与图6c所示的第一装置区域类似的结果(例如，包含绝缘层56和在绝缘层56下方的beol部分60，其具有介电层62和在介电层62内的金属结构64)。所属领域的技术人员将清楚，对这些厚度的修改也可被视为在本文公开的概念的范围内。
89.接下来，将第二模制化合物42-2涂覆在第二重布结构40-2的顶表面上，并且其完全囊封第二完整裸片33in-2以提供第二前体82-2，如图24中所示。第二模制化合物42-2可以通过各种程序来涂覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第二模制化合物42-2可由标准模制材料(例如，有机环氧树脂系统等)形成，所述标准模制材料可用作第二完整裸片33in-2的第二装置区域79-2针对例如tmah、koh、naoh和ach等蚀刻化学品的蚀刻屏障。随后进行固化过程(未示出)以硬化第二模制化合物42-2。固化温度在100℃至320℃之间，这取决于哪种材料用作第二模制化合物42-2。
90.然后，薄化第二模制化合物42-2，以暴露第二完整裸片33in-2的第二裸片基板78-2的背面，如图25所示。所述薄化程序可以用机械研磨过程来完成。后一步骤基本上移除第二完整裸片33in-2的第二裸片基板78-2，以提供包含第二装置区域79-2的第二薄化裸片33-2，并且在第二薄化裸片33-2上方限定第二开口48-2，如图26中所示。在本文中，基本上移除第二裸片基板78-2是指移除整个第二裸片基板78-2的至少95％，并且留下至多2微米裸片基板或可能进一步移除绝缘层56的一部分(参见图6b和6c)。在所需情况下，完全移除第二裸片基板78-2，使得第二薄化裸片33-2是第二装置区域79-2，其中绝缘层56的顶表面是第二薄化裸片33-2的顶表面并且在第二开口48-2的底部处暴露。基本上移除第二裸片基板78-2可通过具有湿法/干法蚀刻剂化学品的蚀刻过程提供，所述蚀刻剂化学品可为tmah、koh、naoh、ach等。在蚀刻过程期间，绝缘层56充当蚀刻终止层，其通过使用湿法/干法蚀刻剂化学品而具有比第二裸片基板78-2(即硅基板)慢得多的蚀刻速率。第二模制化合物42-2可以用作蚀刻剂屏障，以保护第二装置区域79-2的至少侧面免受蚀刻剂化学品的影响。因此，第二开口48-2(此处第二裸片基板78-2被移除)限定在第二模制化合物42-2内，且第二开口48-2的竖直壁是与第二薄化裸片33-2的边缘对准的第二模制化合物42-2的内侧。
91.第二中间模制化合物44-2涂覆于第二薄化裸片33-2上方以提供第二模制前体83-2，如图27中所示。第二中间模制化合物44-2基本上填充第二开口48-2。第二中间模制化合物44-2可以通过各种程序来涂覆，例如片材模制、包覆模制、压缩模制、转移模制、压板填充囊封或丝网印刷囊封。第二中间模制化合物44-2直接位于第二薄化裸片33-2的顶表面上。如果第二薄化裸片33-2中不存在留下的第二裸片基板78-2，则第二中间模制化合物44-2直接位于绝缘层56上方。由于第二薄化裸片33-2类型不同，因此第二中间模制化合物44-2可以由具有不同特性的不同材料形成。第二中间模制化合物44-2可以由与第二模制化合物42-2相同的材料形成(例如，标准模制材料)、由高导电率模制材料(例如，电容率》10，例如含有氧化铝和/或钛酸钡的模制材料)、高热导率模制材料(例如，热导率＞50w/mk，例如具有添加的石墨烯的模制材料或具有添加的石墨烯和氧化铝填料的模制材料)或高磁导率材料(例如，磁导率》50，例如具有添加的含有铁、镍、钴的粉末的模制材料，或具有添加的含有铁/铁磁性材料的粉末的模制材料，如磁铁、钇-铁-g，等)形成。注意，第二薄化裸片33-2与第一薄化裸片33-1可以是相同类型或不同类型，并且第二中间模制化合物44-2与第一中间
模制化合物44-1可以由相同材料或不同材料形成。随后进行固化过程(未示出)以硬化第二中间模制化合物44-2。固化温度在100℃至320℃之间，这取决于哪种材料用作第二中间模制化合物44-2。
92.随后进行抛光步骤以确定第二模制化合物42-2的最终厚度和第二薄化裸片33-2与第二中间模制化合物44-2的组合的最终厚度(即，第二裸片区段38-2的最终厚度)。如图28中所示，第二模制化合物42-2的厚度和第二中间模制化合物44-2的厚度减小，并且第二开口48-2变浅。抛光步骤可通过机械研磨过程实施。在抛光步骤之后，第二模制化合物42-2的顶表面与第二中间模制化合物44-2的顶表面共面。第二模制化合物42-2的最终厚度以及第二薄化裸片33-2与第二中间模制化合物44-2的组合的最终厚度具有相同的值，在几微米与几十微米之间，或高达100微米，或高达150微米。
93.接下来，穿过第二模制化合物42-1形成第二竖直通孔84-2，以显露在第二重布结构40-2的顶部处暴露的第二重布互连件52-2的一些部分，如图29所示。第二竖直通孔84-2不延伸穿过或进入第二薄化裸片33-2或第二中间模制化合物44-2。每个第二竖直通孔84-2可具有立方体、多边形、圆柱体或锥体的形状，并且具有与第二模制化合物42-2的厚度相同的深度。第二竖直通孔84-2可通过钻孔过程形成。然后在第二竖直通孔84-2中形成第二竖直通孔结构46-2以完成第二裸片区段38-2以及第二封装级32-2(包含第二裸片区段38-1和第二重布结构40-2)，如图30中所示。可以通过用一种或多种适当材料填充第二竖直通孔84-2来形成第二竖直通孔结构46-2。需要适当的材料是导电的和/或导热的，例如铂、金、银、铜、铝、钨、钛、导电环氧树脂或其它合适的材料。第二模制化合物42-2的顶表面、第二中间模制化合物44-2的顶表面与每个第二竖直通孔结构46-2的顶表面是共面的。
94.在一些应用中，第二裸片区段38-2可以如图14-21所示的类似过程形成。仅有的区别在于：第二完整裸片33in-2未附接到模块载体80，而是第二重布结构40-2的顶表面；种子层86不沉积在模块载体80上，而是沉积于在第二重布结构40-2的顶部处暴露的第二重布互连件52-2的一些部分上；且第二模制化合物42-2不涂覆在模块载体80上方，而是涂覆在第二重布结构40-2(未示出)的顶表面上。
95.使用与第二封装级32-2相同的处理步骤(例如，如图22-30中所示)形成第三封装级32-3和第四封装级32-4。第三封装级32-3形成于第二封装级32-2上方，并且第四封装级32-4形成于第三封装级32-3上方，如图31中所示。因此，第一、第二、第三和第四薄化裸片33-1到33-4竖直堆叠。
96.请注意，在不同应用中，多级3d封装30中可能包含更多封装级32。当然，每个封装级的厚度越大，可以竖直堆叠的封装级的数目越小。另外，在不同应用中，可能存在包含在一个或多个封装级32中的多个薄化裸片33。任何封装级32中包含的每个薄化裸片33可由具有可基本上移除的硅基板78的一个完整裸片33in形成。没有硅基板的部件，例如gaas裸片、cmos裸片和/或smd，不能是完整的裸片，因为它们的高度不能减小。此外，通常具有100微米与几百微米之间的高度的不含硅基板的这些部件不可包含在任何封装级32中。另外，每个重布结构40在晶片级下形成，并且减小模制化合物42的厚度和中间模制化合物44的厚度的每个抛光步骤是在晶片级下执行。
97.在一个实施例中，顶部保护结构36然后形成于第四封装级32-4的第四裸片区段38-4上方(即，在第四模制化合物42-4和第四中间模制化合物44-4上方)，且耦合到第四竖
直通孔结构46-4，如图32中所示。顶部保护结构36可由用于在顶部保护结构36的顶部处进行最终密封的模制材料和视情况选用的一种或多种玻璃型材料形成。顶部保护结构36被配置成提供化学和气体/空气污染保护。顶部保护结构36可具有几十微米与约200微米之间的厚度。另外，金属屏蔽件54可涂覆在顶部保护结构36上方，如图33中所示。金属屏蔽件54可以由铜、铝或其它金属或合金通过电镀、溅射或喷涂过程形成。金属屏蔽件54被配置成提供电磁屏蔽。金属屏蔽件54可具有在几分之一微米与几微米之间的厚度。
98.接下来，如图34所示，从第一裸片区段38-1移除模块载体80。在本文中，第一薄化裸片33-1和第一竖直通孔结构46-1在第一裸片区段38-1的底部处通过第一模制化合物42-1暴露。如图35所示，第一重布结构40-1随后形成于第一裸片区段38-1下方。第一重布结构40-1包含第一介电图案50-1和在第一介电图案50-1内的第一重布互连件52-1。在本文中，第一重布互连件52-1包含在第一重布结构40-1的顶部处通过第一介电图案50-1暴露的一些部分，使得第一重布互连件52-1被配置成连接到第一薄化裸片33-1且连接到第一裸片区段38-1中的第一竖直通孔结构46-1。另外，第一重布互连件52-1还包含在第一重布结构40-1的底部处通过第一介电图案50-1暴露的一些部分。
99.最后，凸块结构34形成于第一重布结构40-1下方，以提供多级3d封装30，如图36所示。每个凸块结构34耦合到第一重布互连件52-1的在第一重布结构40-1的底部处暴露的部分。在本文中，可以是铜柱或焊球的凸块结构34彼此分离，并且从第一介电图案50-1突出。
100.可以设想，可以组合前述方面中的任一方面，和/或如本文所描述的各种单独方面和特征以获得额外优点。除非本文相反指示，否则本文所公开的各种实施例中的任一实施例可以与一个或多个其它公开的实施例组合。
101.本领域技术人员将认识到对本公开的优选实施例的改进和修改。所有这种改进和修改都被认为是在本文所公开的概念和下文的权利要求的距离内。

技术特征：
1.一种多级三维(3d)封装，包括：
●
下部封装级，其包含下部重布结构和在所述下部重布结构上方的下部裸片区段，其中：
●
所述下部裸片区段包含下部薄化裸片、下部模制化合物、下部中间模制化合物和下部竖直通孔结构，其中所述下部薄化裸片和所述下部模制化合物设置在所述下部重布结构上方，所述下部模制化合物围绕所述下部薄化裸片并且竖直地延伸超过所述下部薄化裸片的顶表面，以在所述下部薄化裸片上方和所述下部模制化合物内限定下部开口，所述下部中间模制化合物位于所述下部薄化裸片上方，并且填充所述下部模制化合物内的所述下部开口，并且每个下部竖直通孔结构延伸穿过所述下部模制化合物；
●
所述下部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述下部中间模制化合物的顶表面与所述下部模制化合物的顶表面是共面的；以及
●
上部封装级，其包含在所述下部封装级上方的上部重布结构和在所述上部重布结构上方的上部裸片区段，其中：
●
所述上部裸片区段包含上部薄化裸片、上部模制化合物和上部中间模制化合物，其中所述上部薄化裸片和所述上部模制化合物设置在所述上部重布结构上方，所述上部模制化合物围绕所述上部薄化裸片，并且竖直地延伸超过所述上部薄化裸片的顶表面，以在所述上部薄化裸片上方和所述上部模制化合物内限定上部开口，并且所述上部中间模制化合物位于所述上部薄化裸片上方且填充所述上部模制化合物内的所述上部开口；
●
所述上部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述上部中间模制化合物的顶表面与所述上部模制化合物的顶表面是共面的。2.根据权利要求1所述的多级3d封装，其中：
●
所述下部重布结构包含下部介电图案和在所述下部介电图案内的下部重布互连件；
●
所述上部重布结构包含上部介电图案和在所述上部介电图案内的上部重布互连件；并且
●
所述下部薄化裸片通过所述下部重布结构中的所述下部重布互连件、所述下部裸片区段中的所述下部竖直通孔结构以及所述上部重布结构中的所述上部重布互连件连接到所述上部薄化裸片。3.根据权利要求2所述的多级3d封装，还包括形成于所述下部重布结构下方的多个凸块结构，其中：
●
所述多个凸块结构中的每个通过所述下部介电图案连接到所述下部重布互连件；
●
所述多个凸块结构彼此分离，并且从所述下部介电图案突出；并且
●
所述多个凸块结构是铜柱或焊球。4.根据权利要求2所述的多级3d封装，其还包括竖直堆叠在所述下部封装级与所述上部封装级之间的一个或多个内部封装级，其中：
●
所述一个或多个内部封装级中的每个包含内部重布结构和在所述内部重布结构上方的内部裸片区段；
●
每个内部裸片区段包含内部薄化裸片、内部模制化合物、内部中间模制化合物和内
部竖直通孔结构，其中所述内部薄化裸片和所述内部模制化合物设置在所述内部重布结构上，所述内部模制化合物围绕所述内部薄化裸片并且竖直地延伸超过所述内部薄化裸片的顶表面，以在所述内部薄化裸片上方和所述内部模制化合物内限定内部开口，所述内部中间模制化合物位于所述内部薄化裸片上方，并且填充所述内部模制化合物内的所述内部开口，并且每个内部竖直通孔结构延伸穿过所述内部模制化合物；
●
所述内部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述内部中间模制化合物的顶表面与所述内部模制化合物的顶表面是共面的。5.根据权利要求4所述的多级3d封装，其中：
●
每个内部重布结构包含内部介电图案和在所述内部介电图案内的内部重布互连件；并且
●
所述下部薄化裸片、在所述一个或多个封装级中的每个中的所述内部薄化裸片以及所述上部薄化裸片通过所述下部重布结构中的所述下部重布互连件、所述下部裸片区段中的所述下部竖直通孔结构、每个内部重布结构中的所述内部重布互连件、每个内部裸片区段中的所述内部竖直通孔结构和所述上部重布结构中的所述上部重布互连件连接。6.根据权利要求4所述的多级3d封装，其中：
●
至少一个内部裸片区段包含多个薄化裸片，其中所述内部薄化裸片包含在所述多个薄化裸片中；
●
所述至少一个内部裸片区段包含多个中间模制化合物，其中所述内部中间模制化合物包含在所述多个中间模制化合物中；
●
所述多个薄化裸片中的每个设置在所述内部重布结构上方且由所述内部模制化合物围绕，其中所述内部模制化合物竖直地延伸超过所述多个薄化裸片中的每个的顶表面，以在所述多个薄化裸片中的每个上方且在所述内部模制化合物内限定开口；
●
所述多个中间模制化合物中的每个位于所述多个薄化裸片中的对应一个上方，并且填充所述内部模制化合物内的对应开口；
●
所述多个薄化裸片中的每个基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述多个中间模制化合物中的每个的顶表面与所述内部模制化合物的顶表面是共面的。7.根据权利要求1所述的多级3d封装，还包括在所述上部封装级的所述上部裸片区段上方的顶部保护结构，其中：
●
所述顶部保护结构与所述上部裸片区段中的所述上部模制化合物和所述上部中间模制化合物接触；
●
所述顶部保护结构被配置成提供化学和气体/空气污染保护。8.根据权利要求7所述的多级3d封装，还包括在所述顶部保护结构上方的金属屏蔽件，其中所述金属屏蔽件被配置成提供所述多级3d封装的电磁屏蔽。9.根据权利要求1所述的多级3d封装，其中：
●
所述上部中间模制化合物是由由以下各项组成的群组中的一个形成：有机环氧树脂系统、具有高于50w/mk的热导率的模制材料、具有高于50的磁导率的模制材料，以及具有高
于10的电容率的模制材料；并且
●
所述下部中间模制化合物是由由以下各项组成的群组中的一个形成：有机环氧树脂系统、具有高于50w/mk的热导率的模制材料、具有高于50的磁导率的模制材料以及具有高于10的电容率的模制材料。10.根据权利要求1所述的多级3d封装，其中所述上部薄化裸片与所述下部薄化裸片是不同类型的裸片。11.根据权利要求10所述的多级3d封装，其中所述上部中间模制化合物与所述下部中间模制化合物是由不同材料形成。12.根据权利要求1所述的多级3d封装，其中：
●
所述上部薄化裸片和所述下部薄化裸片中的至少一个是有源裸片，其包含绝缘层、在所述绝缘层下方的有源层和在所述有源层下方的后段工艺(beol)部分；
●
所述有源层被配置成提供一个或多个有源装置；并且
●
所述beol部分包含介电层和在所述介电层内的金属结构，其中所述金属结构被配置成将所述有源层中的所述有源装置彼此连接和/或被配置成将所述有源层中的所述有源装置连接到外部部件。13.根据权利要求12所述的多级3d封装，其中：
●
所述有源裸片是由绝缘体上硅(soi)结构形成；
●
所述有源裸片的所述有源层是通过将所述一个或多个有源装置集成到所述soi结构的硅外延层中或上来形成；并且
●
所述有源裸片的所述绝缘层是所述soi结构的埋入氧化物层。14.根据权利要求1所述的多级3d封装，其中：
●
所述上部薄化裸片和所述下部薄化裸片中的至少一个是无源裸片，其包含绝缘层和在所述绝缘层下方的beol部分；并且
●
所述beol部分包含介电层和在所述介电层内的金属结构，其中所述金属结构被配置成提供一个或多个无源装置且被配置成将所述无源装置连接到外部部件。15.根据权利要求1所述的多级3d封装，还包括在所述上部封装级的所述上部裸片区段上方的顶部重布结构，其中：
●
所述上部裸片区段还包含上部竖直通孔结构，所述上部竖直通孔结构中的每个延伸穿过所述上部模制化合物；
●
所述顶部重布结构包含顶部介电图案和在所述顶部介电图案内的顶部重布互连件；并且
●
所述顶部重布互连件被配置成连接到所述上部竖直通孔结构。16.根据权利要求15所述的多级3d封装，还包括位于所述顶部重布结构上方的一个或多个未薄化部件，其中：
●
所述一个或多个未薄化部件中的每个具有在100微米与几百微米之间的厚度；
●
所述上部重布结构包含上部介电图案和在所述上部介电图案内的上部重布互连件；并且
●
所述一个或多个未薄化部件被配置成通过所述顶部重布互连件、所述上部竖直通孔结构和所述上部重布互连件连接到所述上部薄化裸片。
17.根据权利要求16所述的多级3d封装，其中所述一个或多个未薄化部件中的每个是砷化镓(gaas)裸片、互补金属氧化物半导体(cmos)裸片和表面安装装置(smd)中的一个。18.根据权利要求1所述的多级3d封装，还包括位于所述下部裸片区段的所述下部重布结构下方的一个或多个未薄化部件，其中：
●
所述一个或多个未薄化部件中的每个具有在100微米与几百微米之间的厚度；
●
所述下部重布结构包含下部介电图案和在所述下部介电图案内的下部重布互连件；并且
●
所述一个或多个未薄化部件被配置成通过所述下部重布互连件连接到所述下部薄化裸片。19.根据权利要求18所述的多级3d封装，还包括形成于所述下部重布结构下方的多个凸块结构，其中：
●
所述多个凸块结构中的每个通过所述下部介电图案连接到所述下部重布互连件；
●
所述多个凸块结构中的每个与所述下部重布结构下方的所述一个或多个未薄化部件分离，并且从所述下部介电图案突出；
●
每个所述多个凸块结构具有相同的高度，并且比一个或多个未薄化部件高；并且
●
所述多个凸块结构是铜柱或焊球。20.根据权利要求1所述的多级3d封装，其中：
●
所述下部裸片区段包含多个薄化裸片，其中所述下部薄化裸片包含在所述多个薄化裸片中；
●
所述下部裸片区段包含多个中间模制化合物，其中所述下部中间模制化合物包含于所述多个中间模制化合物中；
●
所述多个薄化裸片中的每个设置在所述下部重布结构上方且由所述下部模制化合物围绕，其中所述下部模制化合物竖直地延伸超过所述多个薄化裸片中的每个的顶表面，以在所述多个薄化裸片中的每个上方且在所述下部模制化合物内限定开口；
●
所述多个中间模制化合物中的每个位于所述多个薄化裸片中的对应一个上方，并且填充所述下部模制化合物内的对应开口；
●
所述多个薄化裸片中的每个基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述多个中间模制化合物中的每个的顶表面与所述下部模制化合物的顶表面是共面的。21.根据权利要求1所述的多级3d封装，其中：
●
所述上部裸片区段包含多个薄化裸片，其中所述上部薄化裸片包含在所述多个薄化裸片中；
●
所述上部裸片区段包含多个中间模制化合物，其中所述上部中间模制化合物包含于所述多个中间模制化合物中；
●
所述多个薄化裸片中的每个设置在所述上部重布结构上方且由所述上部模制化合物围绕，其中所述上部模制化合物竖直地延伸超过所述多个薄化裸片中的每个的顶表面，以在所述多个薄化裸片中的每个上方且在所述上部模制化合物内限定开口；
●
所述多个中间模制化合物中的每个位于所述多个薄化裸片中的对应一个上方，并且
填充所述上部模制化合物内的对应开口；
●
所述多个薄化裸片中的每个基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述多个中间模制化合物中的每个的顶表面与所述上部模制化合物的顶表面是共面的。22.根据权利要求1所述的多级3d封装，其中：
●
所述下部裸片区段包含多个第一薄化裸片和多个第一中间模制化合物，其中：
●
所述下部薄化裸片包含于所述多个第一薄化裸片中，且其中所述下部中间模制化合物包含于所述多个第一中间模制化合物中；
●
所述多个第一薄化裸片中的每个设置在所述下部重布结构上方且由所述下部模制化合物围绕，其中所述下部模制化合物竖直地延伸超过所述多个第一薄化裸片中的每个的顶表面，以在所述多个第一薄化裸片中的每个上方且在所述下部模制化合物内限定第一开口；
●
所述多个第一中间模制化合物中的每个位于所述多个第一薄化裸片中的对应一个上方，并且填充所述下部模制化合物内的对应第一开口；
●
所述多个第一薄化裸片中的每个基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述多个第一中间模制化合物中的每个的顶表面与所述下部模制化合物的顶表面是共面的；并且
●
所述上部裸片区段包含多个第二薄化裸片和多个第二中间模制化合物，其中：
●
所述上部薄化裸片包含于所述多个第二薄化裸片中，且其中所述上部中间模制化合物包含于所述多个第二中间模制化合物中；
●
所述多个第二薄化裸片中的每个设置在所述上部重布结构上方且由所述上部模制化合物围绕，其中所述上部模制化合物竖直地延伸超过所述多个第二薄化裸片中的每个的顶表面，以在所述多个第二薄化裸片中的每个上方且在所述上部模制化合物内限定第二开口；
●
所述多个第二中间模制化合物中的每个位于所述多个第二薄化裸片中的对应一个上方，并且填充所述上部模制化合物内的对应第二开口；
●
所述多个第二薄化裸片中的每个基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述多个第二中间模制化合物中的每个的顶表面与所述上部模制化合物的顶表面是共面的。23.根据权利要求22所述的多级3d封装，其中所述下部裸片区段中的所述多个第一薄化裸片与所述上部裸片区段中的所述多个第二薄化裸片具有不同数目的薄化裸片。24.根据权利要求22所述的多级3d封装，其中所述下部裸片区段中的所述多个第一薄化裸片与所述上部裸片区段中的所述多个第二薄化裸片具有不同布局。25.根据权利要求22所述的多级3d封装，其中所述下部裸片区段中的所述多个第一薄化裸片与所述上部裸片区段中的所述多个第二薄化裸片提供不同的功能。26.根据权利要求25所述的多级3d封装，其中：
●
所述下部裸片区段中的所述多个第一薄化裸片实现接收器功能；
●
所述上部裸片区段中的所述多个第二薄化裸片实现发射器功能；并且
●
所述下部裸片区段与所述上部裸片区段之间的所述上部重布结构包含隔离金属屏蔽件以隔离所述下部裸片区段与所述上部裸片区段中的信号。27.一种方法，包括：
●
在模块载体上提供下部裸片区段，其中：
●
所述下部裸片区段包含下部薄化裸片、下部模制化合物、下部中间模制化合物和下部竖直通孔结构，其中所述下部薄化裸片和所述下部模制化合物设置在所述模块载体上方，所述下部模制化合物围绕所述下部薄化裸片并且竖直地延伸超过所述下部薄化裸片的顶表面，以在所述下部薄化裸片上方和所述下部模制化合物内限定下部开口，所述下部中间模制化合物位于所述下部薄化裸片上方，并且填充所述下部模制化合物内的所述下部开口，并且每个下部竖直通孔结构延伸穿过所述下部模制化合物；
●
所述下部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述下部中间模制化合物的顶表面与所述下部模制化合物的顶表面是共面的；
●
在所述下部裸片区段上方形成上部重布结构；以及
●
在所述上部重布结构上方提供上部裸片区段，其中：
●
所述上部裸片区段包含上部薄化裸片、上部模制化合物和上部中间模制化合物，其中所述上部薄化裸片和所述上部模制化合物设置在所述上部重布结构上方，所述上部模制化合物围绕所述上部薄化裸片，并且竖直地延伸超过所述上部薄化裸片的顶表面，以在所述上部薄化裸片上方和所述上部模制化合物内限定上部开口，并且所述上部中间模制化合物位于所述上部薄化裸片上方且填充所述上部模制化合物内的所述上部开口；
●
所述上部薄化裸片基本上不包含硅基板，并且具有在几微米与几十微米之间的厚度；并且
●
所述上部中间模制化合物的顶表面与所述上部模制化合物的顶表面是共面的。28.根据权利要求27所述的方法，其中提供所述下部裸片区段包括：
●
提供下部前体模块，所述下部前体模块包含所述模块载体、设置在所述模块载体上方的下部完整裸片，以及位于所述模块载体上方并且完全囊封所述下部完整裸片的所述下部模制化合物，其中所述下部完整裸片包含在所述模块载体上方的下部装置区域和在所述下部装置区域上方的下部裸片基板，使得所述下部裸片基板的背面是所述下部完整裸片的顶表面；
●
薄化所述下部模制化合物以暴露所述下部裸片基板的所述背面；
●
基本上移除所述下部裸片基板以提供所述下部薄化裸片，并且在所述下部薄化裸片上方和所述下部模制化合物内限定所述下部开口；
●
将所述下部中间模制化合物涂覆于所述下部薄化裸片上方以提供下部模制前体；
●
抛光所述下部模制前体，使得所述下部中间模制化合物的所述顶表面与所述下部模制化合物的所述顶表面共面；
●
穿过所述下部模制化合物形成下部竖直通孔；
●
在所述下部竖直通孔中形成所述下部竖直通孔结构以完成所述下部裸片区段。
29.根据权利要求28所述的方法，其中提供所述上部裸片区段包括：
●
将上部完整裸片附接到所述上部重布结构，其中所述上部完整裸片包含在所述上部重布结构上方的上部装置区域和在所述上部装置区域上方的上部裸片基板，使得所述上部裸片基板的背面是所述上部完整裸片的顶表面；
●
在所述上部重布结构上方涂覆所述上部模制化合物以完全囊封所述上部完整裸片，
●
薄化所述上部模制化合物以暴露所述上部裸片基板的所述背面；
●
基本上移除所述上部裸片基板以提供所述上部薄化裸片，并且在所述上部薄化裸片上方和所述上部模制化合物内限定所述上部开口；
●
将所述上部中间模制化合物涂覆在所述上部薄化裸片上方以提供上部模制前体；以及
●
抛光所述上部模制前体，使得所述上部中间模制化合物的所述顶表面与所述上部模制化合物的所述顶表面共面。30.根据权利要求27所述的方法，其中提供所述下部裸片区段包括：
●
提供下部前体模块，所述下部前体模块包含所述模块载体、设置在所述模块载体上方的下部完整裸片、设置在所述模块载体上方的下部竖直通孔结构，以及位于所述模块载体上方、完全囊封所述下部完整裸片并且完全囊封每个下部竖直通孔结构的所述下部模制化合物，其中：
●
所述下部完整裸片包含在所述模块载体上方的下部装置区域和在所述下部装置区域上方的下部裸片基板，使得所述下部裸片基板的背面是所述下部完整裸片的顶表面；并且
●
每个下部竖直通孔结构具有相同的高度，并且比所述下部完整裸片短，并且比所述下部装置区域高；
●
薄化所述下部模制化合物以暴露所述下部裸片基板的所述背面；
●
基本上移除所述下部裸片基板以提供所述下部薄化裸片，并且在所述下部薄化裸片上方和所述下部模制化合物内限定所述下部开口；
●
将所述下部中间模制化合物涂覆于所述下部薄化裸片上方以提供下部模制前体；以及
●
抛光所述下部模制前体以提供所述下部裸片区段，其中所述下部中间模制化合物和所述下部模制化合物通过抛光而薄化，直到每个下部竖直通孔结构的顶表面通过所述下部模制化合物暴露为止。31.根据权利要求30所述的方法，其中提供所述下部前体模块包括：
●
将所述下部完整裸片附接到所述模块载体；
●
在所述模块载体上方且在所述下部完整裸片周围沉积种子层；
●
在每个种子层上方镀覆一个或多个金属/合金材料以形成所述下部竖直通孔结构；以及
●
将所述下部模制化合物涂覆到所述模块载体上方以完全囊封所述下部完整裸片和每个下部竖直通孔结构。

技术总结
本公开涉及一种具有竖直堆叠的多个封装级的多级三维(3D)封装。每个封装级包含重布结构和在所述重布结构上方的裸片区段。每个裸片区段包含基本上不包含硅基板并且具有几微米与几十微米之间的厚度的薄化裸片、模制化合物和中间模制化合物。在本文中，所述薄化裸片和所述模制化合物设置在所述重布结构上方，所述模制化合物围绕所述薄化裸片且竖直地延伸超过所述薄化裸片的顶表面以在所述薄化裸片上方且在所述模制化合物内限定开口，所述中间模制化合物位于所述薄化裸片上方且填充所述内部模制化合物内的所述开口，使得所述中间模制化合物的顶表面与所述模制化合物的顶表面共面。面。面。


技术研发人员：J
受保护的技术使用者：QORVO美国公司
技术研发日：2021.12.13
技术公布日：2023/8/14