用于制造电容器的方法与流程

1.本公开总体上涉及一种用于制造电容器的方法，并且更具体地，涉及一种用于制造包括硅衬底的电容器的方法。


背景技术：

2.专利文献1公开了一种用于制造电容器的方法。该方法以以下方式制造电容器。
3.首先，在具有包括电容产生区域和非电容产生区域的主表面的硅衬底的非电容产生区域上设置掩模层。接下来，通过阳极氧化工艺在硅衬底的厚度方向上通过在未被掩模层覆盖的电容产生区域中形成细孔，从而在电容产生区域中形成多孔部。然后，在细孔的内表面上形成介电层。此后，形成导体层，该导体层包括填充在细孔的至少一部分中的填充部分和至少覆盖电容产生区域的表面的一部分的表面层部分。
4.由此制造电容器。
5.根据专利文献1的用于制造电容器的方法，多孔部的角部可以从在厚度方向上与硅衬底的电容产生区域重叠的部分延伸到在厚度方向上与硅衬底的非电容产生区域重叠的部分中(参见专利文献1的图1b)。如果多孔部的角部如上所述地延伸，则形成在角部的细孔的内表面上的介电层的厚度被认为是不均匀的。
6.引用列表
7.专利文献
8.专利文献1：wo 2020/184517a1


技术实现要素：

9.本公开的目的是提供一种用于制造电容器的方法，该电容器的多孔部被抑制在非电容产生区域中形成。
10.根据本公开的方面的用于制造电容器的方法包括凹槽形成步骤、掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述凹槽形成步骤包括制备具有第一表面和与第一表面相反的第二表面的硅衬底。当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域。所述凹槽形成步骤还包括在电容产生区域和非电容产生区域之间的边界处形成凹槽。所述凹槽从所述第一表面朝向所述第二表面凹进。所述掩模层形成步骤包括在所述硅衬底的所述第一表面上形成掩模层。所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部。多孔部形成步骤包括通过阳极氧化处理在所述硅衬底的电容产生区域中形成多孔部。所述多孔部具有细孔。所述介电层形成步骤包括在所述细孔的内表面上形成介电层。所述导体层形成步骤包括形成导体层，所述导体层包括第一导电部和电连接到所述第一导电部的第二导电部。第一导电部与介电层接触。第二导电部在第一表面的电容产生区域中。
11.根据本公开的方面的用于制造电容器的方法包括n型半导体部形成步骤、掩模层
形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。n型半导体部形成步骤包括制备作为p型半导体的硅衬底。硅衬底具有第一表面和与第一表面相反的第二表面。当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域。n型半导体部形成步骤还包括在电容产生区域和非电容产生区域之间的边界处形成n型半导体部。n型半导体部从第一表面朝向第二表面延伸。所述掩模层形成步骤包括在所述硅衬底的所述第一表面上形成掩模层。所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部。多孔部形成步骤包括通过阳极氧化处理在所述硅衬底的电容产生区域中形成多孔部。所述多孔部具有细孔。所述介电层形成步骤包括在所述细孔的内表面上形成介电层。所述导体层形成步骤包括形成导体层，所述导体层包括第一导电部和电连接到所述第一导电部的第二导电部。第一导电部与介电层接触。第二导电部在第一表面的电容产生区域中。
12.根据本公开的方面的用于制造电容器的方法包括掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述掩模层形成步骤包括制备具有第一表面和与第一表面相反的第二表面的硅衬底。当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域。所述掩模层形成步骤还包括在所述硅衬底的所述第一表面上形成掩模层。所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部。所述多孔部形成步骤包括：当沿着连接所述第一表面和所述第二表面的方向观察时，在所述硅衬底的所述第二表面上与所述电容产生区域相同的位置处形成具有与所述电容产生区域相同的形状的背面电极。所述多孔部形成步骤还包括：通过使用所述背面电极作为阳极的阳极氧化处理在所述硅衬底的所述电容产生区域中形成多孔部。所述多孔部具有细孔。所述介电层形成步骤包括在所述细孔的内表面上形成介电层。所述导体层形成步骤包括形成导体层，所述导体层包括第一导电部和电连接到所述第一导电部的第二导电部。第一导电部与介电层接触。第二导电部在第一表面的电容产生区域中。
13.根据本公开的方面的用于制造电容器的方法包括掩模层形成步骤、低电阻部形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述掩模层形成步骤包括制备具有第一表面和与第一表面相反的第二表面的硅衬底。当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域。所述掩模层形成步骤还包括在所述硅衬底的所述第一表面上形成掩模层。所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部。所述低电阻部形成步骤包括：当沿着连接所述第一表面和所述第二表面的方向观察时，在所述硅衬底中与所述电容产生区域相同的位置处形成具有与所述电容产生区域相同的形状的低电阻部。所述低电阻部具有比所述硅衬底低的比电阻，并且从所述第二表面朝向所述第一表面延伸。多孔部形成步骤包括通过阳极氧化处理在所述硅衬底的电容产生区域中形成多孔部。所述多孔部具有细孔。所述介电层形成步骤包括在所述细孔的内表面上形成介电层。所述导体层形成步骤包括形成导体层，所述导体层包括第一导电部和电连接到所述第一导电部的第二导电部。第一导电部与介电层接触。第二导电部在第一表面的电容产生区域中。
附图说明
14.图1是根据第一实施例的电容器的示意性透视图；
15.图2a至图2d是用于制造电容器的方法的示例的示意性透视图；
16.图3a至图3c是用于制造电容器的方法的示例的示意性透视图；
17.图4a至图4c是用于制造电容器的方法的示例的示意性透视图；
18.图5a至图5d是凹槽的变型的示意性截面图；
19.图6a至图6e是凹槽的形成方法的示例的示意性截面图；
20.图7a至图7c是凹槽的形成方法的示例的示意性截面图；
21.图8a至图8c是凹槽的形成方法的示例的示意性截面图；
22.图9a是说明当执行阳极氧化处理时第一实施例的凹槽的操作的视图；
23.图9b是说明当执行阳极氧化处理时第二实施例的n型半导体部的操作的视图；
24.图10是第三实施例的电容器的示意性透视图；
25.图11a至图11c是用于制造第三实施例的电容器的方法的实例的示意性透视图；
26.图12a至图12c是用于制造第三实施例的电容器的方法的示例的示意性透视图；
27.图13a至图13c是用于制造第三实施例的电容器的方法的示例的示意性透视图；
28.图14a至图14d是用于制造第三实施例的电容器的方法的变型的示意性截面图；
29.图15a至图15e是凹槽的形成方法的示例的示意性截面图；
30.图16a至图16c是凹槽的形成方法的示例的示意性截面图；
31.图17a至图17c是凹槽的形成方法的示例的示意性截面图；
32.图18a是说明当执行阳极氧化处理时第三实施例的背面电极的操作的视图；
33.图18b是说明当执行阳极氧化处理时第四实施例的低电阻部的操作的视图；以及
34.图19是说明当执行阳极氧化处理时可能发生的现象的视图。
具体实施方式
35.1、第一实施例(概述)
36.如上所述，在专利文献1的用于制造电容器的方法中，多孔部的角部可以从在厚度方向上与硅衬底的电容产生区域重叠的部分延伸到在厚度方向上与硅衬底的非电容产生区域重叠的部分中(参见专利文献1的图1b)。
37.图19示出了当执行阳极氧化处理时可能发生的现象。也就是说，阳极氧化处理可以通过将硅衬底2和铂电极(未示出)浸渍在氢氟酸中并通过使用硅衬底2的背面电极9作为阳极以及铂电极作为阴极供应电力来执行。注意，在图19中，省略了至少覆盖硅衬底2的第一表面21的非电容产生区域32的掩模层5。
38.然而，在图19所示的硅衬底2中，电场的方向在电容产生区域31和非电容产生区域32之间的边界处可能是特殊的。这里，电场的方向由图19中的虚线箭头表示。
39.具体地，在电容产生区域31中，电场的方向是从第二表面22朝向第一表面21的方向。也就是说，在电容产生区域31中，电场的方向可以基本上平行于关于硅衬底2定义的厚度方向。另一方面，在非电容产生区域32中，随着电场从第二表面22朝向第一表面21延伸，电场的方向可以从非电容产生区域32朝向电容产生区域31倾斜。
40.因此，多孔部6不仅形成在电容产生区域31中，而且还可以形成在非电容产生区域
32中。也就是说，假设多孔部6的一部分从电容产生区域31朝向非电容产生区域32突出，从而可以形成倾斜细孔69。倾斜细孔69是从第一表面21的电容产生区域31朝向第二表面22的非电容产生区域32倾斜的细孔。
41.相反，本实施例具有形成在电容产生区域31和非电容产生区域32之间的边界处的凹槽4，如图9a所示。凹槽4从硅衬底2的第一表面21朝向第二表面22凹进。当执行阳极氧化处理时，设置凹槽4可以阻挡从第二表面22的非电容产生区域32指向第一表面21的电容产生区域31的电场。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，在图9a中，硅衬底2的第一表面21被掩模层5覆盖。在电容产生区域31中，掩模层5具有形成在其中的多个通孔520。
42.2、第一实施例(细节)
43.(1)电容器
44.下面将参考附图描述根据本实施例的电容器1。为了描述位置关系等，在附图中示出了指示三维正交坐标系中包括的x轴、y轴和z轴的箭头，但是这些箭头是无形的。在下面的描述中，xy平面视图是指沿着z轴方向的视图。x轴、y轴和z轴方向仅仅是示例，并且不旨在限制制造和使用电容器1时的方向。此外，在透视图中示出的物体(例如，电容器1)具有面向观察者的表面(在x轴的正方向上的表面)并且示出切割表面。
45.图1示出了根据本实施例的电容器1。电容器1包括硅衬底2、介电层7和导体层8。电容器1还可以包括绝缘层210和端子800。
46.《硅衬底》
47.硅衬底2可以构成电容器1的一个电极(第一电极)。在本实施例中，硅衬底2是p型半导体，但是硅衬底2可以是n型半导体。通过将少量三价元素(例如，硼、铝、镓和铟)添加到四价元素(硅)的本征半导体中来形成p型半导体。通过将少量五价元素(例如，磷、砷和锑)添加到四价元素(硅)的本征半导体中来形成n型半导体。
48.在本实施例中，硅衬底2具有在x轴方向和y轴方向上延伸的板形。硅衬底2在xy平面视图中的形状是但不特别限于矩形。硅衬底2的厚度(z轴方向上的长度)例如为大于或等于300μm且小于或等于1000μm，但不特别限于该示例。
49.硅衬底2具有第一表面21和第二表面22。第一表面21是面向z轴的正方向的表面。第二表面22与第一表面21相反。也就是说，第二表面22是面向z轴的负方向的表面。
50.当沿着连接第一表面21和第二表面22的方向(z轴方向)观察时，硅衬底2包括电容产生区域31和非电容产生区域32(参见图1)。电容产生区域31是出于产生电容器1的静电电容的目的而形成的区域。在本实施例中，电容产生区域31在xy平面视图中的形状是但不特别限于矩形。非电容产生区域32是除了电容产生区域31之外的区域。在本实施例中，非电容产生区域32在xy平面视图中围绕电容产生区域31。
51.硅衬底2具有凹槽4。凹槽4设置在电容产生区域31和非电容产生区域32之间的边界处。在本实施例中，凹槽4在xy平面视图中围绕电容产生区域31。凹槽4从硅衬底2的第一表面21朝向第二表面22凹进。凹槽4的深度(z轴方向上的长度)小于硅衬底2的厚度。凹槽4的宽度(彼此面对的内侧表面之间的距离)没有特别限制。
52.硅衬底2具有多孔部6。多孔部6在电容产生区域31中。在xy平面视图中，多孔部6被凹槽4围绕。多孔部6从硅衬底2的第一表面21延伸到第一表面21和第二表面22之间的部分。
多孔部6的深度没有特别限制，但是例如大于或等于5μm且小于或等于200μm。
53.多孔部6具有多个细孔60。在本实施例中，多个细孔60在xy平面视图中以网格图案排列(参见图3a)。也就是说，多个细孔60在x轴方向和y轴方向上以恒定间距排列。细孔60是从硅衬底2的第一表面21朝向第二表面延伸的非通孔。细孔60在硅衬底2的第一表面21处开口。多个细孔60基本上平行于关于硅衬底2定义的厚度方向(z轴方向)。多孔部6的深度是多个细孔60的深度(z轴方向上的长度)的平均值。每个细孔60的内径没有特别限制，但是例如大于或等于0.5μm且小于或等于5μm。
54.《绝缘层》
55.绝缘层210是电绝缘层。绝缘层210形成在硅衬底2的第一表面21的非电容产生区域32中。绝缘层210可以是单层或者可以包括多个层。在本实施例中，绝缘层210包括第一绝缘层211和第二绝缘层212。第一绝缘层211可以包括氧化硅(sio2)。第二绝缘层212可以包括氮化硅(si3n4)。
56.绝缘层210的厚度没有特别限制，但是例如大于或等于0.1μm且小于或等于2.0μm。
57.《介电层》
58.介电层7是电绝缘层并且位于电容器1的第一电极(主要是硅衬底2)和第二电极(主要是导体层8)之间。介电层7形成在每个细孔60的内表面上(参见图1)。此外，介电层7形成在硅衬底2的第一表面21的电容产生区域31中。介电层7的厚度没有特别限制，但是例如大于或等于10nm且小于或等于500nm。
59.用于介电层7的材料没有特别限制，但是该材料的示例包括氧化硅、氧化钛、氧化锆、氧化铪、氧化钒、氧化钨、氧化铌、氧化钽和氧化铝。例如，氧化细孔60的内表面形成包括氧化硅的介电层7。
60.介电层7可以是单个膜或者可以包括多个膜。多个膜没有特别限制，但是多个膜的示例是氧化物/氮化物/氧化物膜(ono膜)。ono膜包括第一氧化硅层、氮化硅层和第二氧化硅层。第一氧化硅层、氮化硅层和第二氧化硅层按此顺序堆叠，从而形成ono膜。
61.《导体层》
62.导体层8是导电层，并且可以是电容器1的另一电极(第二电极)。也就是说，导体层8可以是与电容器1中的硅衬底2配对的电极。用于导体层8的材料没有特别限制，但是该材料的示例包括多晶硅、铂和钌。
63.导体层8包括第一导电部81、第二导电部82和第三导电部83(参见图1)。
64.第一导电部81与介电层7接触。在本实施例中，第一导电部81在介电层7上填充在细孔60中。第一导电部81不与硅衬底2接触。
65.第二导电部82在硅衬底2的第一表面21的电容产生区域31中。在本实施例中，第二导电部82在介电层7上形成在硅衬底2的第一表面21的电容产生区域31中。第二导电部82覆盖多孔部6上的介电层7。第二导电部82也不与硅衬底2接触。第二导电部82电连接到第一导电部81。第二导电部82的厚度(z轴方向上的长度)没有特别限制，但是例如大于或等于1μm且小于或等于20μm。
66.第三导电部83在硅衬底2的第一表面21的非电容产生区域32中。第三导电部83形成在硅衬底2的第一表面21的非电容产生区域32中的绝缘层210上。第三导电部83也不与硅衬底2接触。第三导电部83电连接到第二导电部82。因此，第三导电部83经由第二导电部82
电连接到第一导电部81。
67.《端子》
68.端子800是导电构件。终端800包括第一端子810和第二端子820。
69.第一端子810设置在绝缘层210(特别是第二绝缘层212)的表面(面向z轴正方向的表面)上。第一端子810的一部分在z轴方向上延伸穿过绝缘层210，并与硅衬底2电连接。第一端子810与硅衬底2欧姆接触。第一端子810的厚度(z轴方向上的长度)没有特别限制，例如大于或等于200nm且小于或等于500nm。注意，第一端子810的厚度是第一端子810在绝缘层210的表面上的部分的厚度。
70.第二端子820设置在第三导电部83的表面(面向z轴的正方向的表面)上。第二端子820电连接到第三导电部83。第二端子820与第三导电部83欧姆接触。第二端子820的厚度(z轴方向上的长度)没有特别限制，例如大于或等于100nm且小于或等于2000nm。
71.(2)用于制造电容器的方法
72.(2.1)第一实施例
73.接下来，将参考附图描述根据第一实施例的用于制造电容器1的方法。用于制造电容器1的方法包括凹槽形成步骤、掩模层形成步骤、多孔部形成步骤、介电层形成步骤、以及导体层形成步骤。用于制造电容器1的方法还可以包括端子形成步骤。
74.《凹槽形成步骤》
75.凹槽形成步骤首先包括制备硅衬底2，如图2a所示。然后，如图2b所示，在硅衬底2的电容产生区域31和非电容产生区域32之间的边界处形成凹槽4。也就是说，在xy平面视图中，凹槽4围绕电容产生区域31。在本实施例中，凹槽4在xy平面视图中具有矩形形状。凹槽4从硅衬底2的第一表面21朝向第二表面22凹进。也就是说，凹槽4沿z轴的负方向凹进。
76.凹槽4的形成方法没有特别限制，但是形成方法的示例包括干蚀刻和湿蚀刻。
77.干蚀刻的示例包括反应离子蚀刻(rie)。在反应离子蚀刻中，能够以高深宽比进行(窄和深)蚀刻的深rie是优选的。在深rie中，能够以特别高的深宽比进行蚀刻的波希(bosch)工艺是优选的。
78.波希工艺是重复蚀刻步骤和保护步骤这两个过程的过程。蚀刻步骤包括通过主要使用六氟化硫(sf6)进行各向同性蚀刻。保护步骤包括通过使用基于特氟龙(注册商标)的气体(c4f8)来保护侧壁，以抑制侧壁被横向蚀刻。
79.湿蚀刻的示例包括各向异性蚀刻。各向异性蚀刻溶液没有特别限制，但是各向异性蚀刻溶液的示例包括koh水溶液和四甲基氢氧化铵(tmah)水溶液。
80.《掩模层形成步骤》
81.如图2c所示，掩模层形成步骤首先包括在硅衬底2的第一表面21上形成第一绝缘层211以及在硅衬底2的第二表面22上形成第三绝缘层213。第一绝缘层211和第三绝缘层213例如可以通过热氧化处理形成。热氧化处理可以通过在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2来执行。因此，第一绝缘层211和第三绝缘层213形成为包含氧化硅的层。
82.然后，在硅衬底2的第一表面21上形成掩模层5。在本实施例中，如图2c所示，掩模层5形成在硅衬底2的第一表面21上的第一绝缘层211上。也就是说，掩模层5形成在第一绝缘层211的表面(面向z轴的正方向的表面)上。掩模层5可以通过例如化学气相沉积(cvd)方
法形成。化学气相沉积方法没有特别限制，但其实例包括热cvd和等离子体cvd。用于掩模层5的材料没有特别限制，但是材料的示例包括氮化硅。在本实施例中，掩模层5是包括氮化硅的层。
83.然后，如图2d所示，掩模层5经受部分蚀刻。部分蚀刻在电容产生区域31中的掩模层5上执行，但不在非电容产生区域32中的掩模层5上执行。部分蚀刻可以是例如但不特别限于干蚀刻。在干蚀刻中，等离子体蚀刻是优选的。
84.在掩模层5中，未被部分蚀刻的部分是第一掩模部51。在掩模层5中，已经被部分蚀刻的部分是第二掩模部52。因此，掩模层5包括第一掩模部51和第二掩模部52(参见图2d)。
85.第一掩模部51与第一绝缘层211一起覆盖硅衬底2的第一表面21的非电容产生区域32。第一掩模部51最终用作第二绝缘层212。
86.第二掩模部52不覆盖电容产生区域31的至少一部分。在本实施例中，第二掩模部52具有多个通孔520。多个通孔520在厚度方向(z轴方向)上延伸穿过掩模层5和第一绝缘层211。因此，作为硅衬底2的第一表面21的电容产生区域31的一部分并且具有通孔520的部分未被覆盖并且暴露于外部。
87.多个通孔520在xy平面视图中以网格图案排列(参见图2d)。也就是说，多个通孔520在x轴方向和y轴方向上以恒定间距排列。第二掩模部52最终被去除。
88.这里，如图5a所示，掩模层5可以形成在凹槽4的内表面上。凹槽4不必填充有掩模层5。注意，在图5a中省略第一绝缘层211。
89.《多孔部形成步骤》
90.多孔部形成步骤首先包括在硅衬底2的第二表面22上形成背面电极9，如图3a所示。背面电极9可以通过例如物理气相沉积(pvd)方法形成。背面电极9电连接到硅衬底2。背面电极9与硅衬底2欧姆接触。
91.然后，硅衬底2经受阳极氧化处理。阳极氧化处理可以通过将硅衬底2和铂电极(未示出)浸渍在电解液中并通过使用硅衬底2的背面电极9作为阳极以及铂电极作为阴极供应电力来执行。因此，多孔部6形成在硅衬底2的电容产生区域31中。
92.这里，电解液可以是例如但不限于氢氟酸。氢氟酸还可以包括乙醇。因此，通过阳极氧化产生的氢被有效地去除，从而形成具有进一步均匀结构的多孔部6。
93.在本实施例中，第二掩模部52具有多个通孔520，因此，从通孔520开始，细孔60容易地在z轴的负方向上直线生长。每个细孔60的深度和内径可以根据阳极氧化处理的条件进行调整。阳极氧化处理的条件没有特别限制，但是例如是硅衬底2的比电阻(电阻率)、电解液的组成和电流密度。
94.如图3a所示，阳极氧化处理之后是从硅衬底2的第一表面21去除电容产生区域31中的第一绝缘层211和第二掩模部52。这暴露硅衬底2的第一表面21的电容产生区域31。也就是说，多个细孔60的开口被暴露。从硅衬底2的第二表面22进一步去除背面电极9。
95.《介电层形成步骤》
96.介电层形成步骤包括在细孔60的内表面上形成介电层7，如图3b所示。在本实施例中，介电层7还形成在硅衬底2的第一表面21的电容产生区域31中。
97.介电层7可以通过例如热氧化处理形成。热氧化处理可以通过在氧气氛下以高于或等于800℃且低于或等于1200℃的温度加热具有多孔部6的硅衬底2来执行。因此，介电层
7形成为包括氧化硅的层。注意，介电层7可以通过化学气相沉积方法形成。
98.《导体层形成步骤》
99.导体层形成步骤包括形成覆盖硅衬底2的第一表面21的导体层8，如图3c所示。具体地，在电容产生区域31中，导体层8形成在硅衬底2的第一表面21上的介电层7上。此外，在非电容产生区域32中，导体层8形成在硅衬底2的第一表面21上的绝缘层210上。
100.导体层8可以通过例如化学气相沉积方法形成。用于导体层8的材料没有特别限制，但是材料的示例包括多晶硅、铂和钌。
101.执行化学气相沉积方法使得用于导体层8的材料进入多孔部6的细孔60并沉积在形成在细孔60的内表面上的介电层7上，从而形成第一导电部81。因此，第一导电部81与介电层7接触。此外，在电容产生区域31中，用于导体层8的材料沉积在介电层7的表面(面向z轴的正方向的表面)上，从而形成第二导电部82。因此，第二导电部82设置在硅衬底2的第一表面21的电容产生区域31中。第二导电部82电连接到第一导电部81。
102.接下来，部分去除硅衬底2的第一表面21的非电容产生区域32中的导体层8。导体层8可以用例如半导体激光器去除。如图4a所示，保留在非电容产生区域32中的导体层8用作第三导电部83。第三导电部83与第二导电部82接触并电连接到第二导电部82。
103.《端子形成步骤》
104.端子形成步骤包括首先在硅衬底2的非电容产生区域32中形成延伸穿过绝缘层210的孔840，如图4b所示。孔840具有作为硅衬底2的第一表面21的底表面。孔840可以通过例如部分蚀刻来形成。
105.然后，如图4c所示，形成覆盖硅衬底2的第一表面21的金属层830。具体地，在电容产生区域31中，金属层830形成在设置在硅衬底2的第一表面21上的介电层7上的第二导电部82上。此外，在非电容产生区域32的一部分中，金属层830形成在孔840的内表面上。因此，金属层830与硅衬底2的第一表面21接触。此外，在非电容产生区域32的其余部分中，金属层830形成在硅衬底2的第一表面21上的绝缘层210上。金属层830可以通过例如化学气相沉积方法形成。
106.此后，在金属层830中，通过孔840与硅衬底2接触的部分和与第三导电部83接触的部分被留下，并且金属层830的其它部分被去除。金属层830可以用例如半导体激光器去除。通过孔840与硅衬底2接触的部分用作第一端子810。与第三导电部83接触的部分用作第二端子820。
107.通过上述这些步骤，制造图1所示的电容器1。
108.《操作和优点》
109.在本实施例中，在多孔部形成步骤(具体地，阳极氧化处理)之前，如图9a所示，在电容产生区域31和非电容产生区域32之间的边界处形成凹槽4。凹槽4从硅衬底2的第一表面21朝向第二表面22凹进。当执行阳极氧化处理时，设置凹槽4可以阻挡从第二表面22的非电容产生区域32指向第一表面21的电容产生区域31的电场。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，图9a中的虚线箭头示出电场的方向。在图9a中，省略第一绝缘层211。
110.此外，在本实施例中，掩模层5的第二掩模部52具有多个通孔520(参见图2d)，并且因此，从通孔520开始，细孔60容易地从第一表面21朝向第二表面22直线生长。也就是说，多
孔部6所具有的多个细孔60容易地形成为沿着关于硅衬底2定义的厚度方向伸长。因此，不太可能形成如图19所示的倾斜细孔69。
111.《变型：填充步骤》
112.将参考附图描述根据第一实施例的用于制造电容器1的方法的变型。在以下变型中，与第一实施例中的组件类似的组件由与第一实施例中的组件相同的附图标记表示，并且可以省略其详细描述。根据以下变型中的每一个的用于制造电容器1的方法除了包括在根据第一实施例的用于制造电容器1的方法中的步骤之外还包括填充步骤。
113.《《第一变型》》
114.第一变型的填充步骤包括将绝缘材料41填充在凹槽4中，如图5b所示。绝缘材料41可以是例如但不特别限于氧化硅。绝缘材料41可以是用于掩模层5的材料。也就是说，掩模层5可以填充在凹槽4中。
115.用于将绝缘材料41填充在凹槽4中的方法没有特别限制，但是其实例包括使用热氧化处理的方法和化学气相沉积方法。下面将描述这些方法。
116.图7a至7c示出了热氧化处理如何用绝缘材料41填充凹槽4。也就是说，制备硅衬底2，如图7a所示。然后，如图7b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。此后，如图7c所示，在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2，由此执行热氧化处理。这用作为绝缘材料41的氧化硅填充凹槽4。当凹槽4的深度d1较浅并且凹槽4的宽度w1较窄时，使用热氧化处理的方法特别有效。
117.另一方面，图8a至图8c示出了化学气相沉积方法如何用绝缘材料41填充凹槽4。也就是说，制备硅衬底2，如图8a所示。然后，如图8b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，如图8c所示，在减压气氛下在硅衬底2上执行化学气相沉积。这用绝缘材料41填充凹槽4。当凹槽4的深度d2较大且凹槽4的宽度w2较大时，化学气相沉积特别有效。
118.因此，在第一变型中，用绝缘材料41填充凹槽4改进了凹槽4的电场阻挡效果。结果，进一步抑制了多孔部6形成在非电容产生区域32中。
119.《《第二变型》》
120.如图5c所示，第二变型的填充步骤包括在凹槽4的内表面上形成绝缘层42并将填充材料43填充在设置有绝缘层42的凹槽4中。用于绝缘层42的材料没有特别限制，但是该材料的示例包括氧化硅。绝缘层42可以是掩模层5。也就是说，掩模层5可以形成在凹槽4的内表面上。填充材料43可以是导电材料或者可以是电绝缘材料。因此，填充材料43可以是例如但不特别限于多晶硅。在第二变型中，例如，使用热氧化处理的方法和化学气相沉积方法被组合使用。
121.图6a至图6e示出了第二变型的填充步骤。首先，制备硅衬底2，如图6a所示。然后，如图6b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，如图6c所示，在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2，由此执行热氧化处理。这在凹槽4的内表面上形成氧化硅作为绝缘层42。凹槽4中保留有空隙。然后，如图6d所示，在减压气氛下在硅衬底2上执行化学气相沉积。这用填充材料43填充凹槽4中的空隙。填充材料43在绝缘层42上被填充在凹槽4中，因此，填充材料43不与凹槽4(即，硅衬底2)接触。因此，填充材料43可以是导电材料。此后，如图6e所示，去除未填充在凹槽4中的填充
材料43。
122.根据第二变型，用填充材料43填充凹槽4改进了凹槽4的电场阻挡效果。结果，进一步抑制了多孔部6形成在非电容产生区域32中。此外，当凹槽4较深时，化学气相沉积方法也容易地用填充材料43填充凹槽4。
123.《《第三变型》》
124.在第三变型中，使用作为p型半导体的硅衬底2。如图5d所示，填充步骤包括在凹槽4的内表面上形成n型半导体层24并将填充材料43填充在设置有n型半导体层24的凹槽4中。填充材料43可以是例如但不特别限于多晶硅。
125.首先，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，在凹槽4的内表面上形成n型半导体层24。具体地，在凹槽4的内表面上形成氧化磷膜(p2o5)，磷从氧化磷膜扩散到凹槽4中，然后，通过例如湿蚀刻去除氧化磷膜，从而在凹槽4的内表面上形成n型半导体层24。凹槽4中保留有空隙。此后，在减压气氛下在硅衬底2上执行化学气相沉积。这用填充材料43填充凹槽4中的空隙。填充材料43在n型半导体层24上被填充在凹槽4中，因此，填充材料43不与凹槽4(即，硅衬底2)接触。因此，填充材料43可以是导电材料。
126.根据第三变型，用填充材料43填充凹槽4改进了凹槽4的电场阻挡效果。结果，进一步抑制了多孔部6形成在非电容产生区域32中。此外，当凹槽4较深时，化学气相沉积方法也容易地用填充材料43填充凹槽4。
127.(2.2)第二实施例
128.接下来，将参考附图描述根据第二实施例的用于制造电容器1的方法。在第二实施例中，与第一实施例中的组件类似的组件由与第一实施例中的组件相同的附图标记表示，并且可以省略其详细描述。
129.根据本实施例的用于制造电容器1的方法包括n型半导体部形成步骤、掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。用于制造电容器1的方法还可以包括端子形成步骤。
130.根据本实施例的用于制造电容器1的方法与根据第一实施例的用于制造电容器1的方法的不同之处在于，本实施例的方法包括替代凹槽形成步骤的n型半导体部形成步骤。掩模层形成步骤、多孔部形成步骤、介电层形成步骤、导体层形成步骤和端子形成步骤与第一实施例中的这些步骤类似，因此将省略其描述。
131.《n型半导体部形成步骤》
132.n型半导体部形成步骤包括制备作为p型半导体的硅衬底2。然后，在硅衬底2的电容产生区域31和非电容产生区域32之间的边界处形成n型半导体部分25(参见图9b)。在本实施例中，n型半导体部25在xy平面视图中围绕电容产生区域31。
133.n型半导体部分25从硅衬底2的第一表面21朝向第二表面22延伸。也就是说，n型半导体部25在z轴的负方向上延伸。
134.n型半导体部分25具有其表面与硅衬底2的第一表面21齐平的部分。n型半导体部分25的其余部分的表面与硅衬底2接触。n型半导体部25的其余部分的表面包括面向电容产生区域31的表面、面向非电容产生区域32的表面和面向第二表面22的表面。在硅衬底2和n型半导体部25之间的接触界面处，形成p-n结。也就是说，p-n结形成在硅衬底2与n型半导体部25的其余部分的表面之间的接触界面处。
135.n型半导体部25可以通过例如离子注入形成。也就是说，高能磷离子被注入到硅衬底2的电容产生区域31和非电容产生区域32之间的边界中，从而形成n型半导体部25。
136.《操作和优点》
137.在本实施例中，在多孔部形成步骤(具体地，阳极氧化处理)之前，如图9b所示，在电容产生区域31和非电容产生区域32之间的边界处形成n型半导体部25。n型半导体部25从硅衬底2的第一表面21朝向第二表面22延伸。此外，除了与第一表面21齐平的表面之外，n型半导体部25与硅衬底2形成p-n结。设置具有这种构造的n型半导体部25可以在执行阳极氧化处理时阻挡从第二表面22的非电容产生区域32指向第一表面21的电容产生区域31的电场。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，图9b中的虚线箭头示出电场的方向。在图9b中，省略了第一绝缘层211。
138.此外，同样在本实施例中，掩模层5的第二掩模部52具有多个通孔520(参见图2d)，并且因此，从通孔520开始，细孔60容易地从第一表面21朝向第二表面22直线生长。也就是说，多孔部6所具有的多个细孔60容易地形成为沿着关于硅衬底2定义的厚度方向伸长。因此，不太可能形成如图19所示的倾斜细孔69。
139.3、第三实施例(概述)
140.如图18a所示，本实施例包括在与电容产生区域31相同的位置处形成具有与电容产生区域31相同形状的背面电极9。通过使用背面电极9作为阳极执行阳极氧化处理使得从第二表面22指向第一表面21的电场在电容产生区域31中比在非电容产生区域32中更集中。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，在图18a中，硅衬底2的第一表面21被掩模层5覆盖。在电容产生区域31中，掩模层5具有形成在其中的多个通孔520。
141.4、第三实施例(细节)
142.(1)电容器
143.下面将参考附图描述根据本实施例的电容器1。注意，与第一实施例和第二实施例中的组件类似的组件由与第一实施例和第二实施例中的组件相同的附图标记表示，并且可以省略其详细描述。
144.图10示出了根据本实施例的电容器1。电容器1包括硅衬底2、介电层7和导体层8。本实施例的硅衬底2与图1所示的第一实施例的硅衬底2的不同之处在于，本实施例的硅衬底2没有凹槽4。电容器1还可以包括绝缘层210和端子800。
145.(2)用于制造电容器的方法
146.(2.1)第三实施例
147.接下来，将参考附图描述根据第三实施例的用于制造电容器1的方法。用于制造电容器1的方法包括掩模层形成步骤、多孔部形成步骤、介电层形成步骤、以及导体层形成步骤。用于制造电容器1的方法还可以包括端子形成步骤。
148.《掩模层形成步骤》
149.掩模层形成步骤首先包括制备硅衬底2，如图11a所示。然后，如图11b所示，在硅衬底2的第一表面21上形成第一绝缘层211，并且在硅衬底2的第二表面22上形成第三绝缘层213。第一绝缘层211和第三绝缘层213例如可以通过热氧化处理形成。热氧化处理可以通过在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2来执行。因此，第
一绝缘层211和第三绝缘层213形成为包含氧化硅的层。
150.然后，在硅衬底2的第一表面21上形成掩模层5。在本实施例中，掩模层5形成在硅衬底2的第一表面21上的第一绝缘层211上，如图11b所示。也就是说，掩模层5形成在第一绝缘层211的表面(面向z轴的正方向的表面)上。掩模层5可以通过例如化学气相沉积(cvd)方法形成。化学气相沉积方法没有特别限制，但其实例包括热cvd和等离子体cvd。用于掩模层5的材料没有特别限制，但是材料的示例包括氮化硅。在本实施例中，掩模层5是包括氮化硅的层。
151.然后，如图11c所示，掩模层5经受部分蚀刻。部分蚀刻在电容产生区域31中的掩模层5上执行，但不在非电容产生区域32中的掩模层5上执行。部分蚀刻可以是例如但不特别限于干蚀刻。在干蚀刻中，等离子体蚀刻是优选的。
152.在掩模层5中，未被部分蚀刻的部分是第一掩模部51。在掩模层5中，已经被部分蚀刻的部分是第二掩模部52。因此，掩模层5包括第一掩模部51和第二掩模部52(参见图11c)。
153.第一掩模部51与第一绝缘层211一起覆盖硅衬底2的第一表面21的非电容产生区域32。第一掩模部51最终用作第二绝缘层212。
154.第二掩模部52不覆盖电容产生区域31的至少一部分。在本实施例中，第二掩模部52具有多个通孔520。多个通孔520在厚度方向(z轴方向)上延伸穿过掩模层5和第一绝缘层211。因此，作为硅衬底2的第一表面21的电容产生区域31的一部分并且具有通孔520的部分未被覆盖并且暴露于外部。
155.多个通孔520在xy平面视图中以网格图案排列(参见图11c)。也就是说，多个通孔520在x轴方向和y轴方向上以恒定间距排列。第二掩模部52最终被去除。
156.《多孔部形成步骤》
157.多孔部形成步骤首先包括在硅衬底2的第二表面22上形成背面电极9，如图11c所示。当沿着连接硅衬底2的第一表面21和第二表面22的方向(z轴方向)观察时，背面电极9的形状与电容产生区域31的形状相同。在本实施例中，电容产生区域31在xy平面视图中具有矩形形状，因此，背面电极9也具有矩形形状。在xy平面视图中，背面电极9的尺寸等于电容产生区域31的尺寸。
158.此外，背面电极9形成在硅衬底2的第二表面22上与电容产生区域31相同的位置处。也就是说，在xy平面视图中，背面电极9的轮廓线与电容产生区域31的轮廓线一致。在本实施例中，硅衬底2的第二表面22暴露于外部，除了第二表面22的形成有背面电极9的部分之外。
159.背面电极9可以通过例如物理气相沉积(pvd)方法形成。背面电极9电连接到硅衬底2。背面电极9与硅衬底2欧姆接触。
160.然后，硅衬底2经受阳极氧化处理。阳极氧化处理可以通过将硅衬底2和铂电极(未示出)浸渍在电解液中并通过使用硅衬底2的背面电极9作为阳极以及铂电极作为阴极供应电力来执行。因此，多孔部6形成在硅衬底2的电容产生区域31中。
161.这里，电解液可以是例如但不限于氢氟酸。氢氟酸还可以包括乙醇。因此，通过阳极氧化产生的氢被有效地去除，从而形成具有进一步均匀结构的多孔部6。
162.在本实施例中，第二掩模部52具有多个通孔520，因此，从通孔520开始，细孔60容易地在z轴的负方向上直线生长。每个细孔60的深度和内径可以根据阳极氧化处理的条件
进行调整。阳极氧化处理的条件没有特别限制，但是例如是硅衬底2的比电阻(电阻率)、电解液的组成和电流密度。
163.如图12a所示，阳极氧化处理之后是从硅衬底2的第一表面21去除电容产生区域31中的第一绝缘层211和第二掩模部52。这暴露硅衬底2的第一表面21的电容产生区域31。也就是说，多个细孔60的开口被暴露。从硅衬底2的第二表面22进一步去除背面电极9。
164.《介电层形成步骤》
165.介电层形成步骤包括在细孔60的内表面上形成介电层7，如图12b所示。在本实施例中，介电层7还形成在硅衬底2的第一表面21的电容产生区域31中。
166.介电层7可以通过例如热氧化处理形成。热氧化处理可以通过在氧气氛下以高于或等于800℃且低于或等于1200℃的温度加热具有多孔部6的硅衬底2来执行。因此，介电层7形成为包括氧化硅的层。注意，介电层7可以通过化学气相沉积方法形成。
167.《导体层形成步骤》
168.导体层形成步骤包括形成覆盖硅衬底2的第一表面21的导体层8，如图12c所示。具体地，在电容产生区域31中，导体层8形成在硅衬底2的第一表面21上的介电层7上。此外，在非电容产生区域32中，导体层8形成在硅衬底2的第一表面21上的绝缘层210上。
169.导体层8可以通过例如化学气相沉积方法形成。用于导体层8的材料没有特别限制，但是材料的示例包括多晶硅、铂和钌。
170.执行化学气相沉积方法使得用于导体层8的材料进入多孔部6的细孔60并沉积在形成在细孔60的内表面上的介电层7上，从而形成第一导电部81。因此，第一导电部81与介电层7接触。此外，在电容产生区域31中，用于导体层8的材料沉积在介电层7的表面(面向z轴的正方向的表面)上，从而形成第二导电部82。因此，第二导电部82设置在硅衬底2的第一表面21的电容产生区域31中。第二导电部82电连接到第一导电部81。
171.接下来，部分去除硅衬底2的第一表面21的非电容产生区域32中的导体层8。导体层8可以用例如半导体激光器去除。如图13a所示，保留在非电容产生区域32中的导体层8用作第三导电部83。第三导电部83与第二导电部82接触并电连接到第二导电部82。
172.《端子形成步骤》
173.端子形成步骤包括首先在硅衬底2的非电容产生区域32中形成延伸穿过绝缘层210的孔840，如图13b所示。孔840具有作为硅衬底2的第一表面21的底表面。孔840可以通过例如部分蚀刻来形成。
174.然后，如图13c所示，形成覆盖硅衬底2的第一表面21的金属层830。具体地，在电容产生区域31中，金属层830形成在设置在硅衬底2的第一表面21上的介电层7上的第二导电部82上。此外，在非电容产生区域32的一部分中，金属层830形成在孔840的内表面上。因此，金属层830与硅衬底2的第一表面21接触。此外，在非电容产生区域32的其余部分中，金属层830形成在硅衬底2的第一表面21上的绝缘层210上。金属层830可以通过例如化学气相沉积方法形成。
175.此后，在金属层830中，通过孔840与硅衬底2接触的部分和与第三导电部83接触的部分被留下，并且金属层830的其它部分被去除。金属层830可以用例如半导体激光器去除。通过孔840与硅衬底2接触的部分用作第一端子810。与第三导电部83接触的部分用作第二端子820。
176.通过上述这些步骤，制造图1所示的电容器10。
177.《操作和优点》
178.本实施例包括：在多孔部形成步骤(具体地，阳极氧化处理)之前，如图18a所示，在与电容产生区域31相同的位置处形成具有与电容产生区域31相同形状的背面电极9。通过使用背面电极9作为阳极执行阳极氧化处理使得从第二表面22指向第一表面21的电场在电容产生区域31中比在非电容产生区域32中更集中。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，图18a中的虚线箭头示出电场的方向。在图18a中，省略第一绝缘层211。
179.此外，在本实施例中，掩模层5的第二掩模部52具有多个通孔520(参见图11c)，并且因此，从通孔520开始，细孔60容易地从第一表面21朝向第二表面22直线生长。也就是说，多孔部6所具有的多个细孔60容易地形成为沿着关于硅衬底2定义的厚度方向伸长。因此，不太可能形成如图19所示的倾斜细孔69。
180.《变型》
181.将参考附图描述根据第三实施例的用于制造电容器1的方法的变型。在以下变型中，与第三实施例中的组件类似的组件由与第三实施例中的组件相同的附图标记表示，并且可以省略其详细描述。
182.《《第一变型》》
183.在第一变型中，用于制造电容器1的方法还包括绝缘层形成步骤。绝缘层形成步骤是在多孔部形成步骤中的阳极氧化处理之前的步骤。
184.如图14a所示，绝缘层形成步骤包括在硅衬底2的除了第二表面22的其上设置有背面电极9的部分之外的第二表面22上形成绝缘层90。绝缘层90是电绝缘层。
185.如上所述，硅衬底2的第二表面22被背面电极9和绝缘层90覆盖。具体地，硅衬底2的第二表面22的电容产生区域31被背面电极9覆盖。此外，硅衬底2的第二表面的非电容产生区域32被绝缘层90覆盖。绝缘层90例如可以通过热氧化处理或化学气相沉积方法形成。
186.根据第一变型，当执行阳极氧化处理时，绝缘层90抑制要与背面电极9接触的供电工具与硅衬底2的第二表面22直接接触。此外，当执行阳极氧化处理时，不太可能在非电容产生区域32中形成电场。
187.《《第二变型》》
188.在第二变型中，用于制造电容器1的方法还包括凹槽形成步骤。凹槽形成步骤包括在背面电极9周围形成凹槽4，如图14b所示。也就是说，在xy平面视图中，凹槽4围绕背面电极9。在本实施例中，凹槽4在xy平面视图中具有矩形形状。凹槽4从硅衬底2的第二表面22朝向第一表面21凹进。也就是说，凹槽4沿z轴的正方向凹进。
189.凹槽4的形成方法没有特别限制，但是形成方法的示例包括干蚀刻和湿蚀刻。
190.干蚀刻的示例包括反应离子蚀刻(rie)。在反应离子蚀刻中，能够以高深宽比进行(窄和深)蚀刻的深rie是优选的。在深rie中，能够以特别高的深宽比进行蚀刻的波希(bosch)工艺是优选的。
191.波希工艺是重复蚀刻步骤和保护步骤这两个过程的过程。蚀刻步骤包括通过主要使用六氟化硫(sf6)进行各向同性蚀刻。保护步骤包括通过使用基于特氟龙(注册商标)的气体(c4f8)来保护侧壁，以抑制侧壁被横向蚀刻。
192.湿蚀刻的示例包括各向异性蚀刻。各向异性蚀刻溶液没有特别限制，但是各向异性蚀刻溶液的示例包括koh水溶液和四甲基氢氧化铵(tmah)水溶液。
193.根据第二变型，凹槽4围绕背面电极9，因此，凹槽4阻挡从第二表面22的电容产生区域31指向第一表面21的非电容产生区域32的电场。也就是说，凹槽4抑制电场从电容产生区域31向非电容产生区域32扩散。因此，从第二表面22指向第一表面21的电场可以进一步集中在电容产生区域31中。结果，进一步抑制了多孔部6形成在非电容产生区域32中。
194.《《第三变型》》
195.在第三变型中，用于制造电容器1的方法还包括填充步骤。填充步骤包括用绝缘材料41填充凹槽4，如图14c所示。绝缘材料41可以是例如但不特别限于氧化硅。
196.用于将绝缘材料41填充在凹槽4中的方法没有特别限制，但是其实例包括使用热氧化处理的方法和化学气相沉积方法。下面将描述这些方法。
197.图16a至图16c示出了热氧化处理如何用绝缘材料41填充凹槽4。也就是说，制备硅衬底2，如图16a所示。然后，如图16b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，如图16c所示，在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2，由此执行热氧化处理。这用作为绝缘材料41的氧化硅填充凹槽4。当凹槽4的深度d1较浅并且凹槽4的宽度w1较窄时，使用热氧化处理的方法特别有效。
198.另一方面，图17a至图17c示出了化学气相沉积方法如何用绝缘材料41填充凹槽4。也就是说，制备硅衬底2，如图17a所示。然后，如图17b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，如图17c所示，在减压气氛下在硅衬底2上执行化学气相沉积。这用绝缘材料41填充凹槽4。当凹槽4的深度d2较大且凹槽4的宽度w2较大时，化学气相沉积特别有效。
199.根据第三变型，用绝缘材料41填充凹槽4改进了凹槽4的电场阻挡效果。结果，进一步抑制了多孔部6形成在非电容产生区域32中。
200.《《第四变型》》
201.在第四变型中，用于制造电容器1的方法还包括与第三变型类似的填充步骤。如图15e所示，填充步骤包括在凹槽4的内表面上形成绝缘层42，并将填充材料43填充在设置有绝缘层42的凹槽4中。用于绝缘层42的材料没有特别限制，但是该材料的示例包括氧化硅。填充材料43可以是导电材料或者可以是电绝缘材料。因此，填充材料43可以是例如但不特别限于多晶硅。在第四变型中，例如，使用热氧化处理的方法和化学气相沉积方法被组合使用。
202.图15a至图15e示出了第四变型的填充步骤。首先，制备硅衬底2，如图15a所示。然后，如图15b所示，通过干蚀刻(例如，反应离子蚀刻)在硅衬底2中形成凹槽4。然后，如图15c所示，在氧气氛下以高于或等于1000℃且低于或等于1200℃的温度加热硅衬底2，由此执行热氧化处理。这在凹槽4的内表面上形成氧化硅作为绝缘层42。凹槽4中保留有空隙。然后，如图15d所示，在减压气氛下在硅衬底2上执行化学气相沉积。这用填充材料43填充凹槽4中的空隙。填充材料43在绝缘层42上被填充在凹槽4中，并且因此，填充材料43不与凹槽4接触。因此，填充材料43可以是导电材料。此后，如图15e所示，去除未填充在凹槽4中的填充材料43。
203.根据第四变型，用填充材料43填充凹槽4改进了凹槽4的电场阻挡效果。结果，进一
步抑制了多孔部6形成在非电容产生区域32中。此外，当凹槽4较深时，化学气相沉积方法也容易地用填充材料43填充凹槽4。
204.《《第五变型》》
205.第五变型中的硅衬底2还具有第三表面23。第三表面23与第一表面21相反。也就是说，第三表面23是面向z轴的负方向的表面。
206.在xy平面视图中，第三表面23存在于第二表面22周围。也就是说，在xy平面视图中，第三表面23围绕其上形成有背面电极9的第二表面22。
207.如图14d所示，第三表面23和第一表面21之间的距离l13比设置有背面电极9的第二表面22和第一表面21之间的距离l12短。也就是说，在第三表面23和设置有背面电极9的第二表面22之间存在台阶。
208.根据第五变型，背面电极9周围的台阶可以抑制电场从电容产生区域31向非电容产生区域32扩散。因此，从第二表面22指向第一表面21的电场可以进一步集中在电容产生区域31中。结果，进一步抑制了多孔部6形成在非电容产生区域32中。此外，由于存在台阶，当执行阳极氧化处理时，要与背面电极9接触的供电工具不太可能与硅衬底2的第三表面23直接接触。
209.(2.2)第四实施例
210.接下来，将参考附图描述根据第四实施例的用于制造电容器1的方法。在第四实施例中，与第三实施例中的组件类似的组件由与第三实施例中的组件相同的附图标记表示，并且可以省略其详细描述。
211.根据本实施例的用于制造电容器1的方法包括掩模层形成步骤、低电阻部形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。用于制造电容器1的方法还可以包括端子形成步骤。
212.根据本实施例的用于制造电容器1的方法与第三实施例的用于制造电容器1的方法的不同之处在于包括低电阻部形成步骤。掩模层形成步骤、介电层形成步骤、导体层形成步骤和端子形成步骤与第三实施例中的这些步骤类似，并且省略其描述。
213.《低电阻部形成步骤》
214.低电阻部形成步骤是多孔部形成步骤(具体地，阳极氧化处理)之前的步骤。如图18b所示，低电阻部形成步骤包括在硅衬底2中形成低电阻部26。
215.低电阻部26是具有比硅衬底2低的比电阻(电阻率)的部分。低电阻部26可以通过例如离子注入形成。待注入的离子可以是例如但不特别限于硼离子。注意，通过热处理来去除由于离子注入导致的晶格缺陷。
216.当沿着连接硅衬底2的第一表面21和第二表面22的方向(z轴方向)观察时，低电阻部26的形状与电容产生区域31的形状相同。在本实施例中，电容产生区域31在xy平面视图中具有矩形形状，因此，低电阻部26也具有矩形形状。在xy平面视图中，背面电极9的尺寸等于电容产生区域31的尺寸。
217.低电阻部26从硅衬底2的第二表面22朝向第一表面21延伸。也就是说，低电阻部26在z轴的正方向上延伸。低电阻部26的厚度(z轴方向上的长度)小于硅衬底2的厚度。
218.低电阻部26形成在硅衬底2中与电容产生区域31相同的位置处。也就是说，在xy平面视图中，低电阻部26的轮廓线与电容产生区域31的轮廓线一致。
219.《多孔部形成步骤》
220.本实施例的多孔部形成步骤与第三实施例的多孔部形成步骤基本相同。类似于第三实施例的背面电极9，本实施例的背面电极9优选地具有与电容产生区域31相同的形状，并且形成在与电容产生区域31相同的位置处。注意，本实施例的背面电极9可以形成在硅衬底2的整个第二表面22上(参见图18b)。
221.《操作和优点》
222.本实施例包括：在多孔部形成步骤(具体地，阳极氧化处理)之前，如图18b所示，在与电容产生区域31相同的位置处形成具有与电容产生区域31相同形状的低电阻部26。设置具有这种构造的低电阻部26可以使硅衬底2本身具有电阻差。这可以使电容产生区域31中的第一表面21和第二表面22之间的电阻低于非电容产生区域32中的第一表面21和第二表面22之间的电阻。这使得从第二表面22指向第一表面21的电场在电容产生区域31中比在非电容产生区域32中更集中。结果，多孔部6主要形成在电容产生区域31中，并且抑制在非电容产生区域32中形成。注意，图18b中的虚线箭头示出电场的方向。在图18b中，省略了第一绝缘层211。
223.注意，在本实施例中，背面电极9形成在硅衬底2的整个第二表面22上，但类似于低电阻部26，当背面电极9具有与电容产生区域31相同的形状并且形成在与电容产生区域31相同的位置处时，可以进一步集中从第二表面22指向第一表面21的电场。
224.此外，同样在本实施例中，掩模层5的第二掩模部52具有多个通孔520(参见图11c)，并且因此，从通孔520开始，细孔60容易地从第一表面21朝向第二表面22直线生长。也就是说，多孔部6所具有的多个细孔60容易地形成为沿着关于硅衬底2定义的厚度方向伸长。因此，不太可能形成如图19所示的倾斜细孔69。
225.5、变型
226.在第一实施例和第二实施例中，多孔部6由规则布置的多个细孔60构成，但是多个细孔60的布置可以是不规则的。多个细孔60可以具有不同的形状和不同的尺寸。
227.在第一实施例和第二实施例中，第二掩模部52不覆盖电容产生区域31的一部分，但不必覆盖整个电容产生区域31(参见例如专利文献1的图3a)。也就是说，在阳极氧化处理之前，不必提供整个第二掩模部52。
228.在第三实施例和第四实施例中，多孔部6由规则布置的多个细孔60构成，但是多个细孔60的布置可以是不规则的。多个细孔60可以具有不同的形状和不同的尺寸。
229.在第三实施例和第四实施例中，第二掩模部52不覆盖电容产生区域31的一部分，但不必覆盖整个电容产生区域31(参见例如专利文献1的图3a)。也就是说，在阳极氧化处理之前，不必提供整个第二掩模部52。
230.在第三实施例中，背面电极9和电容产生区域31在xy平面视图中具有相同的形状和相同的尺寸，但不必具有完全相同的形状和相同的尺寸，只要第三实施例的效果不显著受损即可。
231.在第三实施例中，背面电极9和电容产生区域31在xy平面视图中位于相同位置，但是可以在它们的位置方面彼此偏移，只要第三实施例的效果不显著受损即可。
232.在第四实施例中，低电阻部26和电容产生区域31在xy平面视图中具有相同的形状和相同的尺寸，但是在它们的形状和尺寸方面可以不同，只要第四实施例的效果不显著受
损即可。
233.在第四实施例中，低电阻部26和电容产生区域31在xy平面视图中位于相同位置，但是可以在它们的位置方面彼此偏移，只要第四实施例的效果不显著受损即可。
234.6、方面
235.从上述实施例和变型可以看出，本公开包括下面描述的方面。在以下描述中，添加括号中的附图标记仅是为了阐明与实施例的对应关系。
236.第一方面是一种用于制造电容器(1)的方法，所述方法包括凹槽形成步骤、掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述凹槽形成步骤包括制备具有第一表面(21)和与所述第一表面(21)相反的第二表面(22)的硅衬底(2)。当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，所述硅衬底(2)包括电容产生区域(31)和作为除了所述电容产生区域(31)之外的区域的非电容产生区域(32)。所述凹槽形成步骤还包括在所述电容产生区域(31)和所述非电容产生区域(32)之间的边界处形成凹槽(4)。所述凹槽(4)从所述第一表面(21)朝向所述第二表面(22)凹进。所述掩模层形成步骤包括在所述硅衬底(2)的所述第一表面(21)上形成掩模层(5)。所述掩模层(5)包括覆盖所述非电容产生区域(32)的第一掩模部(51)和不覆盖所述电容产生区域(31)的至少一部分的第二掩模部(52)。所述多孔部形成步骤包括通过阳极氧化处理在所述硅衬底(2)的所述电容产生区域(31)中形成多孔部(6)。所述多孔部(6)具有细孔(60)。所述介电层形成步骤包括在每个细孔(60)的内表面上形成介电层(7)。所述导体层形成步骤包括形成导体层(8)，所述导体层(8)包括第一导电部(81)和电连接到所述第一导电部(81)的第二导电部(82)。所述第一导电部(81)与所述介电层(7)接触。所述第二导电部(82)在所述第一表面(21)的所述电容产生区域(31)中。
237.利用该方面，抑制了所述多孔部(6)形成在所述非电容产生区域(32)中。
238.第二方面是一种用于制造第一方面的电容器(1)的方法。第二方面进一步包括填充步骤。所述填充步骤包括在所述凹槽(4)中填充绝缘材料(41)。
239.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。
240.第三方面是一种用于制造第一方面的电容器(1)的方法。第三方面进一步包括填充步骤。所述填充步骤包括：在所述凹槽(4)的内表面上形成绝缘层(42)以及将填充材料(43)填充在设置有所述绝缘层(42)的所述凹槽(4)中。
241.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。所述凹槽(4)容易深形成。
242.第四方面是一种用于制造第一方面的电容器(1)的方法。第四方面进一步包括填充步骤。在所述填充步骤中，所述硅衬底(2)是p型半导体。所述填充步骤包括：在所述凹槽(4)的内表面上形成n型半导体层(24)以及将填充材料(43)填充在设置有所述n型半导体层(24)的所述凹槽(4)中。
243.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。所述凹槽(4)容易深形成。
244.第五方面是一种用于制造电容器(1)的方法，该方法包括n型半导体部形成步骤、掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述n型半导体部形成步骤包括制备作为p型半导体的硅衬底(2)。所述硅衬底(2)具有第一表面(21)和与第
一表面(21)相反的第二表面(22)。当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，所述硅衬底(2)包括电容产生区域(31)和作为除了所述电容产生区域(31)之外的区域的非电容产生区域(32)。所述n型半导体部形成步骤还包括在所述电容产生区域(31)和所述非电容产生区域(32)之间的边界处形成n型半导体部(25)。所述n型半导体部(25)从所述第一表面(21)朝向所述第二表面(22)延伸。所述掩模层形成步骤包括在所述硅衬底(2)的所述第一表面(21)上形成掩模层(5)。所述掩模层(5)包括覆盖所述非电容产生区域(32)的第一掩模部(51)和不覆盖所述电容产生区域(31)的至少一部分的第二掩模部(52)。所述多孔部形成步骤包括通过阳极氧化处理在所述硅衬底(2)的所述电容产生区域(31)中形成多孔部(6)。所述多孔部(6)具有细孔(60)。所述介电层形成步骤包括在每个细孔(60)的内表面上形成介电层(7)。所述导体层形成步骤包括形成导体层(8)，所述导体层(8)包括第一导电部(81)和电连接到所述第一导电部(81)的第二导电部(82)。所述第一导电部(81)与所述介电层(7)接触。所述第二导电部(82)在所述第一表面(21)的所述电容产生区域(31)中。
245.利用该方面，抑制了所述多孔部(6)形成在所述非电容产生区域(32)中。
246.第六方面是一种用于制造第一方面至第五方面中任一方面的电容器(1)的方法。在第六方面中，第二掩模部(52)具有多个通孔(520)，所述多个通孔(520)在关于所述第二掩模部(52)定义的厚度方向上延伸穿过所述第二掩模部(52)。
247.利用该方面，多孔部(6)所具有的细孔(60)容易地形成为沿着关于硅衬底(2)定义的厚度方向伸长。
248.第七方面是一种用于制造电容器(1)的方法，所述方法包括掩模层形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述掩模层形成步骤包括制备具有第一表面(21)和与所述第一表面(21)相反的第二表面(22)的硅衬底(2)。当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，所述硅衬底(2)包括电容产生区域(31)和作为除了所述电容产生区域(31)之外的区域的非电容产生区域(32)。所述掩模层形成步骤还包括在所述硅衬底(2)的所述第一表面(21)上形成掩模层(5)。所述掩模层(5)包括覆盖所述非电容产生区域(32)的第一掩模部(51)和不覆盖所述电容产生区域(31)的至少一部分的第二掩模部(52)。所述多孔部形成步骤包括：当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，在所述硅衬底(2)的所述第二表面(22)上与所述电容产生区域(31)相同的位置处形成具有与所述电容产生区域(31)相同形状的背面电极(9)。所述多孔部形成步骤还包括通过使用所述背面电极(9)作为阳极的阳极氧化处理在所述硅衬底(2)的所述电容产生区域(31)中形成多孔部(6)。所述多孔部(6)具有细孔(60)。所述介电层形成步骤包括在每个细孔(60)的内表面上形成介电层(7)。所述导体层形成步骤包括形成导体层(8)，所述导体层(8)包括第一导电部(81)和电连接到所述第一导电部(81)的第二导电部(82)。所述第一导电部(81)与所述介电层(7)接触。所述第二导电部(82)在所述第一表面(21)的所述电容产生区域(31)中。
249.利用该方面，抑制了所述多孔部(6)形成在所述非电容产生区域(32)中。
250.第八方面是一种用于制造第七方面的电容器(1)的方法。第八方面进一步包括绝缘层形成步骤。所述绝缘层形成步骤包括在所述硅衬底(2)的除了第二表面的其上设置有所述背面电极(9)的部分之外的第二表面(22)上形成绝缘层(90)。
251.利用该方面，当执行阳极氧化处理时，通过所述绝缘层(90)抑制要与所述背面电极(9)接触的供电工具与硅衬底(2)的第二表面(22)直接接触。
252.第九方面是一种用于制造第七方面或第八方面的电容器(1)的方法。第九方面进一步包括凹槽形成步骤。所述凹槽形成步骤包括在背面电极(9)周围形成凹槽(4)。所述凹槽(4)从所述第二表面(22)朝向所述第一表面(21)凹进。
253.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。
254.第十方面是一种用于制造第九方面的电容器(1)的方法。第十方面进一步包括填充步骤。所述填充步骤包括在所述凹槽(4)中填充绝缘材料(41)。
255.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。
256.第十一方面是一种用于制造第七方面至第十方面中任一方面的电容器(1)的方法。在第十一方面中，硅衬底(2)还具有与第一表面(21)相反的第三表面(23)。所述第三表面(23)和所述第一表面(21)之间的距离(l13)短于其上形成有背面电极(9)的第二表面(22)和所述第一表面(21)之间的距离(l12)。
257.利用该方面，进一步抑制了所述多孔部(6)形成在非电容产生区域(32)中。此外，当执行阳极氧化处理时，要与所述背面电极(9)接触的供电工具不太可能与所述硅衬底(2)的所述第三表面(23)直接接触。
258.第十二方面是一种用于制造电容器(1)的方法，所述方法包括掩模层形成步骤、低电阻部形成步骤、多孔部形成步骤、介电层形成步骤和导体层形成步骤。所述掩模层形成步骤包括制备具有第一表面(21)和与所述第一表面(21)相反的第二表面(22)的硅衬底(2)。当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，所述硅衬底(2)包括电容产生区域(31)和作为除了所述电容产生区域(31)之外的区域的非电容产生区域(32)。所述掩模层形成步骤还包括在所述硅衬底(2)的所述第一表面(21)上形成掩模层(5)。所述掩模层(5)包括覆盖所述非电容产生区域(32)的第一掩模部(51)和不覆盖所述电容产生区域(31)的至少一部分的第二掩模部(52)。所述低电阻部形成步骤包括：当沿着连接所述第一表面(21)和所述第二表面(22)的方向观察时，在所述硅衬底(2)中与所述电容产生区域(31)相同的位置处形成具有与所述电容产生区域(31)相同形状的低电阻部(26)。所述低电阻部(26)具有比所述硅衬底(2)低的比电阻，并且从所述第二表面(22)朝向所述第一表面(21)延伸。所述多孔部形成步骤包括通过阳极氧化处理在所述硅衬底(2)的所述电容产生区域(31)中形成多孔部(6)。所述多孔部(6)具有细孔(60)。所述介电层形成步骤包括在每个细孔(60)的内表面上形成介电层(7)。所述导体层形成步骤包括形成导体层(8)，所述导体层(8)包括第一导电部(81)和电连接到所述第一导电部(81)的第二导电部(82)。所述第一导电部(81)与所述介电层(7)接触。所述第二导电部(82)在所述第一表面(21)的所述电容产生区域(31)中。
259.利用该方面，抑制了所述多孔部(6)形成在所述非电容产生区域(32)中。
260.第十三方面是一种用于制造第七方面至第十二方面中任一方面的电容器(1)的方法。在第十三方面中，第二掩模部(52)具有多个通孔(520)，所述多个通孔(520)在关于所述第二掩模部(52)定义的厚度方向上延伸穿过所述第二掩模部(52)。
261.利用该方面，多孔部(6)所具有的细孔(60)容易地形成为沿着关于硅衬底(2)定义的厚度方向伸长。
262.附图标记列表
263.1 电容器
264.2 硅衬底
265.21 第一表面
266.22 第二表面
267.23 第三表面
268.24 n型半导体层
269.26 低电阻部
270.31 电容产生区域
271.32 非电容产生区域
272.4 凹槽
273.41 绝缘材料
274.42 绝缘层
275.43 填充材料
276.5 掩模层
277.51 第一掩模部
278.52 第二掩模部
279.520 通孔
280.6 多孔部
281.60 细孔
282.7 介电层
283.8 导体层
284.81 第一导电部
285.82 第二导电部
286.9 背面电极
287.90 绝缘层
288.l12 距离
289.l13距离。

技术特征：
1.一种用于制造电容器的方法，所述方法包括：凹槽形成步骤，制备具有第一表面和与所述第一表面相反的第二表面的硅衬底，当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域，以及在所述电容产生区域和所述非电容产生区域之间的边界处形成凹槽，所述凹槽从所述第一表面朝向所述第二表面凹进；掩模层形成步骤，在所述硅衬底的所述第一表面上形成掩模层，所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部；多孔部形成步骤，通过阳极氧化处理在所述硅衬底的所述电容产生区域中形成多孔部，所述多孔部具有细孔；介电层形成步骤，在所述细孔的内表面上形成介电层；以及导体层形成步骤，形成包括第一导电部和电连接到所述第一导电部的第二导电部的导体层，所述第一导电部与所述介电层接触，所述第二导电部在所述第一表面的所述电容产生区域中。2.根据权利要求1所述的方法，还包括：填充步骤，在所述凹槽中填充绝缘材料。3.根据权利要求1所述的方法，还包括：填充步骤，在所述凹槽的内表面上形成绝缘层，以及将填充材料填充在设置有所述绝缘层的所述凹槽中。4.根据权利要求1所述的方法，还包括填充步骤，其中，所述硅衬底是p型半导体，并且所述填充步骤包括：在所述凹槽的内表面上形成n型半导体层，以及将填充材料填充在设置有所述n型半导体层的所述凹槽中。5.一种用于制造电容器的方法，所述方法包括：n型半导体部形成步骤，制备作为p型半导体的硅衬底，所述硅衬底具有第一表面和与所述第一表面相反的第二表面，当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域，以及在所述电容产生区域和所述非电容产生区域之间的边界处形成n型半导体部，所述n型半导体部从所述第一表面朝向所述第二表面延伸；掩模层形成步骤，在所述硅衬底的所述第一表面上形成掩模层，所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部；多孔部形成步骤，通过阳极氧化处理在所述硅衬底的所述电容产生区域中形成多孔部，所述多孔部具有细孔；介电层形成步骤，在所述细孔的内表面上形成介电层；以及导体层形成步骤，形成包括第一导电部和电连接到所述第一导电部的第二导电部的导
体层，所述第一导电部与所述介电层接触，所述第二导电部在所述第一表面的所述电容产生区域中。6.根据权利要求1至5中任一项所述的方法，其中，所述第二掩模部具有多个通孔，所述多个通孔在关于所述第二掩模部定义的厚度方向上延伸穿过所述第二掩模部。7.一种用于制造电容器的方法，所述方法包括：掩模层形成步骤，制备具有第一表面和与所述第一表面相反的第二表面的硅衬底，当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域，以及在所述硅衬底的所述第一表面上形成掩模层，所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部；多孔部形成步骤，当沿着连接所述第一表面和所述第二表面的方向观察时，在所述硅衬底的所述第二表面上与所述电容产生区域相同的位置处形成具有与所述电容产生区域相同的形状的背面电极，以及通过使用所述背面电极作为阳极的阳极氧化处理在所述硅衬底的所述电容产生区域中形成多孔部，所述多孔部具有细孔；介电层形成步骤，在所述细孔的内表面上形成介电层；以及导体层形成步骤，形成包括第一导电部和电连接到所述第一导电部的第二导电部的导体层，所述第一导电部与所述介电层接触，所述第二导电部在所述第一表面的所述电容产生区域中。8.根据权利要求7所述的方法，还包括：绝缘层形成步骤，在所述硅衬底的除了所述第二表面的其上设置有所述背面电极的部分之外的所述第二表面上形成绝缘层。9.根据权利要求7或8所述的方法，还包括：凹槽形成步骤，在所述背面电极周围形成凹槽，所述凹槽从所述第二表面朝向所述第一表面凹进。10.根据权利要求9所述的方法，还包括：填充步骤，在所述凹槽中填充绝缘材料。11.根据权利要求7至10中任一项所述的方法，其中，所述硅衬底还具有与所述第一表面相反的第三表面，以及所述第三表面和所述第一表面之间的距离短于所述第二表面和所述第一表面之间的距离，所述第二表面上形成有所述背面电极。12.一种用于制造电容器的方法，所述方法包括：掩模层形成步骤，制备具有第一表面和与所述第一表面相反的第二表面的硅衬底，当沿着连接所述第一表面和所述第二表面的方向观察时，所述硅衬底包括电容产生区域和作为除了所述电容产生区域之外的区域的非电容产生区域，以及在所述硅衬底的所述第一表面上形成掩模层，所述掩模层包括覆盖所述非电容产生区域的第一掩模部和不覆盖所述电容产生区域的至少一部分的第二掩模部；低电阻部形成步骤，当沿着连接所述第一表面和所述第二表面的方向观察时，在所述
硅衬底中与所述电容产生区域相同的位置处形成具有与所述电容产生区域相同的形状的低电阻部，所述低电阻部具有比所述硅衬底低的比电阻，并且从所述第二表面朝向所述第一表面延伸；多孔部形成步骤，通过阳极氧化处理在所述硅衬底的所述电容产生区域中形成多孔部，所述多孔部具有细孔；介电层形成步骤，在所述细孔的内表面上形成介电层；以及导体层形成步骤，形成包括第一导电部和电连接到所述第一导电部的第二导电部的导体层，所述第一导电部与所述介电层接触，所述第二导电部在所述第一表面的所述电容产生区域中。13.根据权利要求7至12中任一项所述的方法，其中，所述第二掩模部具有多个通孔，所述多个通孔在关于所述第二掩模部定义的厚度方向上延伸穿过所述第二掩模部。

技术总结
一种用于制造电容器1的方法包括：凹槽形成步骤；掩模层形成步骤；多孔部形成步骤；介电层形成步骤；以及导体层形成步骤。制备具有第一表面21、第二表面22、电容产生区域31和非电容产生区域32的硅衬底2，并且在电容产生区域31和非电容产生区域32之间的边界处形成从第一表面21朝向第二表面22凹进的凹槽4。在硅衬底2的第一表面21上形成具有第一掩模部51和第二掩模部52的掩模层5。阳极氧化处理用于在硅衬底2的电容产生区域31中形成具有细孔60的多孔部6。在细孔60的内表面上形成介电层7。形成具有第一导电部81和第二导电部82的导体层8。具有第一导电部81和第二导电部82的导体层8。具有第一导电部81和第二导电部82的导体层8。


技术研发人员：今中崇
受保护的技术使用者：松下知识产权经营株式会社
技术研发日：2021.12.06
技术公布日：2023/8/14