一种变频控制电路及半导体设备的制作方法

1.本发明涉及变频控制技术领域，特别是涉及一种变频控制电路及半导体设备。


背景技术：

2.变频控制电路用于控制电机等负载。传统技术中，变频控制电路用桥式电路驱动负载，如图1所示，智能功率模块（ipm，intelligent power module）应用的变频器控制电机时会产生反向电流，而绝缘栅双极型晶体管 (igbt,insulated gate bipolar transistor)的结构决定一旦出现反向电压，电压会直接加在栅极上，因此，igbt一定要配合反向回流用的快速恢复二极管（frd，freewheeling-diode）使用。
3.然而，frd功能单一，且成本较高。
4.因此，有必要提供一种变频控制电路及半导体设备，以有效解决上述问题。


技术实现要素：

5.本发明提供一种变频控制电路及半导体设备。
6.本发明实施例提供一种变频控制电路，包括：变频控制单元，包括半桥电路，所述半桥电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极分别输入不同的驱动信号，所述第一晶体管的集电极输入母线电压，所述第一晶体管的发射极与所述第二晶体管的集电极连接并用于与负载连接以用于驱动所述负载；第一晶体管和所述第二晶体管均为igbt；所述半桥电路还包括第一mos管，所述第一mos管的漏极与所述第一晶体管的集电极连接，所述第一mos管的源极与所述第一晶体管的发射极连接，所述第一mos管的栅极与所述第一晶体管的栅极连接；所述半桥电路还包括第二mos管，所述第二mos管的漏极与所述第二晶体管的集电极连接，所述第二mos管的源极与所述第二晶体管的发射极连接，所述第二mos管的栅极与所述第二晶体管的栅极连接。
7.在一些示例中，所述第一mos管和所述第二mos管均为nmos管。
8.在一些示例中，所述半桥电路还包括第一限流电阻，所述第一限流电阻连接于所述第一mos管的栅极与所述第一晶体管的栅极之间。
9.在一些示例中，所述半桥电路还包括第二限流电阻，所述第二限流电阻连接于所述第二mos管的栅极与所述第二晶体管的栅极之间。
10.在一些示例中，所述变频控制单元还包括控制器、电平转换电路、第一死区电路、第一驱动电路及第二驱动电路，所述控制器与所述电平转换电路、第二死区电路连接，所述电平转换电路和所述第一死区电路连接，所述第一死区电路与所述第一驱动电路连接，所述第一驱动电路还与所述第一晶体管的栅极连接以输入第一驱动信号，所述第二死区电路还与所述第二驱动电路连接，所述第二驱动电路还与所述第二晶体管连接以输入第二驱动信号，所述控制器用于发出控制信号，所述电平转换电路用于电平转换，所述第一死区电路
和所述第二死区电路用于调整死区时间，所述第一驱动电路用于驱动所述第一晶体管，所述第二驱动电路用于驱动所述第二晶体管。
11.在一些示例中，所述第一驱动电路包括第一pmos管及第一nmos管，所述第一pmos管的栅极和所述第一nmos管的栅极均与所述第一死区电路连接，所述第一pmos管的源极与基级电源电压连接，所述第一pmos管的漏极与所述第一nmos管的漏极连接且与所述第一晶体管的栅极连接，所述第一nmos管的源极与所述第一晶体管的发射极连接。
12.在一些示例中，所述第二驱动电路包括第二pmos管及第二nmos管，所述第二pmos管的栅极和所述第二nmos管的栅极均与所述第二死区电路连接，所述第二pmos管的源极与电源电压连接，所述第二pmos管的漏极与所述第二nmos管的漏极连接且与所述第二晶体管的栅极连接，所述第二nmos管的源极与所述第二晶体管的发射极连接。
13.在一些示例中，所述负载包括三相电机，所述变频控制电路还包括第二变频控制单元、第三变频控制单元，所述第一变频控制单元、所述第二变频控制单元及所述第三变频控制单元分别与所述三相电机的三相线连接以控制所述三相电机。
14.在一些示例中，所述负载包括单相电机，所述变频控制电路还包括第四变频控制单元，所述第一变频控制单元、所述第四变频控制单元分别与所述单相电机的正极和负极连接以用于控制所述单相电机。
15.本发明还提供一种半导体设备，包括如上述任一项所述的变频控制电路及所述负载。
16.与现有技术相比，本发明实施例的技术方案具有以下有益效果：本发明使用mos管替代半桥电路中igbt的快速恢复二极管，mos管内部的寄生二极管（body-diode）可以实现快速恢复二极管的功能，同时mos管可以提高igbt的导通电流，并且成本更低。
附图说明
17.为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，而不是全部实施例。对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
18.图1为传统技术提供的一种变频控制电路的电路图；图2为本发明的一个实施例提供的变频控制电路的电路图；图3为本发明的一个实施例提供的负载连接关系示意图；图4为本发明的另一个实施例提供的负载连接关系示意图。
具体实施方式
19.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
20.下面以具体的实施例对本发明的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
21.变频控制电路用于控制电机等负载。传统技术中，变频控制电路用桥式电路驱动负载，如图1所示，智能功率模块（ipm，intelligent power module）应用的变频器控制电机时会产生反向电流，而绝缘栅双极型晶体管 (igbt,insulated gate bipolar transistor)的结构决定一旦出现反向电压，电压会直接加在栅极上，因此，igbt一定要配合反向回流用的快速恢复二极管（frd）使用。
22.然而，frd功能单一，且成本较高。
23.基于现有技术存在的问题，本发明实施例提供一种变频控制电路及半导体设备。
24.图2为本发明的一个实施例提供的一种变频控制电路的电路图。如图2所示，变频控制电路包括变频控制单元。
25.其中，变频控制单元包括半桥电路。半桥电路包括第一晶体管igbt1和第二晶体管igbt2。第一晶体管igbt1的栅极和第二晶体管igbt2的栅极分别输入不同的驱动信号，第一晶体管igbt1的集电极输入母线电压vb。第一晶体管igbt1的发射极与第二晶体管igbt2的集电极连接并用于与负载（图2未示出）连接以用于驱动负载。第一晶体管igbt1和第二晶体管igbt2均为igbt。
26.进一步的，半桥电路还包括第一mos管q11。第一mos管q11的漏极与第一晶体管igbt1的集电极连接。第一mos管q11的源极与第一晶体管igbt1的发射极连接。第一mos管q11的栅极与第一晶体管igbt1的栅极连接。
27.进一步的，半桥电路还包括第二mos管q12。第二mos管q12的漏极与第二晶体管igbt2的集电极连接。第二mos管q12的源极与第二晶体管igbt2的发射极连接。第二mos管q12的栅极与第二晶体管igbt2的栅极连接。
28.本实施例中，mos管和igbt同样是栅极（gate）电压控制型开关。igbt的耐压和电流更大，但开关频率低，所以大电流，低频率开关一般采用igbt。而mos管的优势在于开关速度快，一般用于高速开关，另外，mos管结构的附属产物是源极（source）和漏极（drain）之间存在寄生二极管。因此，mos管的源极到漏极反向导通的寄生二极管可以替代单纯的frd。并且，第一mos管q11和igbt1并联，同时开关；第二mos管q12和igbt2并联，同时开关，所以可以提高额定电流。而控制电机的功率大小是由igbt的额定电流来决定的。因此本实施例可以提高控制电机的功率。
29.在一些示例中，第一mos管q11和第二mos管q12均为nmos管。
30.在一些示例中，半桥电路还包括第一限流电阻r11。第一限流电阻r11连接于第一mos管q11的栅极与第一晶体管igbt1的栅极之间。
31.在一些示例中，半桥电路还包括第二限流电阻r12。第二限流电阻r12连接于第二mos管q12的栅极与第二晶体管igbt2的栅极之间。
32.本实施例中，通过在第一mos管q11的栅极端设置第一限流电阻r11，通过在第二mos管q12的栅极端设置第二限流电阻r12，使得能够降低栅极电容的充电速度，减缓第一mos管q11和第二mos管q12的开关速度，实现第一mos管q11和igbt1同时导通，第二mos管q12和igbt2同时导通提高电流值。
33.在一些示例中，变频控制单元还包括控制器11、电平转换电路12、第一死区电路13、第一驱动电路151及第二驱动电路152。控制器11与电平转换电路12、第二死区电路14连接，电平转换电路12和第一死区电路13连接，第一死区电路13与第一驱动电路151连接，第
一驱动电路151还与第一晶体管igbt1的栅极连接以输入第一驱动信号，第二死区电路14还与第二驱动电路152连接，第二驱动电路152还与第二晶体管igbt2连接以输入第二驱动信号，控制器11用于发出控制信号，电平转换电路12用于电平转换，第一死区电路13和第二死区电路14用于调整死区时间，第一驱动电路151用于驱动第一晶体管igbt1，第二驱动电路152用于驱动第二晶体管igbt2。
34.在一些示例中，第一驱动电路151包括第一pmos管q1及第一nmos管q2。第一pmos管q1的栅极和第一nmos管q2的栅极均与第一死区电路13连接。第一pmos管q1的源极与基级电源电压vb连接，第一pmos管q1的漏极与第一nmos管q2的漏极连接且与第一晶体管igbt1的栅极连接，第一nmos管q2的源极与第一晶体管igbt1的发射极连接。
35.第二驱动电路152包括第二pmos管q3及第二nmos管q4。第二pmos管q3的栅极和第二nmos管q4的栅极均与第二死区电路14连接，第二pmos管q3的源极与电源电压vcc连接，第二pmos管q3的漏极与第二nmos管q4的漏极连接且与第二晶体管igbt2的栅极连接，第二nmos管q4的源极与第二晶体管igbt2的发射极连接。
36.需要说明的是，变频控制单元中半桥电路之外的其他电路的结构可以以现有技术中任意的电路结构实现。
37.在一些示例中，如图3所示，负载包括三相电机m。变频控制电路还包括第二变频控制单元、第三变频控制单元。第一变频控制单元、第二变频控制单元及第三变频控制单元分别与三相电机的三相线连接以控制三相电机。本实施例中，第二变频控制单元和第三变频控制单元可以与上述实施例中的变频控制单元内部电路相同，并且分别包括晶体管igbt3、igbt4、mos管q13、mos管q14，电阻r13、电阻r14从而替代原先的frd并且提高额定电流，及包括晶体管igbt5、igbt6、mos管q15、mos管q16，电阻r15、电阻r16从而替代原先的frd并且提高额定电流。
38.在一些示例中，如图4所示，负载包括单相电机m2。变频控制电路还包括第四变频控制单元。第一变频控制单元、第四变频控制单元分别与单相电机m3的正极和负极连接以用于控制单相电机m2。本实施例中，第四变频控制单元可以与上述实施例中的变频控制单元内部电路相同，并且分别包括晶体管igbt7和igbt8、mos管q17、mos管q18，电阻r17、电阻r18从而替代原先的frd并且提高额定电流。
39.本技术还提供一种半导体设备，包括上述任意一个实施例中的变频控制电路及负载。
40.最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

技术特征：
1.一种变频控制电路，其特征在于，包括：变频控制单元，包括半桥电路，所述半桥电路包括第一晶体管和第二晶体管，所述第一晶体管的栅极和所述第二晶体管的栅极分别输入不同的驱动信号，所述第一晶体管的集电极输入母线电压，所述第一晶体管的发射极与所述第二晶体管的集电极连接并用于与负载连接以用于驱动所述负载；第一晶体管和所述第二晶体管均为igbt；所述半桥电路还包括第一mos管，所述第一mos管的漏极与所述第一晶体管的集电极连接，所述第一mos管的源极与所述第一晶体管的发射极连接，所述第一mos管的栅极与所述第一晶体管的栅极连接；所述半桥电路还包括第二mos管，所述第二mos管的漏极与所述第二晶体管的集电极连接，所述第二mos管的源极与所述第二晶体管的发射极连接，所述第二mos管的栅极与所述第二晶体管的栅极连接。2.根据权利要求1所述的变频控制电路，其特征在于，所述第一mos管和所述第二mos管均为nmos管。3.根据权利要求2所述的变频控制电路，其特征在于，所述半桥电路还包括第一限流电阻，所述第一限流电阻连接于所述第一mos管的栅极与所述第一晶体管的栅极之间。4.根据权利要求2或3所述的变频控制电路，其特征在于，所述半桥电路还包括第二限流电阻，所述第二限流电阻连接于所述第二mos管的栅极与所述第二晶体管的栅极之间。5.根据权利要求1所述的变频控制电路，其特征在于，所述变频控制单元还包括控制器、电平转换电路、第一死区电路、第一驱动电路及第二驱动电路，所述控制器与所述电平转换电路、第二死区电路连接，所述电平转换电路和所述第一死区电路连接，所述第一死区电路与所述第一驱动电路连接，所述第一驱动电路还与所述第一晶体管的栅极连接以输入第一驱动信号，所述第二死区电路还与所述第二驱动电路连接，所述第二驱动电路还与所述第二晶体管连接以输入第二驱动信号，所述控制器用于发出控制信号，所述电平转换电路用于电平转换，所述第一死区电路和所述第二死区电路用于调整死区时间，所述第一驱动电路用于驱动所述第一晶体管，所述第二驱动电路用于驱动所述第二晶体管。6.根据权利要求5所述的变频控制电路，其特征在于，所述第一驱动电路包括第一pmos管及第一nmos管，所述第一pmos管的栅极和所述第一nmos管的栅极均与所述第一死区电路连接，所述第一pmos管的源极与基级电源电压连接，所述第一pmos管的漏极与所述第一nmos管的漏极连接且与所述第一晶体管的栅极连接，所述第一nmos管的源极与所述第一晶体管的发射极连接。7.根据权利要求6所述的变频控制电路，其特征在于，所述第二驱动电路包括第二pmos管及第二nmos管，所述第二pmos管的栅极和所述第二nmos管的栅极均与所述第二死区电路连接，所述第二pmos管的源极与电源电压连接，所述第二pmos管的漏极与所述第二nmos管的漏极连接且与所述第二晶体管的栅极连接，所述第二nmos管的源极与所述第二晶体管的发射极连接。8.根据权利要求7所述的变频控制电路，其特征在于，所述负载包括三相电机，所述变频控制电路还包括第二变频控制单元、第三变频控制单元，所述第一变频控制单元、所述第二变频控制单元及所述第三变频控制单元分别与所述三相电机的三相线连接以控制所述三相电机。
9.根据权利要求7所述的变频控制电路，其特征在于，所述负载包括单相电机，所述变频控制电路还包括第四变频控制单元，所述第一变频控制单元、所述第四变频控制单元分别与所述单相电机的正极和负极连接以用于控制所述单相电机。10.一种半导体设备，其特征在于，包括如权利要求1至9任一项所述的变频控制电路及所述负载。

技术总结
本发明提供一种变频控制电路及半导体设备，包括一种变频控制电路，包括：变频控制单元，包括半桥电路，所述半桥电路包括第一晶体管和第二晶体管；所述半桥电路还包括第一MOS管，所述第一MOS管的漏极与所述第一晶体管的集电极连接，所述第一MOS管的源极与所述第一晶体管的发射极连接，所述第一MOS管的栅极与所述第一晶体管的栅极连接；所述半桥电路还包括第二MOS管，所述第二MOS管的漏极与所述第二晶体管的集电极连接，所述第二MOS管的源极与所述第一晶体管的发射极连接，所述第二MOS管的栅极与所述第二晶体管的栅极连接。的栅极与所述第二晶体管的栅极连接。的栅极与所述第二晶体管的栅极连接。


技术研发人员：吕慧瑜 罗杰馨 柴展 张艳争
受保护的技术使用者：上海功成半导体科技有限公司
技术研发日：2023.06.07
技术公布日：2023/8/14