带隙基准电路及电子设备的制作方法

1.本发明涉及集成电路技术领域，更具体地，涉及一种带隙基准电路及电子设备。


背景技术：

2.随着集成电路技术的不断发展，电子设备越来越追求低功耗以及低延时的性能。当电子设备处于空闲状态时，整个系统中各个电路模块均处于关断状态，能够有效地降低待机功耗；当使能信号来临时，整个系统中各个电路模块能够快速启动进入正常的工作状态，但是有些应用场景中为了能够实时监测外部状态的变化，在休眠、待机等情况下仍然需要带隙基准电路为芯片中的某些模块提供参考电压。
3.此外，电子设备对启动过程的要求越来越高。带隙基准电路作为整个模拟电路系统中最重要的一个组成部分，它的启动时间将在很大程度上影响整个系统的启动速度。现有的带隙基准电路一般由启动模块和基准电压生成模块组成，通过启动模块在启动过程中向基准核心提供一启动电流，然后通过基准电压生成模块中的运放调节，最终产生稳定的带隙基准电压，但是这种电路的启动时间较长，大大增加了芯片的启动时间，无法满足快速启动的要求。


技术实现要素：

4.鉴于上述问题，本发明的目的在于提供一种带隙基准电路及电子设备，改善了带隙基准电路启动速度慢的问题。
5.根据本发明实施例的一方面，提供了一种带隙基准电路，包括：基准电压生成模块，具有用于产生带隙基准电压的输出节点；运算放大器，与所述基准电压生成模块中的第一节点和第二节点连接，所述运算放大器用于对所述第一节点和所述第二节点处的电压进行钳位；以及电流偏置模块，用于根据第一偏置电压和一休眠模式信号产生所述运算放大器工作所需的偏置电流，以使得所述带隙基准电路从休眠模式快速切换到工作模式。
6.可选的，所述带隙基准电路还包括：启动模块，所述启动模块的第一端连接至供电端，所述启动模块的第二端连接所述基准电压生成模块的输出节点，所述启动模块用于在所述供电端上电时向所述基准电压生成模块提供启动电流。
7.可选的，所述带隙基准电路还包括：第一采样保持模块，用于在所述带隙基准电路处于工作模式时，将所述基准电压生成模块生成的带隙基准电压传输至所述带隙基准电路的电压输出端；以及在所述带隙基准电路处于休眠模式时，对所述电压输出端的电压进行保持。
8.可选的，所述带隙基准电路还包括：第二采样保持模块，与所述运算放大器的输出端连接，用于在所述带隙基准电路处于休眠模式时，对所述运算放大器的输出端的电压进行保持。
9.可选的，所述基准电压生成模块还具有第三节点，所述第三节点生成所述运算放大器中的至少一个共源共栅结构的第二偏置电压。
10.可选的，所述基准电压生成模块包括：串联连接于供电端和所述第三节点之间的第一晶体管和第一电阻器，所述第一晶体管和所述第一电阻器的公共节点作为所述输出节点以产生所述带隙基准电压；串联连接于所述第三节点和地之间的第二电阻器、第三电阻器和第一三极管，所述第二电阻器和所述第三电阻器的公共节点作为所述第一节点与所述运算放大器的反相输入端连接；以及串联连接于所述第三节点和地之间的第四电阻器和第二三极管，所述第一三极管和所述第二三极管的控制端与地连接，所述第四电阻器和所述第二三极管的公共节点作为所述第二节点与所述运算放大器的非反相输入端连接。
11.可选的，所述启动模块包括：串联连接于所述供电端和地之间的第五电阻器、第二晶体管和第三三极管，所述第二晶体管的控制端和第一端短接在一起，所述第三三极管的控制端和第二端短接在一起；以及连接于所述供电端和所述基准电压生成模块的输出节点之间的第三晶体管，所述第三晶体管的控制端与所述第二晶体管的控制端连接。
12.可选的，所述运算放大器包括：第四晶体管和第五晶体管，所述第四晶体管的控制端与所述第二节点连接，所述第五晶体管的控制端与所述第一节点连接，所述第四晶体管和所述第五晶体管的第二端与所述电流偏置模块连接；第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管的控制端用于接收所述第二偏置电压，所述第六晶体管的第二端与所述第四晶体管的第一端连接，所述第七晶体管的第二端与所述第五晶体管的第一端连接；第八晶体管和第九晶体管，所述第八晶体管和所述第九晶体管串联连接在供电端和所述第六晶体管的第一端之间，所述第八晶体管和所述第九晶体管的控制端与所述第九晶体管的第二端连接；以及第十晶体管和第十一晶体管，所述第十晶体管和所述第十一晶体管串联连接在所述供电端和所述第七晶体管的第一端之间，所述第十晶体管的控制端与所述第八晶体管的控制端连接，所述第十一晶体管的控制端与所述第九晶体管的控制端连接，所述第十一晶体管和所述第七晶体管的公共节点为所述运算放大器的输出端。
13.可选的，所述电流偏置模块包括：串联连接于所述偏置电流的输出端和地之间的第十二晶体管、第六电阻器以及第十三晶体管，所述第十二晶体管的控制端用于接收所述第一偏置电压，所述第十三晶体管的控制端用于接收所述休眠模式信号，所述休眠模式信号用于控制所述带隙基准电路处于工作模式或者休眠模式；以及连接于所述第十二晶体管的控制端和地之间的第一电容器。
14.根据本发明实施例的另一方面，提供了一种电子设备，包括上述的带隙基准电路。
15.本发明实施例提供的带隙基准电路包括基准电压生成模块、运算放大器和电流偏置模块，其中运算放大器与基准电压生成模块连接，运算放大器通过钳位其反相输入端和非反相输入端的电压来使得基准电压生成模块产生带隙基准电压，电流偏置模块用于根据第一偏置电压和一休眠模式信号产生运算放大器工作所需的偏置电流，从而使得带隙基准电路从休眠模式快速切换到工作模式，缩短带隙基准电路的启动时间。
16.进一步的，本发明的带隙基准电路还包括设置在电压输出端以及运算放大器的输出的采样保持模块，该采样保持模块可以在带隙基准电路处于休眠模式时将输出的带隙基准电压以及运算放大器的输出电压保持在一稳定态。通过这一设置，当带隙基准电路从休眠模式切换至工作模式时，带隙基准电压和运算放大器的输出电压仅需要从该稳定态进行上升，无需从零进行上升，可以进一步缩短带隙基准电路的启动时间。
17.进一步的，基准电压生成模块还用于产生运算放大器中至少一个共源共栅结构的
偏置电压，不需要在电路中设置额外的电压偏置结构，不仅可以减少电路的面积和成本，而且可以使得运算放大器的偏置电压与基准电压生成模块的基准电压同时建立，进一步缩短带隙基准电路的启动时间。
附图说明
18.通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
19.图1示出根据现有技术的一种带隙基准电路的示意性电路图。
20.图2示出根据本发明实施例的一种带隙基准电路的示意性电路框图。
21.图3示出根据本发明实施例的一种带隙基准电路的示意性电路图。
22.图4示出根据本发明实施例的一种带隙基准电路的工作波形图。
23.图5示出了根据本发明实施例提供的一种电子设备的示意性电路框图。
具体实施方式
24.以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
25.应当理解，在以下的描述中，“电路”可包括单个或多个组合的硬件电路、可编程电路、状态机电路和/或能存储由可编程电路执行的指令的元件。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
26.在本技术中，mos管(metal-oxide-semiconductor field-effect transistor，金属氧化物半导体场效应晶体管)包括第一端、第二端和控制端，在mos管的导通状态，电流从第一端流至第二端。pmos管的第一端、第二端和控制端分别为源极、漏极和栅极，nmos管的第一端、第二端和控制端分别为漏极、源极和栅极。三极管(又称为双极型晶体管)包括第一端、第二端和控制端，在三极管的导通状态，电流从第一端流至第二端。pnp管的第一端、第二端和控制端分别为发射极、集电极和基极，npn管的第一端、第二端和控制端分别为集电极、发射极和基极。
27.下面结合附图和实施例对本发明进一步说明。
28.图1示出根据现有技术的一种带隙基准电路的示意性电路图。如图1所示，现有的带隙基准电路100包括基准电压生成模块110和启动模块120。基准电压生成模块110包括运算放大器a1、nmos晶体管m1、电阻器r1至r4以及两个三极管q1和q2。其中，晶体管m1为nmos管，三极管q1和q2为pnp管。nmos晶体管m1的漏极与电源电压vdd连接，nmos晶体管m1的栅极与运算放大器a1的输出连接，nmos晶体管m1的源极与电阻器r1的第一端连接，电阻器r2的第一端与电阻器r1的第二端连接于节点c，电阻器r2的第二端与电阻器r3的第一端连接，电阻器r3的第二端与pnp三极管q1的发射极连接，pnp三极管q1的集电极与地连接，电阻器r4的第一端与电阻器r1的第二端连接于节点c，电阻器r4的第二端与pnp三极管q2的发射极连接，pnp三极管q2的基极与pnp三极管q1的基极连接，pnp三极管q2的集电极与地连接。运算放大器a1具有非反相输入端和反相输入端，其反相输入端与电阻器r2和r3之间的节点a连
接，其非反相输入端与电阻器r4和pnp三极管q2之间的节点b连接。启动模块120的一端与电源电压vdd连接，启动模块120的另一端与节点c连接。
29.在现有的带隙基准电路100的启动过程中，通过启动模块向基准电压生成模块110注入一股启动电流，将三极管q1和q2导通，然后通过运算放大器a1的反馈调节使得节点a和b之间的电压相等，最终在晶体管m1的源端产生稳定的基准电压vref。
30.在现有的带隙基准电路100中，由于在基准电压产生电路110中加入了运算放大器a1，为了保证环路的稳定性，需要在运算放大器a1的输出端设置补偿电容器c1。此外，为了保证运算放大器a1的正常工作，需要向运算放大器a1提供额外的偏置电流，如图1所示，通过偏置电流ibias1以及晶体管m2和m3构成的电流镜向运算放大器a1提供额外的偏置电流ibias2。因此，在带隙基准电路100重新启动时，需要对补偿电容器c1重新充电，以及重新建立运算放大器a1的偏置电流，导致整个带隙基准电路的启动时间较长，大大增加了芯片的启动时间，无法满足快速启动的要求。
31.图2和图3分别示出根据本发明实施例的一种带隙基准电路的示意性电路框图和电路图。如图2和图3所示，本实施例的带隙基准电路200包括基准电压生成模块210、运算放大器a2、电流偏置模块220、启动模块230、以及采样保持模块240和250。
32.其中，基准电压生成模块210用于产生具有零温度系数的带隙基准电压。在一种实施例中，基准电压生成模块210包括nmos晶体管m1、pnp三极管q1和q2、以及电阻器r1、r2、r3和r4。nmos晶体管m1的漏极与供电端的电源电压vdd连接，nmos晶体管m1的源极与电阻器r1的第一端连接，电阻器r1的第二端与节点c连接，nmos晶体管m1和电阻器r1之间的节点d用于输出具有零温度系数的带隙基准电压。电阻器r2和r3串联连接在节点c和pnp三极管q1的发射极之间，电阻器r4连接在节点c和pnp三极管q2的发射极之间，pnp三极管q1和q2的集电极以及基极与地连接。
33.运算放大器a2的反相输入端与电阻器r2和r3之间的节点a连接，运算放大器a2的非反相输入端与电阻器r4和pnp三极管q2之间的节点b连接，运算放大器a2的输出端通过采样保持模块250与nmos晶体管m1的栅极连接。运算放大器a2通过钳位输入至反相输入端的电压va和非反相输入端的电压vb相等来输出恒定的电压，从而控制nmos晶体管m1可以提供稳定的基准电流到pnp三极管q1和q2，基准电压生成模块210利用pnp三极管q1和q2之间的发射极-基极电压的差异来产生所述带隙基准电压。
34.在一种示例的实施方式中，如图3所示，运算放大器a2包括nmos晶体管m4、m5、m6和m7、以及pmos晶体管m8、m9、m10和m11。
35.其中，nmos晶体管m4和m5构成运算放大器a2的差分输入对管，nmos晶体管m4和m5的源极与电流偏置模块220连接，nmos晶体管m4的栅极作为运算放大器a2的非反相输入端与节点b连接，nmos晶体管m5的栅极作为运算放大器a2的反相输入端与节点a连接。
36.其中，nmos晶体管m6-m7分别连接形成共源共栅结构，pmos晶体管m8-m11分别连接形成共源共栅结构。pmos晶体管m8和m10的源极与电源电压vdd连接，pmos晶体管m9和m11的源极分别与pmos晶体管m8和m10的漏极连接，pmos晶体管m8-m11的栅极与pmos晶体管m9的漏极连接，pmos晶体管m9的漏极还与nmos晶体管m6的漏极连接，pmos晶体管m11的漏极与nmos晶体管m7的漏极连接，二者的公共节点作为运算放大器a2的输出端。nmos晶体管m6的源极与nmos晶体管m4的漏极连接，nmos晶体管m7的源极与nmos晶体管m5的漏极连接，nmos
晶体管m6和m7的栅极彼此连接，并用于接收一偏置电压vbias2。
37.示例的，nmos晶体管m6和m7的偏置电压vbias2可以由基准电压生成模块210来提供。例如，nmos晶体管m6和m7的偏置电压vbias2可以由基准电压生成模块210中的节点c来提供，即nmos晶体管m6和m7的栅极与基准电压生成模块210中的节点c连接。通过采用基准电压生成模块210来提供运算放大器a2的共源共栅结构的偏置电压，不需要在电路中设置额外的电压偏置结构，从而使得运算放大器a2的偏置电压可以与基准电压生成模块210的基准电压同时建立，可以避免因为增加额外的电压偏置结构而导致带隙基准电路的启动时间增加的问题，初步缩短带隙基准电路200的启动时间。
38.电流偏置模块220与运算放大器a2的尾电流端连接，用于根据偏置电压vbias1和一休眠模式信号en产生运算放大器a2工作所需的偏置电流，以使得所述带隙基准电路200可以从休眠模式快速切换到工作模式。
39.在一种示例性的实施方式中，如图3所示，电流偏置模块220包括nmos晶体管m12、m13、电阻器r6以及电容器c3。其中，nmos晶体管m12、电阻器r6以及nmos晶体管m13串联连接在电流偏置模块220的偏置电流输出端和地之间，nmos晶体管m12的漏极与电流偏置模块220的输出端连接，nmos晶体管m12的栅极用于接收所述偏置电压vbias1，nmos晶体管m12的源极与电阻器r6的第一端连接，电阻器r6的第二端与nmos晶体管m13的漏极连接，nmos晶体管m13的栅极与休眠模式信号en连接，nmos晶体管m13的源极与地连接。电容器c3连接在nmos晶体管m12的栅极和地之间。当休眠模式信号en有效(例如为低电平)时，nmos晶体管m13关断，电流偏置模块220关闭，不向运算放大器a2提供偏置电流，继而将运算放大器a2关闭。因此，在休眠模式期间，带隙基准电路200被关闭，不产生电流损耗。当休眠模式信号en无效(例如为高电平)时，nmos晶体管m13导通，电流偏置模块220根据偏置电压vbias1快速建立偏置电流，从而使得运算放大器a2可以快速开启，使得带隙基准电路200可以快速从休眠模式切换到工作模式。在本实施例中，电流偏置模块220根据偏置电压vbias1、nmos晶体管m12以及电阻器r6来产生偏置电流，即偏置电流ibias＝(vbias1-vth_m12)/r6，其中vth_m12表示nmos晶体管m12的阈值电压。与现有技术的带隙基准电路相比，本实施例的电流偏置模块220在系统从休眠模式切换到工作模式时无需对电容器c3进行充电，可以进一步缩短带隙基准电路的启动时间。
40.启动模块230连接在供电端和所述基准电压生成模块210的输出节点d之间，所述启动模块230用于在所述供电端的电源电压vdd上电时向所述基准电压生成模块210提供启动电压，当电源电压vdd开始上升时，通过启动模块230来启动整个基准电压生成模块210。
41.进一步的，启动模块230包括nmos晶体管m2、m3、电阻器r5以及pnp三极管q3。电阻器r5的第一端与电源电压vdd连接，电阻器r5的第二端与nmos晶体管m2的栅极和漏极连接，nmos晶体管m2的源极与pnp三极管q3的发射极连接，pnp三极管q3的基极和集电极与地连接，nmos晶体管m3的漏极与电源电压vdd连接，nmos晶体管m3的栅极与nmos晶体管m2的栅极连接，nmos晶体管m3的源极与基准电压生成模块210的输出节点d连接。
42.采样保持模块240和250分别用于在带隙基准电路200处于休眠模式时对带隙基准电路200的电压输出端的电压以及运算放大器a2的输出端的电压进行保持。
43.示例的，采样保持模块240连接于基准电压生成模块240的输出节点d和带隙基准电路200的电压输出端之间，当带隙基准电路200处于工作模式时，采样保持模块240将输出
节点d处生成的带隙基准电压vref传输到带隙基准电路的电压输出端；当带隙基准电路200处于休眠模式时，采样保持模块240对电压输出端的电压进行保持。进一步的，采样保持模块240包括开关s1和电容器c1，开关s1连接于基准电压生成模块210的输出节点d和带隙基准电路200的电压输出端之间，其受控于休眠使能信号en而导通和关断，电容器c1连接在电压输出端和地之间。当休眠使能信号en无效(例如为高电平)，带隙基准电路200处于工作模式，开关s1导通，将基准电压生成模块210产生的带隙基准电压vref提供至电压输出端；当休眠使能信号en有效(例如为高电平)时，带隙基准电路200处于休眠模式，开关s1关断，通过电容器c1对电压输出端处的带隙基准电压vref进行保持。
44.同样的，采样保持模块250包括连接于运算放大器a2的输出端和nmos晶体管m1的栅极之间的开关s2以及连接于nmos晶体管m1的栅极和地之间的电容器c2，开关s2受控于休眠使能信号en而导通和关断。当休眠使能信号en无效(例如为高电平)时，开关s2导通，电容器c2对运算放大器a2的输出电压进行采样，当休眠使能信号en有效(例如为低电平)时，开关s2关断，通过电容器c2对运算放大器a2的输出电压进行保持，从而保证nmos晶体管m1的栅极处的电压不会下跌。
45.由以上的描述可知，本实施例的带隙基准电路200在电压输出端和运算放大器a2的输出设置有采样保持模块，通过采样保持模块中的电容器在带隙基准电路200处于休眠模式时将电压输出端的带隙基准电压vref以及运算放大器a2的输出电压保持住，从而在带隙基准电压200从休眠模式切换至工作模式时，使得带隙基准电压vref和运算放大器a2的输出电压从一个稳态值进行爬升，无需从零开始爬升，因此可以大大加快带隙基准电路的启动速度。
46.进一步的，当带隙基准电路200从休眠模式切换至工作模式时，基准电压生成模块210的启动电流由nmos晶体管m1和电容器c1来提供，若带隙基准电压vref出现下跌，还可以通过nmos晶体管m1对电容器c1补充电流，避免带隙基准电压vref的下跌。
47.图4示出根据本发明实施例的一种带隙基准电路的工作波形图。图4中分别示出了电源电压vdd、休眠使能信号en以及带隙基准电压vref的波形图，以下参考图4对本实施例的带隙基准电路的工作原理进行详细说明。
48.如图4所示，在时间t1，电源电压vdd开始建立，休眠使能信号en也翻转为高电平，带隙基准电路200开始进入工作模式，此时通过启动电路230向基准电压生成模块210提供启动电流，pnp三极管q1和q2导通，带隙基准电压vref逐渐上升，同时通过运算放大器a2的反馈调节，使得节点a和b的电压相等，最终使得带隙基准电压vref趋于稳定。在时间t2，休眠使能信号en翻转为低电平，带隙基准电路200从工作模式切换为休眠模式，电流偏置模块220中的nmos晶体管m13关断，电流偏置模块220不再向运算放大器a2提供偏置电流，继而将运算放大器a2关闭，同时采样保持模块240和250中的开关s1和s2断开，通过电容器c1和c2分别将带隙基准电压vref和运算放大器a2的输出电压保持住。在时间t3，休眠使能信号en再次翻转为高电平，电流偏置模块220再次开启，向运算放大器a2提供偏置电流，继而将运算放大器a2开启，此时运算放大器a2的输出电压仅需要从一个稳态值进行上升。同时通过电容器c1中储存的电荷向基准电压生成模块210提供启动电流，将基准电压生成模块210中的pnp三极管q1和q2导通，使得基准电压生成模块210输出的带隙基准电压vref可以重新建立。同时，由于电容器c1对基准电压生成模块210的供电，使得电压输出端的带隙基准电压
vref出现一定的下跌，此时通过nmos晶体管m1对电容器c1补充电流，避免带隙基准电压vref的下跌。
49.此外，本发明的其他实施例还提供了一种电子设备300。
50.图5示出了根据本发明实施例提供的一种电子设备的示意性电路框图。如图5所示，电子设备300包括带隙基准电路200。其中带隙基准电路200可以为结合图2-图3示出的上述实施例示出的任意一种带隙基准电路。根据本实施例的教导，电子设备300具有多种模式，包括但不限于工作模式和休眠模式，当电子设备300处于工作模式时，带隙基准电路200工作，为电子设备300中的其他电路或者模块提供参考基准；当电子设备300处于休眠模式时，带隙基准电路200关闭，同时通过采样保持模块将带隙基准电压保持住，仍然可以向电子设备300中的某些需要实时监测外部状态的变化的电路或者模块提供参考基准。当电子设备300从休眠模式切换至工作模式时，带隙基准电路200可以快速启动，从而缩短电子设备300的启动时间，满足快速启动的要求。
51.示例的，这里所说的这里所说的电子设备是指可以在移动环境中使用，支持gsm、edge、td_scdma、tdd_lte、fdd_lte等多种通信制式的设备，包括移动电话、笔记本电脑、平板电脑、车载电脑等。
52.综上所述，本发明实施例提供的带隙基准电路包括基准电压生成模块、运算放大器和电流偏置模块，其中运算放大器与基准电压生成模块连接，运算放大器通过钳位其反相输入端和非反相输入端的电压来使得基准电压生成模块产生带隙基准电压，电流偏置模块用于根据第一偏置电压和一休眠模式信号产生运算放大器工作所需的偏置电流，从而使得带隙基准电路从休眠模式快速切换到工作模式，缩短带隙基准电路的启动时间。
53.进一步的，本发明的带隙基准电路还包括设置在电压输出端以及运算放大器的输出的采样保持模块，该采样保持模块可以在带隙基准电路处于休眠模式时将输出的带隙基准电压以及运算放大器的输出电压保持在一稳定态。通过这一设置，当带隙基准电路从休眠模式切换至工作模式时，带隙基准电压和运算放大器的输出电压仅需要从该稳定态进行上升，无需从零进行上升，可以进一步缩短带隙基准电路的启动时间。
54.进一步的，基准电压生成模块还用于产生运算放大器中至少一个共源共栅结构的偏置电压，不需要在电路中设置额外的电压偏置结构，不仅可以减少电路的面积和成本，而且可以使得运算放大器的偏置电压与基准电压生成模块的基准电压同时建立，进一步缩短带隙基准电路的启动时间。
55.应当说明，尽管在本文中，将器件说明为某种n沟道或p沟道器件、或者某种n型或者p型掺杂区域，然而本领域的普通技术人员可以理解，根据本发明，互补器件也是可以实现的。本领域的普通技术人员可以理解，导电类型是指导电发生的机制，例如通过空穴或者电子导电，因此导电类型不涉及掺杂浓度而涉及掺杂类型，例如p型或者n型。本领域普通技术人员可以理解，本文中使用的与电路运行相关的词语“期间”、“当”和“当
……
时”不是表示在启动动作开始时立即发生的动作的严格术语，而是在其与启动动作所发起的反应动作(reaction)之间可能存在一些小的但是合理的一个或多个延迟，例如各种传输延迟等。本文中使用词语“大约”或者“基本上”意指要素值(element)具有预期接近所声明的值或位置的参数。然而，如本领域所周知的，总是存在微小的偏差使得该值或位置难以严格为所声明的值。本领域已恰当的确定了，至少百分之十(10％)(对于半导体掺杂浓度，至少百分之二
十(20％))的偏差是偏离所描述的准确的理想目标的合理偏差。当结合信号状态使用时，信号的实际电压值或逻辑状态(例如“1”或“0”)取决于使用正逻辑还是负逻辑。
56.此外，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
57.依照本发明的实施例如上文，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。

技术特征：
1.一种带隙基准电路，包括：基准电压生成模块，具有用于产生带隙基准电压的输出节点；运算放大器，与所述基准电压生成模块中的第一节点和第二节点连接，所述运算放大器用于对所述第一节点和所述第二节点处的电压进行钳位；以及电流偏置模块，用于根据第一偏置电压和一休眠模式信号产生所述运算放大器工作所需的偏置电流，以使得所述带隙基准电路从休眠模式快速切换到工作模式。2.根据权利要求1所述的带隙基准电路，还包括：启动模块，所述启动模块的第一端连接至供电端，所述启动模块的第二端连接所述基准电压生成模块的输出节点，所述启动模块用于在所述供电端上电时向所述基准电压生成模块提供启动电流。3.根据权利要求1所述的带隙基准电路，还包括：第一采样保持模块，用于在所述带隙基准电路处于工作模式时，将所述基准电压生成模块生成的带隙基准电压传输至所述带隙基准电路的电压输出端；以及在所述带隙基准电路处于休眠模式时，对所述电压输出端的电压进行保持。4.根据权利要求1所述的带隙基准电路，还包括：第二采样保持模块，与所述运算放大器的输出端连接，用于在所述带隙基准电路处于休眠模式时，对所述运算放大器的输出端的电压进行保持。5.根据权利要求1所述的带隙基准电路，其中，所述基准电压生成模块还具有第三节点，所述第三节点生成所述运算放大器中的至少一个共源共栅结构的第二偏置电压。6.根据权利要求5所述的带隙基准电路，其中，所述基准电压生成模块包括：串联连接于供电端和所述第三节点之间的第一晶体管和第一电阻器，所述第一晶体管和所述第一电阻器的公共节点作为所述输出节点以产生所述带隙基准电压；串联连接于所述第三节点和地之间的第二电阻器、第三电阻器和第一三极管，所述第二电阻器和所述第三电阻器的公共节点作为所述第一节点与所述运算放大器的反相输入端连接；以及串联连接于所述第三节点和地之间的第四电阻器和第二三极管，所述第一三极管和所述第二三极管的控制端与地连接，所述第四电阻器和所述第二三极管的公共节点作为所述第二节点与所述运算放大器的非反相输入端连接。7.根据权利要求2所述的带隙基准电路，其中，所述启动模块包括：串联连接于所述供电端和地之间的第五电阻器、第二晶体管和第三三极管，所述第二晶体管的控制端和第一端短接在一起，所述第三三极管的控制端和第二端短接在一起；以及连接于所述供电端和所述基准电压生成模块的输出节点之间的第三晶体管，所述第三晶体管的控制端与所述第二晶体管的控制端连接。8.根据权利要求5所述的带隙基准电路，其中，所述运算放大器包括：第四晶体管和第五晶体管，所述第四晶体管的控制端与所述第二节点连接，所述第五晶体管的控制端与所述第一节点连接，所述第四晶体管和所述第五晶体管的第二端与所述电流偏置模块连接；
第六晶体管和第七晶体管，所述第六晶体管和所述第七晶体管的控制端用于接收所述第二偏置电压，所述第六晶体管的第二端与所述第四晶体管的第一端连接，所述第七晶体管的第二端与所述第五晶体管的第一端连接；第八晶体管和第九晶体管，所述第八晶体管和所述第九晶体管串联连接在供电端和所述第六晶体管的第一端之间，所述第八晶体管和所述第九晶体管的控制端与所述第九晶体管的第二端连接；以及第十晶体管和第十一晶体管，所述第十晶体管和所述第十一晶体管串联连接在所述供电端和所述第七晶体管的第一端之间，所述第十晶体管的控制端与所述第八晶体管的控制端连接，所述第十一晶体管的控制端与所述第九晶体管的控制端连接，所述第十一晶体管和所述第七晶体管的公共节点为所述运算放大器的输出端。9.根据权利要求1所述的带隙基准电路，其中，所述电流偏置模块包括：串联连接于所述偏置电流的输出端和地之间的第十二晶体管、第六电阻器以及第十三晶体管，所述第十二晶体管的控制端用于接收所述第一偏置电压，所述第十三晶体管的控制端用于接收所述休眠模式信号，所述休眠模式信号用于控制所述带隙基准电路处于工作模式或者休眠模式；以及连接于所述第十二晶体管的控制端和地之间的第一电容器。10.一种电子设备，其中，包括：如权利要求1-9任一项所述的带隙基准电路。

技术总结
本申请公开了一种带隙基准电路及电子设备。包括基准电压生成模块、运算放大器和电流偏置模块，其中运算放大器与基准电压生成模块连接，运算放大器通过钳位其反相输入端和非反相输入端的电压来使得基准电压生成模块产生带隙基准电压，电流偏置模块用于根据第一偏置电压和一休眠模式信号产生运算放大器工作所需的偏置电流，从而使得带隙基准电路从休眠模式快速切换到工作模式，缩短带隙基准电路的启动时间。动时间。动时间。


技术研发人员：阳云霄
受保护的技术使用者：圣邦微电子（北京）股份有限公司
技术研发日：2023.03.27
技术公布日：2023/8/14