多层电子组件及其制造方法与流程

多层电子组件及其制造方法
1.本技术要求于2022年2月10日在韩国知识产权局提交的第10-2022-0017552号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用全部包含于此。
技术领域
2.本公开涉及一种多层电子组件及其制造方法。


背景技术：

3.多层陶瓷电容器(mlcc，一种多层电子组件)可以是安装在各种电子产品(诸如成像装置(包括液晶显示器(lcd)或等离子体显示面板(pdp))、计算机、智能电话或移动电话)中的任意一种的印刷电路板上以用于在其中充电或从其中放电的片式电容器。
4.多层陶瓷电容器具有小尺寸，实现高电容，并且易于安装在电路板上，因此可用作各种电子装置的组件。由于诸如计算机和移动装置的各种电子装置具有更小的尺寸和更高的输出，因此对多层陶瓷电容器具有更小的尺寸和更高的电容的需求不断增加。
5.近年来，随着对电子产品的行业关注的增加，需要多层陶瓷电容器具有高可靠性特性以用于汽车和信息娱乐系统。
6.为了实现多层陶瓷电容器的小型化和高电容，需要通过形成薄的内电极和介电层来增加层叠的层数，并且需要显著减小不影响电容形成的部分的体积以增大实现电容所需的有效体积分数。
7.此外，需要显著减小安装空间以在板的有限区域中安装尽可能多的组件。
8.另外，多层陶瓷电容器的小型化和高电容可能使得外部水分或镀液容易渗透到多层陶瓷电容器中，导致多层陶瓷电容器的可靠性劣化。因此，有一种方法是在外电极上设置绝缘层，以保护多层陶瓷电容器免受外部水分或镀液渗透影响。然而，绝缘层可能由于抛光工艺、镀覆工艺等物理剥离和损坏。因此，需要一种防止上述问题的方法。


技术实现要素：

9.本公开的一方面在于提供一种具有提高的每单位体积电容的多层电子组件。
10.本公开的另一方面在于提供一种具有提高的可靠性的多层电子组件。
11.本公开的另一方面在于提供一种可显著减小安装空间的多层电子组件。
12.本公开的另一方面在于提供一种在覆盖层(包括绝缘层)和外电极之间具有改善的粘附性的多层电子组件。
13.根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且相应的介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接
部延伸到所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的一部分上的第二带部；覆盖层，设置在所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述覆盖层包括具有亲水性的基层和设置在所述基层上的绝缘层。
14.根据本公开的一方面，一种多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且相应的介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述主体的所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的一部分上的第一带部以及设置为从所述第一连接部延伸到将所述第二表面和所述第三表面彼此连接的拐角的第一拐角部；第二外电极，包括设置在所述主体的所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的一部分上的第二带部以及设置为从所述第二连接部延伸到所述主体的连接所述第二表面和所述第四表面的拐角的第二拐角部；覆盖层，设置在所述第一连接部和所述第二连接部上并且设置为延伸到所述第二表面以及所述第一拐角部和所述第二拐角部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。b3≤g1且b4≤g2，其中，b3是在所述第二方向上从所述第三表面的延长线到所述第一拐角部的末端的平均尺寸，b4是在所述第二方向上从所述第四表面的延长线到所述第二拐角部的末端的平均尺寸，g1是所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且g2是所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。所述覆盖层包括具有亲水性的基层和设置在所述基层上的绝缘层。
15.根据本公开的另一方面，一种制造多层电子组件的方法可包括：形成包括介电层和内电极的主体；在所述主体上形成外电极；在所述外电极的外表面和所述主体的没有形成所述外电极的外表面上执行等离子体处理，在所述外电极上形成绝缘层；以及在外电极的没有形成绝缘层的区域中形成镀层。
附图说明
16.根据以下结合附图的具体实施方式，将更清楚地理解本公开的以上和其他方面、特征和优点。
17.图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
18.图2是图1的多层电子组件的主体的示意性立体图。
19.图3是沿图1的线i-i'截取的截面图。
20.图4是图2的主体的示意性分解立体图。
21.图5是其上安装有图1的多层电子组件的基板的示意性立体图。
22.图6是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
23.图7是沿图6的线ii-ii'截取的截面图。
24.图8是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
25.图9是沿图8的线iii-iii'截取的截面图。
26.图10是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
27.图11是沿图10的线iv-iv'截取的截面图。
28.图12是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
29.图13是沿图12的线v-v'截取的截面图。
30.图14是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
31.图15是沿图14的线vi-vi'截取的截面图。
32.图16是示出图14的变型示例的示图。
33.图17是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
34.图18是沿图17的线vii-vii'截取的截面图。
35.图19是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
36.图20是沿图19的线viii-viii'截取的截面图。
37.图21是示出图19的变型示例的示图。
38.图22是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
39.图23是沿图22的线ix-ix'截取的截面图。
40.图24是示出图22的变型示例的示图。
41.图25是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
42.图26是沿图25的线x-x'截取的截面图。
43.图27是示出图25的变型示例的示图。
44.图28是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
45.图29是沿图28的线xi-xi'截取的截面图。
46.图30是示出图28的变型示例的示图。
47.图31是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
48.图32是沿图31的线xii-xii'截取的截面图。
49.图33是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
50.图34是沿图33的线xiii-xiii'截取的截面图。
51.图35是示出图33的变型示例的示图。
52.图36是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
53.图37是沿图36的线xiv-xiv'截取的截面图。
54.图38是图37的区域k1的放大图。
具体实施方式
55.在下文中，将参照附图如下描述本公开的实施例。
56.然而，本公开可以以许多不同的形式例示，并且不应被解释为限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。因此，为了清楚描述，附图中的要素的形状和尺寸可能被夸大，并且在附图中，由相同的附图标记指示的要素是相同的要素。
57.在附图中，可省略某些要素以清楚地示出本公开，并且为了清楚地表示多个层和区域，可放大厚度。将使用相同的附图标记来描述在相同概念的范围内具有相同功能的相
同或相似要素。此外，在整个说明书中，应当理解，除非另有说明，否则当一部分“包括”一个要素时，其还可包括另一要素，而不排除另一要素。
58.在此使用的术语“示例性实施例”不是指相同的示例性实施例，并且被提供用于强调与另一示例性实施例的特定特征不同的特定特征。然而，在此提供的示例性实施例可通过彼此整体或部分地组合来实施。例如，除非其中提供了相反或矛盾的描述，在特定示例性实施例中描述的一个要素，即使在另一示例性实施例中没有描述，也可被理解为与另一示例性实施例相关的描述。
59.在附图中，第一方向可指厚度方向(t方向)，第二方向可指长度方向(l方向)，并且第三方向可指宽度方向(w方向)。
60.图1是根据本公开中的示例性实施例的多层电子组件的示意性立体图。
61.图2是图1的多层电子组件的主体的示意性立体图。
62.图3是沿图1的线i-i'截取的截面图。
63.图4是图2的主体的示意性分解立体图。
64.图5是其上安装有图1的多层电子组件的基板的示意性立体图。
65.在下文中，将参照图1至图5描述根据本公开中的示例性实施例的多层电子组件1000。
66.根据本公开的示例性实施例的多层电子组件1000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且相应的介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极131，包括设置在第三表面3上的第一连接部131a、从第一连接部131a延伸到第一表面1的一部分上的第一带部131b以及从第一连接部131a延伸到第二表面2的一部分上的第三带部131c；第二外电极132，包括设置在第四表面4上的第二连接部132a、从第二连接部132a延伸到第一表面1的一部分上的第二带部132b以及从第二连接部132a延伸到第二表面2的一部分上的第四带部132c；覆盖层151，设置在第一连接部131a和第二连接部132a上并且设置为延伸到第二表面2以及第三带部131c和第四带部132c上；第一镀层141，设置在第一带部131b上；以及第二镀层142，设置在第二带部132b上。覆盖层151可包括具有亲水性的基层151a和设置在基层151a上的绝缘层151b。
67.在主体110中，介电层111与内电极121和122可交替层叠。
68.主体110不限于特定形状，并且如图所示，可具有六面体形状或类似于六面体形状的形状。主体110可不具有包括完美直线的六面体的形状，因为在主体110中包括的陶瓷粉末颗粒在烧结主体的工艺中收缩。然而，主体110可具有基本上六面体的形状。
69.主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
70.在示例性实施例中，主体110可具有将第一表面1和第三表面3彼此连接的第1-3拐角、将第一表面1和第四表面4彼此连接的第1-4拐角、将第二表面2和第三表面3彼此连接的
第2-3拐角以及将第二表面2和第四表面4彼此连接的第2-4拐角。第1-3拐角和第2-3拐角可具有随着接近第三表面3向主体110在第一方向上的中央收缩的形状，并且第1-4拐角和第2-4拐角可具有随着接近第四表面4向主体110在第一方向上的中央收缩的形状。
71.由于介电层111的没有设置内电极121和122的边缘区域叠置，因此，由于内电极121和122的厚度而可以形成台阶，使得当相对于第一表面1观察时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110在第一方向上的中央收缩的形状，和/或当相对于第二表面2观察时，将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110在第一方向上的中央收缩的形状。可选地，由于在主体110的烧结工艺期间的收缩行为，当相对于第一表面1观察时，将第一表面1连接到第三表3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110在第一方向上的中央收缩的形状，和/或当相对于第二表面2观察时，将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有向主体110在第一方向上的中央收缩的形状。可选地，当通过执行附加工艺使主体110的将相应表面彼此连接的拐角圆化以防止碎裂缺陷等时，将第一表面1连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表面3、第四表面4、第五表面5和第六表面6的拐角可具有圆化形状。
72.拐角可包括将第一表面1和第三表面3彼此连接的第1-3拐角、将第一表面1和第四表面4彼此连接的第1-4拐角、将第二表面2和第三表面3彼此连接的第2-3拐角以及将第二表面2和第四表面4彼此连接的第2-4拐角。另外，拐角可包括将第一表面1和第五表面5彼此连接的第1-5拐角、将第一表面1和第六表面6彼此连接的第1-6拐角、将第二表面2和第五表面5彼此连接的第2-5拐角以及将第二表面2和第六表面6彼此连接的第2-6拐角。主体110的第一表面1、第二表面2、第三表面3、第四表面4、第五表面5和第六表面6可以是整体平坦表面，并且非平坦区域可以是拐角。在下文中，每个表面的延长线可指基于每个表面的平坦部分延伸的线。
73.在外电极131和132中，设置在主体110的拐角上的区域可称为拐角部，设置在主体110的第三表面3和第四表面4上的区域可称为连接部，并且设置在主体110的第一表面1和第二表面2上的区域可称为带部。
74.为了抑制由内电极121和122形成的台阶，通过以下方式形成边缘部114和115：层叠印刷有用于内电极121和122的导电膏的陶瓷生片以获得层叠体，切割层叠体以使内电极121和122暴露于电容形成部ac的相对的侧表面，并且在电容形成部ac的相对的侧表面上层叠单个介电层或者两个或更多个介电层，当通过上述方式形成边缘部114和115时，将第一表面1连接到第五表面5和第六表面6的部分以及将第二表面2连接到第五表面5和第六表面6的部分可不具有收缩形式。
75.形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可彼此一体化，使得在没有扫描电子显微镜(sem)的情况下可能无法区分它们之间的边界。
76.根据本公开中的示例性实施例，介电层111的原材料没有特别限制，只要可获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等作为介电层111的原材料。钛酸钡基材料可包括batio3基陶瓷粉末颗粒。batio3基陶瓷粉末颗粒的示例可包括batio3以及钙(ca)、锆(zr)等部分固溶于batio3中的(ba
1-x
ca
x
)tio3(0《x《1)、ba(ti
1-y
cay)o3(0《y《1)、(ba
1-x
ca
x
)(ti
1-y
zry)o3(0《x《1且0《y《1)、ba(ti
1-y
zry)o3(0《y《1)等。
77.另外，根据本公开的目的，介电层111的原材料可包括添加到粉末颗粒(诸如钛酸钡(batio3)粉末颗粒等)的各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等。
78.介电层111的平均厚度td不必限制。
79.然而，通常，当介电层形成为具有小于0.6μm的小厚度时，特别是当介电层的厚度为0.35μm或更小时，可靠性可能劣化。
80.根据示例性实施例，通过在外电极的连接部上设置覆盖层并在外电极的带部上设置镀层，可防止外部水分的渗透和镀液的渗透等，从而提高可靠性。因此，即使当介电层111的平均厚度为0.35μm或更小时，也可确保提高的可靠性。
81.因此，当介电层111的平均厚度为0.35μm或更小时，根据本公开的可靠性改善效果可变得更显著。
82.介电层111的平均厚度td可指设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
83.介电层111的平均厚度可从通过用放大倍数10000的扫描电子显微镜(sem)扫描主体110在长度和厚度方向(l-t方向)上的截面而获得的图像来测量。更具体地，可通过在所获得的图像中测量一个介电层在长度方向上以相等间隔定位的30个点处的厚度来测量和计算平均厚度。可在电容形成部ac中指定以相等间隔定位的30个点。此外，当测量十个介电层的平均厚度时，介电层的平均厚度可更一般化。
84.主体110可包括电容形成部ac以及盖部112和113，电容形成部ac设置在主体110中并且包括多个内电极121和122，多个内电极121和122设置为彼此面对且相应的介电层111介于内电极121和122之间，盖部112和113分别在第一方向上设置在电容形成部ac的上方和下方。
85.另外，对于形成电容器的电容有贡献的电容形成部ac可通过将多个第一内电极121和多个第二内电极122重复层叠且相应的介电层111介于它们之间而形成。
86.盖部112和113可包括上盖部112和下盖部113，上盖部112在第一方向上设置在电容形成部ac上方，下盖部113在第一方向上设置在电容形成部ac下方。
87.上盖部112和下盖部113可通过在厚度方向上分别在电容形成部ac的上表面和下表面上层叠单个介电层或者两个或更多个介电层来形成，并且可基本上用于防止由物理应力或化学应力导致的对内电极的损坏。
88.上盖部112和下盖部113不包括内电极，上盖部112和下盖部113可包括与介电层111相同的材料。
89.例如，上盖部112和下盖部113可包括陶瓷材料(诸如钛酸钡(batio3)基陶瓷材料)。
90.盖部112和113的平均厚度tc不必限制。然而，盖部112和113的平均厚度tc可以是15μm或更小，以更容易地实现多层电子组件的小型化和高电容。另外，根据示例性实施例，通过在外电极的连接部上设置覆盖层并在外电极的带部上设置镀层，可防止外部水分的渗透和镀液的渗透，从而提高可靠性。因此，即使当盖部112和113的平均厚度tc为15μm或更小时，也可确保提高的可靠性。
91.盖部112和113的平均厚度tc可指第一方向上的尺寸，并且可以是在电容形成部ac的上表面上以相等间隔设置的五个点处测量的上盖部112在第一方向上的尺寸和/或在电
容形成部ac的下表面上以相等间隔设置的五个点处测量的下盖部113在第一方向上的尺寸的平均值。
92.另外，边缘部114和115可设置在电容形成部ac的侧表面上。
93.边缘部114和115可包括设置在电容形成部ac在宽度方向上的一个侧表面上的边缘部114和设置在电容形成部ac在宽度方向上的另一侧表面上的边缘部115。例如，边缘部114和115可分别设置在电容形成部ac在宽度方向上的相对的侧表面上。
94.边缘部114和115可指主体110在沿宽度-厚度(w-t)方向截取的截面中第一内电极121和第二内电极122的两个末端与主体110的外表面之间的区域。
95.边缘部114和115可基本上用于防止由物理应力或化学应力导致的内电极的损坏。
96.通过将导电膏涂覆到陶瓷生片(要形成边缘部的位置除外)以形成内电极的方式，可形成边缘部114和115。
97.另外，为了抑制由内电极121和122形成的台阶，可通过如下方式来形成边缘部114和115：层叠印刷有用于内电极的导电膏的陶瓷生片，切割层叠的陶瓷生片以将内电极暴露于电容形成部ac的在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部ac的在第三方向(宽度方向)上的相对的侧表面上层叠单个介电层或者两个或更多个介电层。
98.边缘部114和115的宽度不必限制。然而，边缘部114或115的平均宽度可以是15μm或更小，以更容易地实现多层电子组件的小型化和高电容。另外，根据示例性实施例，通过在外电极的连接部上设置覆盖层并在外电极的带部上设置镀层，可防止外部水分的渗透和镀液的渗透，从而提高可靠性。因此，即使当边缘部114或115的平均宽度为15μm或更小时，也可确保提高的可靠性。
99.边缘部114和115的平均宽度可指在电容形成部ac的侧表面上以相等间隔设置的五个点处测量的边缘部114和115在第三方向上的尺寸的平均值。
100.内电极121和122可与介电层111交替层叠。
101.内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置为彼此面对且相应的介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
102.参照图3，第一内电极121可与第四表面4间隔开并且可通过第三表面3暴露，并且第二内电极122可与第三表面3间隔开并且可通过第四表面4暴露。第一外电极131可设置在主体的第三表面3上以连接到第一内电极121，并且第二外电极132可设置在主体的第四表面4上以连接到第二内电极122。
103.例如，第一内电极121可不与第二外电极132连接而可与第一外电极131连接，第二内电极122可不与第一外电极131连接而可与第二外电极132连接。因此，第一内电极121可形成为与第四表面4间隔开预定距离，并且第二内电极122可形成为与第三表面3间隔开预定距离。
104.在这种情况下，第一内电极121和第二内电极122可通过设置在其间的介电层111彼此电分离。
105.主体110可通过交替层叠其上印刷有用于第一内电极121的导电膏的陶瓷生片和其上印刷有用于第二内电极122的导电膏的陶瓷生片，并烧结层叠的陶瓷生片而形成。
106.内电极121和122中的每个的材料不受限制，并且可以是具有优异导电性的材料。例如，内电极121和122可包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)及它们的合金中的至少一种。
107.此外，内电极121和122可通过在陶瓷生片上印刷用于内电极的导电膏来形成，该导电膏包括镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)及它们的合金中的至少一种。印刷用于内电极的导电膏的方法可以是丝网印刷法、凹版印刷法等，但是示例性实施例不限于此。
108.内电极121和122中的每个的平均厚度te不必限制。
109.然而，通常，当内电极形成为具有小于0.6μm的小厚度时，特别是当内电极的厚度为0.35μm或更小时，可靠性可能劣化。
110.根据示例性实施例，通过在外电极的连接部上设置覆盖层并在外电极的带部上设置镀层，可防止外部水分的渗透和镀液的渗透，从而提高可靠性。因此，即使当内电极121和122的平均厚度为0.35μm或更小时，也可确保提高的可靠性。
111.因此，当内电极121和122中的每个的平均厚度为0.35μm或更小时，根据本公开的多层电子组件的上述效果可变得更显著，并且可更容易地实现多层电子组件的小型化和高电容。
112.内电极121和122中的每个的平均厚度te可指第一内电极121和第二内电极122中的每个的平均厚度。
113.内电极121和122中的每个的平均厚度可从通过用放大倍数10000的扫描电子显微镜(sem)扫描主体110在长度和厚度方向(l-t方向)上的截面而获得的图像来测量。更具体地，可通过在所获得的图像中测量一个内电极在长度方向上以相等间隔定位的30个点处的厚度来测量和计算平均厚度。可在电容形成部ac中指定以相等间隔定位的30个点。另外，当测量十个内电极的平均厚度时，内电极的平均厚度可更一般化。
114.外电极131和132可设置在主体110的第三表面3和第四表面4上。外电极131和132可包括第一外电极131和第二外电极132，第一外电极131和第二外电极132分别设置在主体110的第三表面3和第四表面4上以分别连接到第一内电极121和第二内电极122。
115.外电极131和132可包括第一外电极131和第二外电极132，第一外电极131包括设置在第三表面3上的第一连接部131a和从第一连接部131a延伸到第一表面1的一部分上的第一带部131b，第二外电极132包括设置在第四表面4上的第二连接部132a和从第二连接部132a延伸到第一表面1的一部分上的第二带部132b。第一连接部131a可连接到第三表面3上的第一内电极121，并且第二连接部132a可连接到第四表面4上的第二内电极122。
116.另外，第一外电极131可包括从第一连接部131a延伸到第二表面2的一部分上的第三带部131c，并且第二外电极132可包括从第二连接部132a延伸到第二表面2的一部分上的第四带部132c。此外，第一外电极131可包括从第一连接部131a延伸到第五表面5的一部分和第六表面6的一部分上的第一侧带部，并且第二外电极132可包括从第二连接部132a延伸到第五表面5的一部分和第六表面6的一部分上的第二侧带部。
117.第一外电极131和第二外电极132可不设置在第二表面2上，并且也可不设置在第五表面5和第六表面6上。由于第一外电极131和第二外电极132不设置在第二表面2上，因此第一外电极131和第二外电极132可设置在与主体的第二表面2的延长线的高度相同的高度
或比主体的第二表面2的延长线的高度低的高度上。另外，第一连接部131a和第二连接部132a可设置为与第五表面5和第六表面6间隔开，并且第一连接部131a和第二连接部132a可设置为与第二表面2间隔开。另外，第一带部131b和第二带部132b也可设置为与第五表面5和第六表面6间隔开。
118.当第一外电极131包括第三带部131c且第二外电极132包括第四带部132c时，覆盖层示出为设置在第三带部131c和第四带部132c上。然而，示例性实施例不限于此，并且镀层可设置在第三带部131c和第四带部132c上，从而提高安装的容易性。另外，第一外电极131可包括第三带部131c且第二外电极132可包括第四带部132c，但是第一外电极131和第二外电极132可不包括侧带部。在这种情况下，第一连接部131a和第二连接部132a以及第一带部131b、第二带部132b、第三带部131c和第四带部132c可具有与第五表面5和第六表面6间隔开的形状。
119.在本实施例中已描述了多层电子组件1000具有两个外电极131和132的结构。但是，外电极131和132的数量及形状可根据内电极121和122的形状或其他目的而变化。
120.外电极131和132可由具有导电性的任何材料(诸如金属)形成，并且外电极131和132中的每个的具体材料可考虑电特性、结构稳定性等来确定。此外，外电极131和132可具有多层结构。
121.外电极131和132可以是包括导电金属和玻璃的烧结电极，或者外电极131和132可以是包括导电金属和树脂的树脂基电极。
122.可选地，外电极131和132可具有在主体上依次形成烧结电极及树脂基电极的形式。另外，外电极131和132可通过将包括导电金属的片转印到主体的方法形成，或者外电极131和132可通过将包括导电金属的片转印到烧结电极的方法形成。
123.包括在外电极131和132中的导电金属不受限制，只要其是可电连接到内电极以形成电容的任何材料即可，并且包括在外电极131和132中的导电金属可包括选自由例如镍(ni)、铜(cu)、钯(pd)、银(ag)、金(au)、铂(pt)、锡(sn)、钨(w)、钛(ti)及它们的合金组成的组中的至少一种。具体地，外电极131和132可包括镍(ni)和ni合金中的至少一种，因此，可进一步改善与包括ni的内电极121和122的连接性。
124.覆盖层151可设置在第一连接部131a和第二连接部132a上。覆盖层151可包括具有亲水性的基层151a和设置在基层151a上的绝缘层151b。
125.由于第一连接部131a和第二连接部132a是连接到内电极121和122的部分，因此第一连接部131a和第二连接部132a可以是在镀覆工艺中镀液渗透或在实际使用期间水分渗透所沿的路径。在本公开中，由于覆盖层151设置在连接部131a和132a上，因此可防止外部水分的渗透或镀液的渗透。
126.覆盖层151可设置为与第一镀层141和第二镀层142接触。在这种情况下，覆盖层151可部分地覆盖第一镀层141的末端和第二镀层142的末端并与第一镀层141的末端和第二镀层142的末端接触，或者第一镀层141和第二镀层142可部分地覆盖覆盖层151的末端并与覆盖层151的末端接触。
127.覆盖层151可设置在第一连接部131a和第二连接部132a上，并且覆盖层151可设置为延伸到第二表面以及第三带部131c和第四带部132c上。例如，在这种情况下，覆盖层151可设置为覆盖第三带部131c和第四带部132c以及第二表面的没有设置第三带部131c和第
四带部132c的区域。因此，覆盖层151可覆盖第三带部131c的末端与主体110彼此接触的区域和第四带部132c的末端与主体110彼此接触的区域，以阻截水分渗透路径，使得可进一步提高防潮可靠性。
128.覆盖层151可设置在第二表面上且延伸到第一连接部131a和第二连接部132a上。此外，当外电极131和132不设置在第二表面2上时，覆盖层151可设置为覆盖整个第二表面。覆盖层151不必须设置在第二表面2上，覆盖层151可不设置在第二表面2的一部分或整个第二表面2上，并且覆盖层151可分成分别设置在第一连接部131a和第二连接部132a上的两个覆盖层。当覆盖层151不设置在整个第二表面2上时，覆盖层151可设置在与第二表面2的延长线的高度相同的高度或比第二表面2的延长线的高度低的高度上。另外，尽管覆盖层151没有设置在第二表面2上，但是覆盖层151可从第一连接部131a和第二连接部132a延伸到第五表面5和第六表面6上，从而构成单个覆盖层。
129.此外，覆盖层151可设置为覆盖第一侧带部和第二侧带部以及第五表面5的一部分和第六表面6的一部分。在这种情况下，第五表面5和第六表面6的不被覆盖层151覆盖的部分可暴露于外部。
130.另外，覆盖层151可设置为覆盖第一侧带部和第二侧带部、第五表面5和第六表面6的整体。在这种情况下，第五表面5和第六表面6可不暴露于外部，从而提高了防潮可靠性。另外，第一侧带部和第二侧带部可不直接暴露于外部，由此提高多层电子组件1000的可靠性。例如，覆盖层151可覆盖整个第一侧带部和整个第二侧带部，并且可覆盖第五表面5和第六表面6的除了形成第一侧带部和第二侧带部的区域之外的所有区域。
131.覆盖层151可用于防止镀层141和142形成在外电极131和132的其上设置有覆盖层151的区域上，并且可用于改善密封特性以防止水分或镀液向外渗透。
132.覆盖层151可包括具有亲水性的基层151a和设置在基层151a上的绝缘层151b。
133.在现有技术中，绝缘层设置在外电极上，且基层151a不具有亲水性，绝缘层和外电极之间的粘附性弱，因此可能由于镀覆工艺等而发生物理剥离和损坏。水分、镀液等可能渗透到剥离部分和受损部分中，从而使可靠性劣化。
134.本公开旨在解决现有技术的当仅设置绝缘层时发生的问题。为此，可将具有亲水性的基层151a设置在将要设置绝缘层151b的区域中，以改善外电极131和132与绝缘层151b之间的粘附性。
135.基层151a可具有亲水性，用于改善主体110与绝缘层151b之间的粘附性以及外电极131和132与绝缘层151b之间的粘附性。
136.术语“亲水性”可指使得容易与水分子结合的性质，而术语“疏水性”可指排斥水分子的性质。可测量与水的接触角来区分亲水性和疏水性。在本公开中，亲水性可意指与水的接触角小于90度。因此，在示例性实施例中，基层151a与水的接触角可小于90度。
137.为了进一步提高外电极131和132与绝缘层151b之间的粘附性，具体地，基层151a与水的接触角可为60度或更小。将基层151a形成为与水的接触角为60度或更小的方法不必限制，但是基层151a可通过例如等离子体表面处理形成，使得与水的接触角为60度或更小。
138.形成基层151a的方法不必限制。例如，基层151a可通过等离子体表面处理形成，更具体地，可通过o2/ar等离子体表面处理形成。等离子体表面处理可有利于在低温下稳定地处理材料，因为物理反应和化学反应不改变材料的整体性质并且在表面层内均匀地发生。
o2/ar等离子体表面处理可指通过注入o2和ar的混合气体以产生等离子体来对物体的表面进行修整。o2与ar的比例不必限制，并且可考虑期望的性质来确定。
139.可执行o2/ar等离子体表面处理来提高外电极131和132的表面以及主体110的表面上的粗糙度并增大表面能。此外，可执行o2/ar等离子体表面处理以向外电极131和132的表面以及主体110的表面赋予亲水性，并且外电极131和132的经o2/ar等离子体处理的表面以及主体110的经o2/ar等离子体处理的表面可以是基层151a。因此，可提高绝缘层151b与外电极131和132的粘附性。
140.等离子体表面处理装置不必限制，并且可以是例如用于在高真空中产生高密度等离子体的电感耦合等离子体装置。
141.在示例性实施例中，基层151a可在与绝缘层151b的界面上具有表面粗糙度。因此，可提高绝缘层151b与外电极131和132的粘附性。提供表面粗糙度的方法不受限制，但是可通过上述o2/ar等离子体表面处理来提供表面粗糙度。在这种情况下，可通过调节o2和ar气体的比例来控制表面粗糙度。例如，基层151a在与绝缘层151b的界面上的中心线平均粗糙度(ra)可以是50nm至100nm。
142.在示例性实施例中，基层151a可包括氧元素。当通过o2/ar等离子体表面处理形成基层151a时，基层151a可包括氧元素。
143.在示例性实施例中，基层151a可在与第一外电极131和第二外电极132接触的区域中包括金属氧化物。因为在外电极131和132中包括的导电金属通过o2/ar等离子体表面处理而氧化，因此可形成金属氧化物，该金属氧化物可以是包括在基层151a中的金属氧化物。由于基层151a包括金属氧化物，因此可提供表面粗糙度。因此，在基层151a中包括的金属氧化物的金属可具有与在外电极131和132中包括的导电金属的类型相同的类型。
144.例如，当外电极131和132包括铜(cu)作为导电金属时，基层151a可包括含cu氧化物作为金属氧化物。当基层151a包括含cu氧化物时，表面粗糙度可更高。因此，可进一步提高绝缘层151b与外电极131和132的粘附性。
145.在这种情况下，含cu氧化物可以是cuo和cu2o中的至少一种。
146.基层151a可不具有连续的层形状，并且即使使用扫描电子显微镜也可能难以清楚地区分基层151a与外电极131和132。然而，当在外电极131和132的表面上形成表面粗糙度时，当外电极的表面中包括o2时，当外电极的表面中包括金属氧化物时等，可认为本公开中的基层151a设置在外电极131和132上。
147.绝缘层151b可用于防止镀层141和142形成在外电极131和132的其上设置有覆盖层151的区域上，并且可用于改善密封特性，使得外部水分或镀液的渗透显著减少。
148.绝缘层151b的材料不必限制，绝缘层151b可包括绝缘材料以具有电绝缘性。例如，在绝缘层151b中包括的绝缘材料可以是选自由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中的至少一种，或者在绝缘层151b中包括的绝缘材料可以是玻璃。例如，具体地，绝缘层151b的材料可以是具有改善的耐镀液性的玻璃材料，并且其中硅(si)的摩尔百分比大于等于20mol％且小于等于65mol％。
149.当绝缘层151b包括玻璃时，绝缘层151b因抛光工艺或镀覆工艺而物理剥离或损坏的可能性较高。然而，根据示例性实施例，设置在绝缘层与外电极之间的基层可改善绝缘层151b与外电极131和132之间的粘附性，使得即使当绝缘层151b包括玻璃时，也可有效地防
止物理剥离和损坏。因此，当绝缘层151b包括玻璃时，防止对绝缘层151b的物理剥离和损坏的效果可能更显著。
150.绝缘层151b的形成方法不必限制。例如，绝缘层151b可通过如下方式来形成：在主体110上形成外电极131和132，形成基层151a，将包含玻璃粉末颗粒的膏涂覆到所得到的结构或将所得到的结构浸入包括玻璃的膏中，然后执行热处理。
151.在示例性实施例中，覆盖层151可设置为与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132可包括导电金属和玻璃。因此，镀层141和142可不设置在第一外电极131和第二外电极132的外表面的设置有覆盖层151的区域上，可有效地抑制由镀液导致的对外电极的侵蚀。
152.在这种情况下，第一镀层141设置为覆盖覆盖层151的设置在第一外电极131上的末端，并且第二镀层142可设置为覆盖覆盖层151的设置在第二外电极132上的末端。通过在外电极131和132上形成镀层141和142之前形成覆盖层151，可更可靠地抑制在形成镀层期间镀液的渗透。当在形成镀层之前形成覆盖层时，镀层141和142可具有覆盖覆盖层151的末端的形状。
153.在示例性实施例中，覆盖层151设置为与第一外电极131和第二外电极132直接接触，并且第一外电极131和第二外电极132可包括导电金属和树脂。因此，镀层141和142可不设置在第一外电极131和第二外电极132的外表面的设置有覆盖层151的区域上，使得可有效地抑制由镀液导致的对外电极的侵蚀。
154.在这种情况下，第一镀层141设置为覆盖覆盖层151的设置在第一外电极131上的末端，并且第二镀层142可设置为覆盖覆盖层151的设置在第二外电极132上的末端。通过在外电极131和132上形成镀层141和142之前形成覆盖层151，可更可靠地抑制在形成镀层期间镀液的渗透。由于在形成镀层之前形成覆盖层，镀层141和142可具有覆盖覆盖层151的末端的形状。
155.在示例性实施例中，覆盖层151的平均厚度t2可大于等于1μm且小于等于20μm。
156.当覆盖层151的平均厚度t2小于1μm时，通过绝缘层防止水分或镀液渗透的效果可能不足。当覆盖层151的平均厚度t2大于20μm时，每单位体积的电容可能减小。
157.覆盖层151的平均厚度t2可以是在第一连接部131a和第二连接部132a上以相等间隔设置的五个点处测量的厚度的平均值。作为更具体的示例，覆盖层151的平均厚度t2可以是在如下点处测量的厚度的平均值：第一连接部131a和第二连接部132a在第一方向上的中心点，与第一连接部131a和第二连接部132a在第一方向上的中心点在第一方向上间隔开5μm的两个点，与第一连接部131a和第二连接部132a在第一方向上的中心点在第一方向上间隔开10μm的两个点。由于基层151a可能太薄而无法测量，并且不会显著影响覆盖层151的平均厚度t2，因此绝缘层151b的厚度被认为等于覆盖层151的厚度。因此，覆盖层151的平均厚度t2可指绝缘层151b的平均厚度。
158.第一镀层141和第二镀层142可分别设置在第一带部131b和第二带部132b上。镀层141和142可用于改善安装特性。镀层141和142可设置在带部131b和132b上，以显著减小安装空间并显著减少镀液渗透到内电极中，从而提高可靠性。第一镀层141的一个末端和第二镀层142的一个末端可与第一表面接触，并且第一镀层141的另一末端和第二镀层142的另一末端可与覆盖层151接触。
159.镀层141和142的类型不受限制。镀层141和142中的每个可以是包括cu、ni、sn、ag、au、pd及它们的合金中的至少一种的镀层，并且可形成为多个层。
160.作为镀层141和142的更具体的示例，镀层141和142可以是ni镀层或sn镀层，或者可具有ni镀层和sn镀层顺序地形成在第一带部131b和第二带部132b上的形式。
161.在示例性实施例中，第一镀层141和第二镀层142可设置为延伸至分别部分地覆盖第一连接部131a和第二连接部132a。在本实施例中，h1》h2(或h1≥h2)，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线到第一镀层141的设置在第一连接部131a上的末端和第二镀层142的设置在第二连接部132a上的末端的平均尺寸。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
162.平均尺寸h1和平均尺寸h2可以是通过对在多层电子组件的在沿第三方向呈相等间隔的五个点处沿第一方向和第二方向截取的截面(l-t截面)中测量的值求平均值而获得的值。平均尺寸h1可以是在每个截面中最靠近第一表面1设置的内电极连接到外电极的点处测量的值的平均值，并且平均尺寸h2可以是基于与外电极接触的镀层的末端测量的值的平均值。当测量平均尺寸h1和平均尺寸h2时用作基准的第一表面可相同。
163.在示例性实施例中，第一镀层141可设置为覆盖覆盖层151的设置在第一外电极131上的末端，并且第二镀层142可设置为覆盖覆盖层151的设置在外电极132上的末端。因此，可提高覆盖层151与镀层141和142之间的粘附性，从而提高多层电子组件1000的可靠性。
164.在示例性实施例中，覆盖层151可设置为覆盖第一镀层141的设置在第一外电极131上的端部，并且覆盖层151可设置为覆盖第二镀层142的设置在第二外电极132上的末端。因此，可提高覆盖层151与镀层141和142之间的粘附性，从而提高多层电子组件1000的可靠性。
165.在示例性实施例中，0.2≤b1/l≤0.4且0.2≤b2/l≤0.4，其中，l是主体110在第二方向上的平均尺寸，b1是在第二方向上从第三表面的延长线到第一带部的末端的平均尺寸，并且b2是在第二方向上从第四表面的延长线到第二带部的末端的平均尺寸。
166.当b1/l小于0.2和/或b2/l小于0.2时，可能难以确保足够的粘附强度。另一方面，当b1/l大于0.4和/或b2/l大于0.4时，可能在高电压电流下在第一带部131b和第二带部132b之间产生漏电流，并且第一带部131b和第二带部132b可通过在镀覆工艺期间的镀覆扩散等而彼此电连接。
167.平均尺寸b1、平均尺寸b2和平均尺寸l可以是通过对在多层电子组件的在沿第三方向呈相等间隔的五个点处沿第一方向和第二方向截取的截面(l-t截面)中测量的值求平均值而获得的值。
168.参照示出了其上安装有多层电子组件1000的安装基板1100的图5，多层电子组件1000的镀层141和142可通过焊料191和192结合到设置在基板180上的电极焊盘181和182。
169.当内电极121和122在第一方向上层叠时，多层电子组件1000可水平地安装在基板180上，使得内电极121和122平行于安装表面。然而，示例性实施例不限于水平安装的情况。当内电极121和122在第三方向上层叠时，多层电子组件1000可垂直地安装在基板180上，使得内电极121和122垂直于安装表面。
170.多层电子组件1000的尺寸不必限制。
171.然而，为了实现小型化和高电容，应该通过减薄介电层和内电极来增加层叠的层数。根据本公开的提高可靠性和每单位体积电容的效果可变得更显著。
172.因此，当考虑到制造误差和外电极的尺寸，多层电子组件1000具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开的可靠性改善效果可能更显著。多层电子组件1000的长度可指多层电子组件1000在第二方向上的最大尺寸，并且多层电子组件1000的宽度可指多层电子组件1000在第三方向上的最大尺寸。
173.图6是根据本公开中的示例性实施例的多层电子组件1001的示意性立体图。图7是沿图6的线ii-ii'截取的截面图。
174.参照图6和图7，在根据示例性实施例的多层电子组件1001中，第一镀层141-1和第二镀层142-1可设置在与第一表面的延长线e1的高度相同的高度或比第一表面的延长线e1的高度低的高度上。因此，在安装期间，焊料的高度可显著减小，并且安装空间可显著减小。
175.此外，覆盖层151-1可设置为延伸到与第一表面1的延长线e1的高度相同的高度或比第一表面1的延长线e1的高度低的高度，以与第一镀层141-1和第二镀层142-1接触。
176.图8是根据本公开中的示例性实施例的多层电子组件1002的示意性立体图。图9是沿图8的线iii-iii'截取的截面图。
177.参照图8和图9，根据示例性实施例的多层电子组件1002还可包括设置在第一表面1上并且设置在第一带部131b和第二带部132b之间的附加绝缘层161。因此，可防止在高电压电流下等可能在第一带部131b和第二带部132b之间产生的漏电流。
178.附加绝缘层161的类型不必限制。例如，附加绝缘层161可包括从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种，或者附加绝缘层161可包括玻璃。另外，除了聚合树脂之外，附加绝缘层161还可包括选自由tio2、batio3、al2o3、sio2、bao等组成的组中的至少一种作为添加剂。因此，可提高与主体或外电极的粘附性。
179.图10是根据本公开中的示例性实施例的多层电子组件1003的示意性立体图。图11是沿图10的线iv-iv'截取的截面图。
180.参照图10和图11，根据示例性实施例的多层电子组件1003可满足h1《h2，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线到镀层141-3和142-3的设置在连接部131a和132a上的末端的平均尺寸。因此，可增大在安装期间与焊料接触的面积以提高粘附强度。
181.更具体地，h2《t/2，其中，t是主体110在第一方向上的平均尺寸。例如，h1《h2《t/2。这是因为当平均尺寸h2大于或等于t/2时，通过覆盖层提高防潮可靠性的效果可能降低。
182.平均尺寸h1、平均尺寸h2和平均尺寸t可以是通过对在多层电子组件的在沿第三方向呈相等间隔的五个点处沿第一方向和第二方向截取的截面(l-t截面)中测量的值求平均值而获得的值。平均尺寸h1可以是在每个截面中在最靠近第一表面1设置的内电极连接到外电极的点处测量的值的平均值，并且平均尺寸h2可以是在每个截面中相对于与外电极接触的镀层的末端测量的值的平均值。另外，平均尺寸t可以是在每个截面中测量主体110在第一方向上的最大尺寸之后求平均得到的值。
183.图12是根据本公开中的示例性实施例的多层电子组件1004的示意性立体图。图13
是沿图12的线v-v'截取的截面图。
184.参照图12和图13，在根据示例性实施例的多层电子组件1004中，第一带部131b-4的平均尺寸b1大于第三带部131c-4的平均尺寸b3，并且第二带部132b-4的平均尺寸b2可大于第四带部132c-4的平均尺寸b4。因此，可增大在安装期间与焊料接触的面积，从而提高粘附强度。
185.更具体地，b3《b1且b4《b2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带部131b-4的末端的平均尺寸，b2是在第二方向上从第四表面4的延长线e4到第二带部132b-4的末端的平均尺寸，b3是在第二方向上从第三表面3的延长线e3到第三带部131c-4的末端的平均尺寸，并且b4是在第二方向上从第四表面4的延长线e4到第四带部132c-4的末端的平均尺寸。
186.在这种情况下，0.2≤b1/l≤0.4且0.2≤b2/l≤0.4，其中，l是主体110在第二方向上的尺寸。
187.平均尺寸b1、平均尺寸b2、平均尺寸b3、平均尺寸b4和平均尺寸l可以是通过对在多层电子组件的在沿第三方向呈相等间隔的五个点处沿第一方向和第二方向截取的截面(l-t截面)中测量的值求平均值而获得的值。
188.第一外电极131-4可包括从第一连接部131a-4延伸到第五表面5的一部分和第六表面6的一部分上的第一侧带部，并且第二外电极132-4可包括从第二连接部132a-4延伸到第五表面5的一部分和第六表面6的一部分上的第二侧带部。在这种情况下，第一侧带部和第二侧带部在第二方向上的尺寸可在朝向第一表面的方向上逐渐增大。例如，第一侧带部和第二侧带部可设置为具有渐缩形状或梯形形状。
189.此外，b3≤g1且b4≤g2，其中，b3是从第三表面3的延长线e3到第三带部131c-4的末端在第二方向上的平均尺寸，b4是从第四表面4的延长线e4到第四带部132c-4的末端的平均尺寸，g1是第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且g2是第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸。因此，由外电极占据的体积可显著减小，从而增大多层电子组件1104的每单位体积的电容。
190.在主体的从主体的中央沿第一方向和第二方向截取的截面中，平均尺寸g1可以是通过对相对于设置在第一方向上的中央部分中的五个任意第二内电极122测量的与第三表面3间隔开的区域在第二方向上的尺寸求平均而获得的值，并且平均尺寸g2可以是通过对相对于设置在第一方向上的中央部分中的五个任意第一内电极121测量的与第四表面4间隔开的区域在第二方向上的尺寸求平均而获得的值。
191.此外，可在多层电子组件的在沿第三方向呈相等间隔的五个点处沿第一方向和第二方向截取的截面(l-t截面)中获得平均尺寸g1和平均尺寸g2，并且平均尺寸g1和平均尺寸g2的平均值可更一般化。
192.然而，本公开不旨在限于b3≤g1且b4≤g2，并且可包括b3≥g1且b4≥g2的情况作为示例性实施例。因此，在示例性实施例中，b3≥g1且b4≥g2，其中，b3是在第二方向上从第三表面3的延长线e3到第三带部131c-4的末端的平均值，b4是在第二方向上从第四表面4的延长线e4到第四带部132c-4的末端的平均尺寸，g1是第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且g2是第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸。
193.在示例性实施例中，b1≥g1且b2≥g2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带部131b-4的末端的平均尺寸，并且b2是在第二方向上从第四表面4的延长线e4到第二带部132b-4的末端的平均尺寸。因此，可提高多层电子组件1004和基板180之间的粘附强度。
194.图14是根据本公开中的示例性实施例的多层电子组件1005的示意性立体图。图15是沿图14的线vi-vi'截取的截面图。图16是示出图14的变型示例的示图。
195.参照图14和图15，根据示例性实施例的多层电子组件1005的第一外电极131-5和第二外电极132-5可不设置在第二表面2上，并且可设置在第三表面3、第四表面4和第一表面1上以具有l形。例如，第一外电极131-5和第二外电极132-5可设置在与第二表面2的延长线e2的高度相同的高度或比第二表面2的延长线e2的高度低的高度上。
196.第一外电极131-5可包括设置在第三表面3上的第一连接部131a-5和从第一连接部131a-5延伸到第一表面1的一部分上的第一带部131b-5。第二外电极132-5可包括设置在第四表面4上的第二连接部132a-5和从第二连接部132a-5延伸到第一表面1的一部分上的第二带部132b-5。外电极131-5和132-5可不设置在第二表面2上，使得覆盖层151-5可设置为覆盖整个第二表面2。因此，由外电极131-5和132-5占据的体积可显著减小，从而进一步提高多层电子组件1005的每单位体积的电容。然而，覆盖层151-5不限于覆盖整个第二表面2的形式。覆盖层可不覆盖第二表面2的一部分或整个第二表面2，并且覆盖层可具有分成两个覆盖层的形式，这两个覆盖层分别覆盖第一连接部131a-5和第二连接部132a-5，并且这两个覆盖层可以彼此分开。
197.另外，覆盖层151-5可设置为覆盖第五表面的一部分和第六表面的一部分，从而进一步提高可靠性。在这种情况下，第五表面和第六表面的没有被覆盖层151-5覆盖的部分可暴露于外部。
198.另外，覆盖层151-5可设置为覆盖整个第五表面5和整个第六表面6。在这种情况下，第五表面5和第六表面6可不暴露于外部，从而进一步提高防潮可靠性。
199.第一镀层141-5可设置在第一带部131b-5上，并且第二镀层142-5可设置在第二带部132b-5上。第一镀层141-5可设置为延伸到第一连接部131a-5的一部分，第二镀层142-5可设置为延伸到第二连接部132a-5上的一部分。
200.在这种情况下，外电极131-5和132-5甚至可不设置在第五表面5和第六表面6上。例如，外电极131-5和132-5可仅设置在第三表面3、第四表面4和第一表面1上。
201.另外，h1《h2，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线e1到镀层141-5和142-5的设置在连接部131a-5和132a-5上的平均尺寸。因此，可增大在安装期间与焊料接触的面积，从而提高粘附强度，并且可增大外电极131-5和132-5与镀层141-5和142-5之间的接触面积，从而抑制等效串联电阻(esr)的增大。
202.更具体地，h2《t/2，其中，t是主体110在第一方向上的平均尺寸。例如，h1《h2《t/2。这是因为在h2大于或等于t/2的情况下，通过覆盖层提高防潮可靠性的效果可能降低。
203.第一镀层141-5可设置为在第三表面3上覆盖覆盖层151-1的一部分，第二镀层142-5可设置为在第四表面4上覆盖覆盖层151-1的一部分。例如，镀层141-5和142-5可设置为覆盖覆盖层151-5的在第三表面3上的末端和在第四表面4上的末端。因此，可提高覆盖层
151-5与镀层141-5和142-5之间的粘附性，从而提高多层电子组件1005的可靠性。
204.覆盖层151-5可设置为在第三表面3上覆盖第一镀层141-5的一部分且在第四表面4上覆盖第二镀层142-5的一部分。例如，覆盖层151-5可设置为在第三表面3和第四表面4上覆盖镀层141-5和142-5的末端。因此，可提高覆盖层151-5与镀层141-5和142-5之间的粘附性，从而提高多层电子组件1005的可靠性。
205.图16示出了图14的变型示例。参照图16，在根据示例性实施例的多层电子组件1005的变型示例(多层电子组件1006)中，第一附加电极层134可设置在第一连接部131a-6和第三表面3之间，并且第二附加电极层135可设置在第二连接部132a-6和第四表面4之间。第一附加电极层134可设置在不超出第三表面3之外的范围内，并且第二附加电极层135可设置在不超出第四表面4之外的范围内。第一附加电极层134和第二附加电极层135可改善内电极121和122与外电极131-6和132-6之间的电连接性，并且可改善主体110与外电极131-6和132-6的粘附性，以用于进一步改善外电极131-6和132-6的机械粘附性。
206.第一外电极131-6和第二外电极132-6可具有l形(其中，第一外电极131-6和第二外电极132-6不设置在第二表面上)。
207.第一外电极131-6可包括设置在第一附加电极层134上的第一连接部131a-6以及从第一连接部131a-6延伸到第一表面1的一部分上的第一带部131b-6。第二外电极132-6可包括设置在第二附加电极层135上的第二连接部132a-6以及从第二连接部132a-6延伸到第一表面1的一部分上的第二带部132b-6。
208.第一附加电极层134和第二附加电极层135可利用任何材料(诸如金属)形成，只要其具有导电性即可，并且可考虑电特性和结构稳定性来确定具体材料。另外，第一附加电极层134和第二附加电极层135可以是包括导电金属和玻璃的烧结电极，或者是包括导电金属和树脂的树脂基电极。另外，可通过将包括导电金属的片转印到主体来形成第一附加电极层134和第二附加电极层135。
209.作为包括在第一附加电极层134和第二附加电极层135中的导电金属，可使用具有改善的导电性的材料，但是没有限制。例如，导电金属可以是cu、ni、pd、ag、sn、cr及它们的合金中的至少一种。具体地，第一附加电极层134和第二附加电极层135可包括ni或ni合金中的至少一种。因此，可进一步改善与包括ni的内电极121和122的连接性。
210.图17是根据本公开中的示例性实施例的多层电子组件1007的示意性立体图。图18是沿图17的线vii-vii'截取的截面图。
211.参照图17和图18，在根据示例性实施例的多层电子组件1007中，第一镀层141-6和第二镀层142-6的平均厚度t1可小于覆盖层151-6的平均厚度t2。
212.覆盖层151-6可用于防止外部水分或镀液的渗透，但是可能与镀层141-6和142-6的连接性弱，从而导致镀层141-6和142-6的分层。当镀层分层时，与基板180的粘附强度可能降低。“镀层的分层”可指的是镀层被部分地移除或与外电极131-5和132-5物理地分离。由于镀层和覆盖层之间的连接性弱，因此覆盖层和镀层之间的界面处的间隙增大或者异物通过间隙渗透的可能性较高，并且镀层由于易受外部冲击等而分层的可能性较高。
213.根据示例性实施例，镀层可形成为具有小于覆盖层的平均厚度t2的平均厚度t1，使得可减小镀层和覆盖层之间的接触面积。因此，可抑制分层的发生，从而提高多层电子组件1007与基板180的粘附强度。
214.第一镀层141-6和第二镀层142-6的平均厚度t1可以是在第一连接部131a-5和第二连接部132a-5或第一带部131b-5和第二带部132b-5上以相等间隔设置的五个点处测量的厚度的平均值，并且覆盖层151-6的平均厚度t2可以是在第一连接部131a-5和第二连接部132a-5上以相等间隔设置的五个点处测量的厚度的平均值。
215.图19是根据本公开中的示例性实施例的多层电子组件2000的示意性立体图。图20是沿图19的线viii-viii'截取的截面图。
216.在下文中，将参照图19和图20详细描述根据示例性实施例的多层电子组件2000。然而，将省略与上述多层电子组件中描述的结构重复的结构的描述，以避免重复描述。
217.根据示例性实施例的多层电子组件2000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且相应的介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极231，包括设置在第三表面3上的第一连接电极231a和设置在第一表面上且连接到第一连接电极231a的第一带电极231b；第二外电极232，包括设置在第四表面4上的第二连接电极232a和设置在第一表面1上且连接到第二连接电极232a的第二带电极232b；第一覆盖层251，设置在第一连接电极231a上；第二覆盖层252，设置在第二连接电极232a上；第一镀层241，设置在第一带电极231b上；以及第二镀层242，设置在第二带电极232b上。第一覆盖层251可包括具有亲水性的第一基层251a和设置在第一基层251a上的第一绝缘层251b，并且第二覆盖层252可包括具有亲水性的第二基层252a和设置在第二基层252a上的第二绝缘层252b。
218.第一连接电极231a可设置在第三表面3上以连接到第一内电极121，并且第二连接电极232a可设置在第四表面4上以连接到第二内电极122。另外，第一覆盖层251可设置在第一连接电极231a上，并且第二覆盖层252可设置在第二连接电极232a上。
219.在现有技术中，当形成外电极时，主要使用将主体的暴露有内电极的表面浸到包括导电金属的膏中的方法。然而，在通过浸渍法形成的外电极中，在第一方向(主体的厚度方向)上的中央部分的厚度(在第二方向上的尺寸)可能显著地大。除了根据浸渍法形成的外电极的厚度不均匀的问题之外，由于内电极暴露于主体的第三表面和第四表面，设置在第三表面和第四表面上的每个外电极可形成为具有大于或等于预定厚度的厚度，以抑制水分和镀液通过外电极的渗透。
220.另外，在本公开中，覆盖层251和252设置在连接电极231a和232a上，使得即使当连接电极231a和232a在内电极暴露的第三表面和第四表面上形成为较薄时，也可确保足够的可靠性。
221.第一连接电极231a和第二连接电极232a可具有分别对应于第三表面3和第四表面4的形状。从第一连接电极231a和第二连接电极232a面向主体110的表面可具有与主体110的第三表面3和第四表面4中的每个相同的面积。第一连接电极231a和第二连接电极232a可分别设置在不超出第三表面3和第四表面4之外的范围内。连接电极231a和232a可设置为不延伸到主体110的第一表面1、第二表面2、第五表面5和第六表面6。例如，在示例性实施例中，第一连接电极231a和第二连接电极232a可设置为与第五表面5和第六表面6间隔开。因
此，在确保内电极121和122与外电极231和232之间的充分连接性的同时，由外电极占据的体积可显著减小，从而进一步增大多层电子组件2000的单位体积的电容。
222.就这一点而言，第一连接电极231a和第二连接电极232a可设置为与第二表面2间隔开。例如，当外电极231和231不设置在第二表面2上时，由外电极231和232占据的体积可进一步显著减小，从而进一步增大多层电子组件2000的每单位体积的电容。
223.然而，连接电极231a和232a可包括延伸到主体110的拐角以设置在拐角上的拐角部。例如，在示例性实施例中，第一连接电极231a可包括设置为延伸到第1-3拐角和第2-3拐角上的拐角部，并且第二连接电极232a可包括设置为延伸到第1-4拐角和第2-4拐角上的拐角部。换言之，拐角部可以是连接电极231a和232a的延伸到主体110的拐角上的端部。外电极231和231可包括设置在主体110的拐角上的拐角部。
224.另外，与通过根据现有技术的浸渍法形成的外电极相比，连接电极231a和232a中的每个可具有均匀且较小的厚度。
225.形成连接电极231a和232a的方法不必限制。例如，连接电极231a和232a可通过将包括导电金属和有机材料(诸如粘合剂)的片转印到第三表面3和第四表面4来形成，但是示例性实施例不限于此。例如，连接电极231a和232a可以是通过烧结导电金属形成的烧结层或镀层。
226.连接电极231a和232a中的每个的厚度不受限制，但是可以是例如2μm至7μm。连接电极231a和232a中的每个的厚度可指其最大厚度，并且可指连接电极231a和232a中的每个在第二方向上的尺寸。
227.在示例实施例中，第一连接电极231a和第二连接电极232a可包括玻璃以及与内电极121和122中包括的金属相同的金属。由于第一连接电极231a和第二连接电极232a包括与内电极121和122中包括的金属相同的金属，因此可改善与内电极121和122的电连接性。另外，由于第一连接电极231a和第二连接电极232a包括玻璃，因此可改善与主体110和/或覆盖层251和252的粘附性。在这种情况下，与内电极121和122中包括的金属相同的金属可以是镍(ni)。
228.第一覆盖层251和第二覆盖层252可分别设置在第一连接电极231a和第二连接电极232a上，以用于防止在第一连接电极231a和第二连接电极232a上形成镀层。此外，第一覆盖层251和第二覆盖层252可用于改善密封特性，从而显著减少外部水分或镀液的渗透。
229.第一覆盖层251包括具有亲水性的第一基层251a和设置在第一基层251a上的第一绝缘层251b，并且第二覆盖层252可包括具有亲水性的第二基层252a和设置在第二基层252a上的第二绝缘层252b。
230.第一带电极231b和第二带电极232b可设置在主体110的第一表面1上。第一带电极231b和第二带电极232b可分别与第一连接电极231a和第二连接电极232a接触，以分别电连接到第一内电极121和第二内电极122。
231.通过根据现有技术的浸渍法形成的外电极可在第三表面和第四表面上具有大的厚度，并且可部分地延伸到第一表面、第二表面、第五表面和第六表面，使得可能难以确保高的有效体积比。
232.另外，根据本公开中的示例性实施例，第一连接电极231a和第二连接电极232a可设置在主体的暴露有内电极的表面上，并且第一带电极231b和第二带电极232b可设置在将
安装在基板上的表面上，使得可确保高的有效体积比。
233.当内电极121和122在第一方向上层叠时，多层电子组件2000可水平地安装在基板上，使得内电极121和122平行于安装表面。然而，本公开不限于水平安装多层电子组件2000的情况，并且当内电极121和122沿第三方向层叠时，多层电子组件2000可垂直地安装在基板上，使得内电极121和122垂直于安装表面。
234.第一带电极231b和第二带电极232b可利用任何材料(诸如金属)形成，只要其具有导电性即可，并且可考虑电特性和结构稳定性来确定特定材料。例如，第一带电极231b和第二带电极232b可以是包括导电金属和玻璃的烧结电极，并且可使用将包括导电金属和玻璃的膏涂覆到主体的第一表面的方法来形成。然而，示例性实施例不限于此，并且第一带电极231b和第二带电极232b中的每个可以是通过在主体的第一表面上镀覆导电金属而形成的镀层。
235.作为在第一带电极231b和第二带电极232b中包括的导电金属，可使用具有改善的导电性的材料，并且不受限制。例如，导电金属可以是镍(ni)、铜(cu)及它们的合金中的至少一种，并且可包括与内电极121和122中包括的金属相同的金属。
236.在示例性实施例中，第一外电极231还可包括设置在第二表面2上且连接到第一连接电极231a的第三带电极(未示出)，并且第二外电极232还可包括设置在第二表面2上且连接到第二连接电极232a的第四带电极(未示出)。
237.在本实施例中，b1≥g1，b3≤g1，b2≥g2且b4≤g2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带电极231b的末端的距离(平均尺寸)，b2是在第二方向上从第四表面4的延长线e4到第二带电极232b的末端的距离(平均尺寸)，b3是在第二方向上从第三表面3的延长线e3到第三带电极(未示出)的末端的距离(平均尺寸)，b4是在第二方向上从第四表面的延长线到第四带电极(未示出)的末端的距离(平均尺寸)，g1是第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且g2是第四表面4和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸。因此，由外电极占据的体积可显著减小，以增大多层电子组件2000的每单位体积的电容并增大在安装期间与焊料接触的面积，从而提高粘附强度。
238.然而，本公开不旨在将本发明限于b1≥g1、b3≤g1、b2≥g2且b4≤g2，并且本公开可包括b1≥g1、b3≥g1、b2≥g2且b4≥g2的情况作为示例性实施例。因此，在本实施例中，b1≥g1，b3≥g1，b2≥g2且b4≥g2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带电极231b的末端的距离(平均尺寸)，b2是在第二方向上从第四表面4的延长线e4到第二带电极232b的末端的距离(平均尺寸)，b3是在第二方向上从第三表面3的延长线e3到第三带电极(未示出)的末端的距离(平均尺寸)。b4是在第二方向上从第四表面4的延长线e4到第四带电极(未示出)的末端的距离(平均尺寸)，g1是第三表面和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，并且g2是第四表面和第一内电极121彼此间隔开的区域在第二方向上的平均尺寸。因此，第一表面和第二表面中的一个可用作安装表面，使得可提高安装的容易性。
239.第一镀层241和第二镀层242可设置在第一带电极231b和第二带电极232b上。第一镀层241和第二镀层242用于改善安装特性。第一镀层241和第二镀层242的类型不受限制，并且第一镀层241和第二镀层242中的每个可以是包括ni、sn、pd及它们的合金中的至少一
种的镀层，并且可包括多个层。
240.作为第一镀层241和第二镀层242的更具体的示例，第一镀层241和第二镀层242中的每个可以是ni镀层或sn镀层。可选地，镀层341和342可具有ni镀层和sn镀层可顺序地形成在第一带电极231b和第二带电极232b上的形式。
241.在示例性实施例中，第一镀层241和第二镀层242可设置为分别部分地覆盖第一连接电极231a和第二连接电极232a。
242.在本实施例中，h1》h2(或h1≥h2)，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线e1到第一镀层241的设置在第一连接电极231a上的末端和第二镀层242的设置在第二连接电极232a上的末端的平均尺寸。
243.在示例性实施例中，第一覆盖层251和第二覆盖层252设置为分别与第一连接电极231a和第二连接电极232a直接接触，并且第一连接电极231a和第二连接电极232a可包括导电金属和树脂。因此，镀层241和242可不设置在第一连接电极231a和第二连接电极232a的外表面中的设置有覆盖层251和252的区域中，使得可有效地抑制由镀液导致的对外电极的侵蚀。
244.在示例性实施例中，第一镀层241可设置为覆盖第一覆盖层251的设置在第一外电极231上的末端，并且第二镀层242可设置为覆盖第二覆盖层252的设置在第二外电极232上的末端。因此，可提高覆盖层251和252与镀层241和242之间的粘附性，从而提高多层电子组件3000的可靠性。另外，通过在外电极231和232上形成镀层241和242之前形成第一覆盖层251和第二覆盖层252，可更可靠地抑制镀层形成期间镀液的渗透。由于在形成镀层之前形成覆盖层，所以镀层241和242可具有覆盖覆盖层251和252的末端的形式。
245.在示例性实施例中，第一覆盖层251可设置为覆盖第一镀层241的设置在第一外电极231上的末端，并且第二覆盖层252可设置为覆盖第二镀层242的设置在第二外电极232上的末端。因此，可提高覆盖层252和252与镀层241和242之间的粘附性，从而提高多层电子组件2000的可靠性。
246.图21是示出图19的变型示例的示图。参照图21，在根据示例性实施例的多层电子组件2000的变型示例(多层电子组件2001)中，第一覆盖层251-1和第二覆盖层252-1可延伸到第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-1。包括彼此连接的第一覆盖层251-1和第二覆盖层252-1的覆盖层253-1可设置为覆盖第五表面的一部分和第六表面的一部分。
247.图22是根据本公开中的示例性实施例的多层电子组件2002的示意性立体图。图23是沿图22的线ix-ix'截取的截面图。
248.参照图22和图23，在根据示例性实施例的多层电子组件2002中，第一镀层241-2和第二镀层242-2可设置在与第一表面的延长线的高度相同的高度或比第一表面的延长线的高度低的高度上。因此，可显著减小在安装期间焊料的高度，并且可显著减小安装空间。
249.另外，第一覆盖层251-2可延伸到与第一表面(与第一镀层241-2接触)的延长线的高度相同的高度或比第一表面(与第一镀层241-2接触)的延长线的高度低的高度，第二覆盖层252-2可延伸到与第一表面(与第二镀层242-2接触)的延长线的高度相同的高度或比第一表面(与第二镀层242-2接触)的延长线的高度低的高度。
250.图24是示出图22的变型示例(多层电子组件2003)的示图。参照图24，在根据示例性实施例的多层电子组件2002的变型示例(多层电子组件2003)中，第一覆盖层251-3和第二覆盖层252-3可延伸到第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-3。包括彼此连接的第一覆盖层251-3和第二覆盖层252-3的覆盖层253-1可设置为覆盖整个第五表面和整个第六表面。
251.图25是根据本公开中的示例性实施例的多层电子组件2004的示意性立体图。图26是沿图25的线x-x'截取的截面图。
252.参照图25和图26，根据示例性实施例的多层电子组件2004还可包括设置在第一表面1上并且设置在第一带电极231b和第二带电极232b之间的附加绝缘层261。因此，可防止在高电压电流下可能在第一带电极231b和第二带电极232b之间产生的漏电流。
253.附加绝缘层261的类型不必限制。例如，附加绝缘层261可包括从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种，或者附加绝缘层261可包括玻璃。
254.图27是示出图25的变型示例(多层电子组件2005)的示图。参照图27，在根据示例性实施例的多层电子组件2004的变型示例(多层电子组件2005)中，第一覆盖层251-5和第二覆盖层252-5可延伸到第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-5。
255.图28是根据本公开中的示例性实施例的多层电子组件2006的示意性立体图。图29是沿图28的线xi-xi'截取的截面图。
256.参照图28和图29，根据示例性实施例的多层电子组件2006可包括设置在第一连接电极231a上的第一覆盖层251-6和设置在第二连接电极232a上的第二覆盖层252-6。在本实施例中，h1《h2，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，h2是在第一方向上从第一表面1的延长线e1到第一镀层241-6的设置在第一连接电极231a上的末端和第二镀层242-6的设置在第二连接电极232a上的末端的平均尺寸。因此，可增大在安装期间与焊料接触的面积，从而提高粘附强度。
257.更具体地，h2《t/2，其中，t是主体110在第一方向上的平均尺寸。例如，h1《h2《t/2。这是因为在h2大于或等于t/2的情况下，通过覆盖层提高防潮可靠性的效果可能降低。
258.图30是示出图28的变型示例(多层电子组件2007)的示图。参照图30，在根据示例性实施例的多层电子组件2006的变型示例(多层电子组件2007)中，第一覆盖层251-7和第二覆盖层252-7可延伸到第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-7。
259.图31是根据本公开中的示例性实施例的多层电子组件2008的示意性立体图。图32是沿图31的线xii-xii'截取的截面图。
260.参照图31和图32，根据示例性实施例的多层电子组件2008，第一覆盖层251-8和第二覆盖层252-8可延伸到第二表面2、第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-8。覆盖层253-8可具有覆盖整个第二表面并且仅覆盖第五表面的一部分和第六表面的一部分的形式。
261.图33是根据本公开中的示例性实施例的多层电子组件2009的示意性立体图。图34是沿图33的线xiii-xiii'截取的截面图。
262.参照图33和图34，在根据示例性实施例的多层电子组件2009中，第一镀层241-9和第二镀层242-9的平均厚度t1'可小于覆盖层251-9和252-9的平均厚度t2'，使得镀层和覆
盖层之间的接触面积可减小。因此，可抑制分层的发生，从而提高多层电子组件2009与基板180的粘附强度。
263.第一镀层241-9和第二镀层242-9的平均厚度t1'可以是在第一连接电极231a和第二连接电极232a或第一带电极231b和第二带电极232b上呈相等间隔的五个点处测量的厚度的平均值，并且覆盖层251-9和252-9的平均厚度t2'可以是在第一连接电极231a和第二连接电极232a上呈相等间隔的五个点处测量的厚度的平均值。
264.图35是示出图33的变型示例(多层电子组件2010)的示图。参照图35，在根据示例性实施例的多层电子组件2009的变型示例(多层电子组件2010)中，第一覆盖层251-10和第二覆盖层252-10可延伸到第五表面5和第六表面6以彼此连接，从而构成单个覆盖层253-10。
265.图36是根据本公开中的示例性实施例的多层电子组件3000的示意性立体图。图37是沿图36的线xiv-xiv'截取的截面图。图38是图37的区域k1的放大图。
266.参照图36至图38，根据示例性实施例的多层电子组件3000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且相应的介电层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6；第一外电极331，包括设置在主体110的第三表面3上的第一连接部331a、从第一连接部331a延伸到第一表面1的一部分上的第一带部331b以及设置为从第一连接部331a延伸到主体110的将第二表面2和第三表面3彼此连接的拐角的第一拐角部331c；第二外电极332，包括设置在主体110的第四表面4上的第二连接部332a、从第二连接部332a延伸到第一表面1的一部分上的第二带部332b以及设置为从第二连接部332a延伸到主体110的将第二表面2和第四表面4彼此连接的拐角的第二拐角部332c；覆盖层351，设置在第一连接部331a和第二连接部332a上并且设置为延伸到第二表面以及第一拐角部331c和第二拐角部332c上；第一镀层341，设置在第一带部331b上；以及第二镀层342，设置在第二带部332b上。覆盖层351可包括具有亲水性的基层351a和设置在基层351a上的绝缘层351b。
267.在示例性实施例中，b3≤g1且b4≤g2，其中，b3是在第二方向上从第三表面3的延长线e3到第一拐角部331c的末端的平均尺寸，b4是在第二方向上从第四表面4的延长线e4到第二拐角部332c的末端的平均尺寸，g1是第三表面3和第二内电极122彼此间隔开的区域在第二方向上的平均尺寸，g2是第四表面4和第一内电极121在第二方向上彼此间隔开的区域的平均尺寸。因此，由外电极331和332占据的体积可显著减小，以增大多层电子组件3000的每单位体积的电容。
268.在这种情况下，b1≥g1且b2≥g2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带部331b的末端的平均尺寸，b2是在第二方向上从第四表面4的延长线e4到第二带部332b的末端的平均尺寸。因此，可增大在安装期间与焊料接触的面积，从而提高粘附强度。
269.根据示例性实施例的多层电子组件3000可包括：主体110，包括介电层111以及第一内电极121和第二内电极122，第一内电极121和第二内电极122交替地设置且相应的介电
层111介于第一内电极121和第二内电极122之间，并且主体110具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1至第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。除了主体的第一表面或第二表面的端部具有收缩形状(稍后将描述)之外，多层电子组件3000的主体110可具有与多层电子组件1000的主体110的构造相同的构造。
270.外电极331和332可设置在主体110的第三表面3和第四表面4上。外电极331和332可包括第一外电极331和第二外电极332，第一外电极331和第二外电极332分别设置在主体110的第三表面3和第四表面4上以分别连接到第一内电极121和第二内电极122。
271.外电极331和332可包括第一外电极331和第二外电极332，第一外电极331包括设置在第三表面3上的第一连接部331a、从第一连接部331a延伸到第一表面1的一部分上的第一带部331b以及设置为从第一连接部331a延伸到将第二表面2和第三表面3彼此连接的拐角的第一拐角部331c，第二外电极332包括设置在第四表面4上的第二连接部332a、从第二连接部332a延伸到第一表面1的一部分上的第二带部332b以及设置为从第二连接部332a延伸到将第二表面2和第四表面4彼此连接的拐角的第二拐角部332c。第一连接部331a可在第三表面3上连接到第一内电极121，并且第二连接部332a可在第四表面4上连接到第二内电极122。
272.在示例实施例中，第一连接部331a和第二连接部332a可设置为与第五表面5和第六表面6间隔开。因此，可显著减少由外电极331和332占据的体积比例，从而使多层电子组件3000进一步小型化。
273.由于介电层111的没有设置内电极121和122的边缘区域叠置，因此可由于内电极121和122中的每个的厚度而形成台阶。因此，当相对于第一表面观察时，将第一表面连接到第三表面至第六表面的拐角可具有朝向主体110在第一方向上的中央收缩的形式，和/或当相对于第二表面观察时，将第二表面连接到第三表面至第六表面的拐角可具有朝向主体110在第一方向上的中央收缩的形式。可选地，由于在烧结主体110的工艺中的收缩行为，当相对于第一表面1观察时，将第一表面1连接到第三表3、第四表面4、第五表面5和第六表面6的拐角可具有朝向主体110在第一方向上的中央收缩的形式，和/或当相对于第二表面2观察时，将第二表面2连接到第三表3、第四表面4、第五表面5和第六表面6的拐角可具有朝向主体110在第一方向上的中央收缩的形式。可选地，当主体110的连接相应表面的拐角通过附加工艺被圆化以防止碎裂缺陷等时，将第一表面1连接到第三表3、第四表面4、第五表面5和第六表面6的拐角和/或将第二表面2连接到第三表3、第四表面4、第五表面5和第六表面6的拐角可具有圆化的形式。
274.拐角可包括将第一表面1和第三表面3彼此连接的第1-3拐角c1-3、将第一表面1和第四表面4彼此连接的第1-4拐角c1-4、将第二表面2和第三表面3彼此连接的第2-3拐角c2-3以及将第二表面2和第四表面4彼此连接的第2-4拐角c2-4。此外，拐角可包括将第一表面1和第五表面5彼此连接的第1-5拐角、将第一表面1和第六表面6彼此连接的第1-6拐角、将第二表面2和第五表面5彼此连接的第2-5拐角以及将第二表面2和第六表面6彼此连接的第2-6拐角。然而，为了抑制由内电极121和122形成的台阶，可通过以下方式形成边缘部114和115：在层叠印刷有用于内电极的导电膏的陶瓷生片以获得层叠体之后，切割层叠体以使内
电极暴露于电容形成部ac在第三方向(宽度方向)上的相对的侧表面，然后在电容形成部ac在第三方向(宽度方向)上的相对的侧表面上层叠单个介电层或者两个或更多个介电层。在这种情况下，主体110的将第一表面1连接到第五表面5和第六表面6的部分以及将第二表面2连接到第五表面5和第六表面6的部分可不具有收缩形式。
275.主体110的第一表面至第六表面可以是整体平坦的表面，并且非平坦的区域可被认为是拐角。外电极131和132的设置在拐角上的区域可被认为是拐角部。
276.就这一点而言，第一拐角部331c和第二拐角部332c可设置在与第二表面2的延长线e2的高度相同的高度或比第二表面2的延长线e2的高度低的高度上，并且第一拐角部331c和第二拐角部332c可设置为与第二表面2间隔开。例如，外电极331和332不设置在第二表面2上，使得由外电极331和332占据的体积可进一步显著减小，从而进一步增大多层电子组件3000的每单位体积的电容。另外，第一拐角部331c可设置在将第三表面3和第二表面2彼此连接的第2-3拐角c2-3的一部分上，并且第二拐角部332c可设置在将第四表面4和第二表面2彼此连接的第2-4拐角c2-4的一部分上。
277.第二表面的延长线e2可定义如下。
278.在多层电子组件3000的从多层电子组件3000在宽度方向上的中央沿长度-厚度方向截取的截面(l-t截面)中，可绘制从第三表面3到第四表面4在长度方向上具有均匀间隔的七条直线p0、p1、p2、p3、p4、p5和p6，穿过直线p2和第二表面2相交的点以及直线p4和第二表面2相交的点的直线可定义为第二表面2的延长线e2。
279.外电极331和332可利用具有导电性的任何材料(诸如金属)形成，并且外电极131和132中的每个的具体材料可考虑电特性、结构稳定性等来确定。此外，外电极331和332可具有多层结构。
280.外电极331和332可以是包括导电金属和玻璃的烧结电极，或者外电极331和332可以是包括导电金属和树脂的树脂基电极。
281.另外，外电极331和332可具有在主体上依次形成烧结电极和树脂基电极的形式。另外，外电极331和332可通过将包括导电金属的片转印到主体的方法形成，或者通过将包括导电金属的片转印到烧结电极的方法形成。
282.作为外电极331和332中包括的导电金属，可使用具有提高的导电性的材料，但不受限制。例如，导电金属可以是铜(cu)、镍(ni)、钯(pd)、银(ag)、锡(sn)、铬(cr)及它们的合金中的至少一种。具体地，外电极331和332可包括ni和ni合金中的至少一种。因此，可进一步改善与包括ni的内电极121和122的连接性。
283.覆盖层351可设置在第一连接部331a和第二连接部332a上。
284.第一连接部331a和第二连接部332a是连接到内电极121和122的部分，因此，可以是在镀覆工艺期间镀液渗透或在实际使用期间水分渗透所沿的路径。在本公开中，由于覆盖层351设置在连接部331a和332a上，因此可防止外部水分的渗透或镀液的渗透。
285.覆盖层351可设置为与第一镀层341和第二镀层342接触。在这种情况下，覆盖层351可具有接触并覆盖第一镀层341的末端的一部分和第二镀层342的末端的一部分的形式，或者第一镀层341和第二镀层342可具有接触并覆盖覆盖层351的末端的一部分的形式。
286.覆盖层351可设置在第一连接部331a和第二连接部332a上，并且覆盖层351可设置为延伸到第二表面以及第一拐角部331c和第二拐角部332c上。另外，覆盖层351可覆盖第一
拐角部331c的末端和第二拐角部332c的末端与主体110接触的区域，以阻截水分渗透路径，从而进一步提高防潮可靠性。
287.覆盖层351可设置在第二表面上且延伸到第一连接部331a和第二连接部332a。此外，当外电极331和332不设置在第二表面上时，覆盖层351可设置为覆盖整个第二表面。覆盖层351不必须设置在第二表面2上，并且覆盖层351可不设置在第二表面2的一部分或整个第二表面2上，或者覆盖层351可分成分别设置在第一连接部331a和第二连接部332a上的两个覆盖层。然而，即使在这种情况下，覆盖层351也可设置为覆盖整个第一拐角部331c和整个第二拐角部332c。当覆盖层351没有设置在整个第二表面上时，覆盖层351可设置在与第二表面的延长线的高度相同的高度或比第二表面的延长线的高度低的高度上。另外，尽管覆盖层351不设置在第二表面2上，但是覆盖层351可从第一连接部331a和第二连接部332a延伸到第五表面5和第六表面6，从而构成单个覆盖层。
288.在示例性实施例中，覆盖层351可设置为覆盖第五表面5的一部分和第六表面6的一部分，从而提高可靠性。在这种情况下，第五表面5和第六表面6的不被覆盖层351覆盖的部分可暴露于外部。
289.此外，覆盖层351可设置为覆盖整个第五表面5和整个第六表面6。在这种情况下，第五表面5和第六表面6可不暴露于外部，从而进一步提高防潮可靠性。
290.覆盖层351可用于防止镀层341和342形成在外电极331和332的其上设置有覆盖层351的区域上，并且可用于改善密封特性以显著减少外部水分的渗透或镀液的渗透。覆盖层351的组分、组成、平均厚度和效果与包括在多层电子组件1000和2000以及多层电子组件1000和2000的各种变型示例中的覆盖层的组分、组成、平均厚度和效果相同，并且将省略其描述。
291.第一镀层341和第二镀层342可分别设置在第一带部331b和第二带部332b上。镀层341和342可用于改善安装特性。由于镀层341和342分别设置在带部331b和332b上，因此可显著减小安装空间，并且可显著减少镀液渗透到内电极中，从而提高可靠性。第一镀层341和第二镀层342中的每个的一端可与第一表面1接触，并且第一镀层341和第二镀层342中的每个的另一端可与覆盖层351接触。
292.镀层341和342的类型不受限制，并且镀层341和342中的每个可以是包括cu、ni、sn、ag、au、pd及它们的合金中的至少一种的镀层，并且镀层341和342中的每个可包括多个层。
293.作为镀层341和342的更具体的示例，镀层341和342可以是ni镀层或sn镀层。可选地，镀层341和342可具有其中ni镀层和sn镀层可顺序地形成在第一带部331b和第二带部332b上的形式。
294.在示例性实施例中，覆盖层351可设置为与第一外电极331和第二外电极332直接接触，并且第一外电极331和第二外电极332可包括导电金属和玻璃。因此，镀层341和342可不设置在第一外电极331和第二外电极332的外表面的设置有覆盖层351的区域中，使得可有效地抑制由镀液导致的对外电极的侵蚀。
295.在示例性实施例中，第一镀层341可设置为覆盖第一覆盖层351的设置在第一外电极331上的末端，并且第二镀层342可设置为覆盖第二覆盖层352的设置在第二外电极332上的末端。因此，可提高覆盖层351与镀层341和342之间的粘附性，从而提高多层电子组件
3000的可靠性。另外，通过在外电极331和332上形成镀层341和342之前形成覆盖层351，可更可靠地抑制在形成镀层期间镀液的渗透。由于在形成镀层之前形成覆盖层，所以镀层341和342可具有覆盖覆盖层351的末端的形式。
296.在示例性实施例中，覆盖层351可设置为覆盖第一镀层341的设置在第一外电极331上的末端，并且覆盖层351可设置为覆盖第二镀层342的设置在第二外电极332上的末端。因此，可提高覆盖层351与镀层341和342之间的粘附性，从而提高多层电子组件3000的可靠性。
297.在示例性实施例中，第一镀层341和第二镀层342可设置为延伸至分别部分地覆盖第一连接部331a和第二连接部332a。在本实施例中，h1》h2(或h1≥h2)，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线到第一镀层141的设置在第一连接部331a上的末端和第二镀层142的设置在第二连接部332a上的末端的平均尺寸。因此，可抑制在镀覆工艺期间镀液渗透到内电极中，从而提高可靠性。
298.在示例性实施例中，h1《h2，其中，h1是在第一方向上从第一表面1到第一内电极121和第二内电极122中最靠近第一表面1设置的内电极的平均尺寸，并且h2是在第一方向上从第一表面1的延长线到镀层341和342的设置在连接部331a和332a上的末端的平均尺寸。因此，可增大在安装期间与焊料接触的面积以提高粘附强度。更具体地，h2《t/2，其中，t是主体110在第一方向上的平均尺寸。例如，h1《h2《t/2。这是因为在h2大于或等于t/2的情况下，通过覆盖层提高防潮可靠性的效果可能降低。
299.在示例性实施例中，第一镀层341和第二镀层342可设置在与第一表面的延长线的高度相同的高度或比第一表面的延长线的高度低的高度上。因此，可显著减小在安装期间焊料的高度，并且可显著减小安装空间。此外，覆盖层351可延伸到与第一表面(与第一镀层341和第二镀层342接触)的延长线的高度相同的高度或比第一表面(与第一镀层341和第二镀层342接触)的延长线的高度低的高度。
300.在示例性实施例中，0.2≤b1/l≤0.4且0.2≤b2/l≤0.4，其中，l是主体在第二方向上的平均尺寸，b1是在第二方向上从第三表面3的延长线e3到第一带部331b的末端的平均尺寸，并且b2是在第二方向上从第四表面的延长线e4到第二带部332b的末端的平均尺寸。
301.当b1/l小于0.2和/或b2/l小于0.2时，可能难以确保足够的粘附强度。另一方面，当b1/l大于0.4和/或b2/l大于0.4时，可在高电压电流下在第一带部331b和第二带部332b之间产生漏电流，并且第一带部331b和第二带部332b可在镀覆工艺期间通过镀覆扩散等彼此电连接。
302.在示例性实施例中，多层电子组件3000可包括设置在第一表面上并且设置在第一带部331b和第二带部332b之间的附加绝缘层。因此，可防止在高电压电流下可能在第一带部331b和第二带部332b之间产生的漏电流。
303.附加绝缘层的类型不必限制。例如，附加绝缘层可包括从由环氧树脂、丙烯酸树脂、乙基纤维素等组成的组中选择的至少一种，或者附加绝缘层可包括玻璃。
304.在示例性实施例中，b3《b1且b4《b2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带部331b的末端的平均尺寸，并且b2是在第二方向上从第四表面4的延长线e4
到第二带部332b的末端的平均尺寸。b1和b2可以是与带部331b和332b的长度有关的尺寸，b3和b4是与拐角部331c和332c的长度有关的尺寸。因此，第一带部331b的平均长度可大于第一拐角部331c的平均长度，并且第二带部332b的平均长度可大于第二拐角部332c的平均长度。因此，可增大在安装期间与焊料接触的面积，从而提高粘附强度。
305.更具体地，b3《b1且b4《b2，其中，b1是在第二方向上从第三表面3的延长线e3到第一带部331b的末端的平均尺寸，b2是在第二方向上从第四表面4的延长线e4到第二带部332b的末端的平均尺寸，b3是在第二方向上从第三表面3的延长线e3到第一拐角部331c的末端的平均尺寸，并且b4是在第二方向上从第四表面4的延长线e4到第二拐角部332c的末端的平均尺寸。
306.在示例性实施例中，第一镀层341和第二镀层342的平均厚度可小于覆盖层351的平均厚度。
307.覆盖层351可用于防止外部水分或镀液的渗透，但是可能与镀层341和342的连接性弱，从而导致镀层341和342的分层。当镀层分层时，与基板180的粘附强度可能降低。“镀层的分层”可指的是镀层被部分地移除或与外电极331和332物理地分离。由于镀层和覆盖层之间的连接性弱，因此覆盖层和镀层之间的界面处的间隙增大或者异物通过间隙渗透的可能性较高，并且镀层由于易受外部冲击等而分层的可能性较高。
308.根据示例性实施例，镀层可形成为具有小于覆盖层的平均厚度的平均厚度，使得可减小镀层和覆盖层之间的接触面积。因此，可抑制分层的发生，从而提高对多层电子组件的粘附强度。
309.多层电子组件3000的尺寸不必限制。
310.然而，为了同时实现小型化和高容量，可减小介电层和内电极的厚度以增加层叠的层数。因此，在尺寸为1005(长
×
宽，1.0mm
×
0.5mm)的多层电子组件300中，提高可靠性和每单位体积的电容的效果可变得更显著。
311.因此，当考虑到制造误差和外电极的尺寸，多层电子组件3000具有1.1mm或更小的长度和0.55mm或更小的宽度时，根据本公开的可靠性改善效果可更显著。多层电子组件3000的长度可指多层电子组件1000在第二方向上的最大尺寸，并且多层电子组件3000的宽度可指多层电子组件1000在第三方向上的最大尺寸。
312.在下文中，将描述制造上述多层电子组件的方法。然而，本公开不限于此，并且将省略与上述内容重复的内容以避免重复描述。
313.根据示例性实施例的制造多层电子组件的方法可包括：形成包括介电层和内电极的主体；在主体上形成外电极；在外电极的外表面和主体的没有形成外电极的外表面上执行等离子体处理，在外电极上形成绝缘层；以及在外电极的不形成绝缘层的区域中形成镀层。
314.作为示例，可在外电极的外表面的至少一部分和主体的没有形成外电极的外表面的至少一部分上执行等离子体处理。
315.如上所述，主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1、第二表面2、第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。此外，主体110可具有将第一表面1和第三表面3彼此连接的第1-3拐角、将第
一表面1和第四表面4彼此连接的第1-4拐角、将第二表面2和第三表面3彼此连接的第2-3拐角以及将第二表面2和第四表面4彼此连接的第2-4拐角。第1-3拐角和第2-3拐角可具有随着接近第三表面3向主体110在第一方向上的中央收缩的形状，并且第1-4拐角和第2-4拐角可具有随着接近第四表面4向主体110在第一方向上的中央收缩的形状。
316.外电极的形状不受限制，外电极可具有上述外电极形状。
317.当对外电极的外表面或主体执行等离子体处理时，可抑制由抛光工艺、镀覆工艺等导致的绝缘层的物理剥离和损坏。在这种情况下，外电极131和132以及主体110的经等离子体处理的表面区域可被认为是上述基层151a。
318.可对除了要形成镀层的区域之外的区域执行等离子体处理，但是本公开不限于此。因此，可改善镀层和外电极之间的电连接性。
319.在示例性实施例中，可利用使用o2和ar的混合气体产生的等离子体执行等离子体处理。例如，等离子体处理可以是o2/ar等离子体表面处理。
320.可执行o2/ar等离子体表面处理以提高外电极131和132的表面以及主体110的表面的粗糙度并增大表面能。此外，可执行o2/ar等离子体表面处理以向外电极131和132的表面以及主体的表面赋予亲水性。因此，可提高绝缘层151b与外电极131和132的粘附性。
321.在示例性实施例中，可执行等离子体处理以使外电极的外表面氧化。当外电极的外表面被氧化时，外电极的外表面可具有表面粗糙度，从而可提高绝缘层151b与外电极131和132的粘附性。
322.在示例性实施例中，外电极131和132可包括容易氧化的金属作为导电金属。例如，当外电极131和132包括铜(cu)作为导电金属时，可在外电极131和132的表面上形成含cu氧化物，含cu氧化物的表面粗糙度高于外电极131和132的表面粗糙度。因此，可进一步改善绝缘层151b与外电极131和132的粘附性。在这种情况下，含cu氧化物可以是cuo和cu2o中的至少一种。
323.在示例性实施例中，可执行等离子体处理以增大外电极的外表面的表面粗糙度。可通过上述o2/ar等离子体表面处理执行等离子体处理以增大外电极的外表面的表面粗糙度，并且可通过调节o2和ar气体的比率来控制表面粗糙度。
324.然后，可在外电极上形成绝缘层。形成绝缘层的方法不必限制。例如，可通过如下方式来形成绝缘层：在主体100上形成外电极131和132，执行等离子体处理，将包括玻璃粉末颗粒的膏涂覆到所得结构或将所得结构浸入包括玻璃的膏中，然后执行热处理。
325.然后，可在外电极的没有形成绝缘层的区域中形成镀层。形成镀层的方法不必限制，并且可使用诸如无电镀覆和电解镀覆的方法形成镀层。
326.如上所述，根据示例性实施例，覆盖层可设置在外电极的连接部上，并且镀层可设置在外电极的带部上。因此，可提高多层电子组件的可靠性，同时增大多层电子组件的每单位体积的电容。
327.另外，可显著减小多层电子组件的安装空间。
328.另外，覆盖层可包括具有亲水性的基层和设置在基层上的绝缘层。因此，可提高外电极与绝缘层之间的粘附性。
329.另外，覆盖层可包括具有亲水性的基层和设置在基层上的绝缘层。因此，可防止水分和镀液的渗透，从而提高防潮可靠性并抑制裂纹的发生和蔓延。
330.虽然上面已经示出和描述了示例实施例，但是对于本领域技术人员将易于理解的是，在不脱离本发明的由所附权利要求限定的范围的情况下，可进行变型和变化。

技术特征：
1.一种多层电子组件，包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且相应的介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述第三表面上的第一连接部和从所述第一连接部延伸到所述第一表面的一部分上的第一带部；第二外电极，包括设置在所述第四表面上的第二连接部和从所述第二连接部延伸到所述第一表面的一部分上的第二带部；覆盖层，设置在所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上，其中，所述覆盖层包括具有亲水性的基层和设置在所述基层上的绝缘层。2.如权利要求1所述的多层电子组件，其中，所述基层与水的接触角为60度或更小。3.如权利要求1所述的多层电子组件，其中，所述基层通过氧/氩等离子体表面处理而形成。4.如权利要求1所述的多层电子组件，其中，所述基层在与所述绝缘层的界面上具有表面粗糙度。5.如权利要求1所述的多层电子组件，其中，所述基层包括氧元素。6.如权利要求1所述的多层电子组件，其中，所述基层在与所述第一外电极和所述第二外电极接触的区域中包括金属氧化物。7.如权利要求6所述的多层电子组件，其中，所述金属氧化物包括含铜的氧化物。8.如权利要求1所述的多层电子组件，其中，所述绝缘层包括玻璃。9.如权利要求1所述的多层电子组件，其中，h1≥h2，其中，h1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面设置的内电极的平均尺寸，h2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的末端和所述第二镀层的设置在所述第二连接部上的末端的平均尺寸。10.如权利要求1所述的多层电子组件，其中，h1<h2，其中，h1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面设置的内电极的平均尺寸，h2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的末端和所述第二镀层的设置在所述第二连接部上的末端的平均尺寸。
11.如权利要求10所述的多层电子组件，其中，h2<t/2，其中，t是所述主体在所述第一方向上的平均尺寸。12.如权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同的高度或比所述第一表面的延长线的高度低的高度上。13.如权利要求1所述的多层电子组件，其中，0.2≤b1/l≤0.4且0.2≤b2/l≤0.4，其中，l是所述主体在所述第二方向上的平均尺寸，b1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均尺寸，并且b2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均尺寸。14.如权利要求1所述的多层电子组件，所述多层电子组件还包括：附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。15.如权利要求14所述的多层电子组件，其中，所述附加绝缘层包括环氧树脂、丙烯酸树脂、乙基纤维素和玻璃中的至少一种。16.如权利要求1所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。17.如权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第二表面的一部分上的第三带部，所述第二外电极还包括从所述第二连接部延伸到所述第二表面的一部分上的第四带部，其中，所述覆盖层覆盖所述第二表面且覆盖所述第三带部和所述第四带部，并且其中，b3<b1且b4<b2，其中，b1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均尺寸，b2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均尺寸，b3是在所述第二方向上从所述第三表面的延长线到所述第三带部的末端的平均尺寸，并且b4是在所述第二方向上从所述第四表面的延长线到所述第四带部的末端的平均尺寸。18.如权利要求1所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。19.如权利要求1所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。20.如权利要求1所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。21.如权利要求1所述的多层电子组件，其中，所述主体包括电容形成部和盖部，所述电容形成部包括交替地设置的所述第一内电极和所述第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述盖部分别设置在所述电容形成部在所述第一方向上的相对的表面上，并且所述盖部在所述第一方向上的平均尺寸为15μm或更小。22.如权利要求1所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述覆盖层的平均厚度。
23.如权利要求1所述的多层电子组件，其中，所述第一镀层设置为覆盖所述覆盖层的设置在所述第一外电极上的末端，并且所述第二镀层设置为覆盖所述覆盖层的设置在所述第二外电极上的末端。24.如权利要求1所述的多层电子组件，其中，所述覆盖层设置为覆盖所述第一镀层的设置在所述第一外电极上的末端，并且设置为覆盖所述第二镀层的设置在所述第二外电极上的末端。25.如权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第一侧带部，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第二侧带部，并且所述第一侧带部和所述第二侧带部在所述第二方向上的尺寸在朝向所述第一表面的方向上逐渐增大。26.如权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第一侧带部，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第二侧带部，并且所述覆盖层设置为覆盖所述第一侧带部的一部分和所述第二侧带部的一部分以及所述第五表面的一部分和所述第六表面的一部分。27.如权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第一侧带部，所述第二外电极还包括从所述第二连接部延伸到所述第五表面的一部分和所述第六表面的一部分的第二侧带部，并且所述覆盖层设置为覆盖整个所述第一侧带部和整个所述第二侧带部以及整个所述第五表面和整个所述第六表面。28.如权利要求1所述的多层电子组件，其中，所述第一外电极还包括从所述第一连接部延伸到所述第二表面的一部分上的第三带部，所述第二外电极还包括从所述第二连接部延伸到所述第二表面的一部分上的第四带部，其中，所述覆盖层覆盖所述第二表面且覆盖所述第三带部和所述第四带部，并且其中，b3≥g1且b4≥g2，其中，b3是在所述第二方向上从所述第三表面的延长线到所述第三带部的末端的平均尺寸，b4是在所述第二方向上从所述第四表面的延长线到所述第四带部的末端的平均尺寸，g1是所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且g2是所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸。29.如权利要求28所述的多层电子组件，其中，b1≥g1且b2≥g2，其中，b1是在所述第二方向上从所述第三表面的所述延长线到所述
第一带部的末端的平均尺寸，并且b2是在所述第二方向上从所述第四表面的所述延长线到所述第二带部的末端的平均尺寸。30.如权利要求1所述的多层电子组件，其中，所述主体具有将所述第一表面和所述第三表面彼此连接的第1-3拐角、将所述第一表面和所述第四表面彼此连接的第1-4拐角、将所述第二表面和所述第三表面彼此连接的第2-3拐角以及将所述第二表面和所述第四表面彼此连接的第2-4拐角，所述第1-3拐角和所述第2-3拐角随着接近所述第三表面向所述主体在所述第一方向上的中央收缩，并且所述第1-4拐角和所述第2-4拐角随着接近所述第四表面向所述主体在所述第一方向上的中央收缩，并且所述第一外电极还包括设置在所述第1-3拐角和所述第2-3拐角上的拐角部，并且所述第二外电极还包括设置在所述第1-4拐角和所述第2-4拐角上的拐角部。31.一种多层电子组件，包括：主体，包括介电层以及第一内电极和第二内电极，所述第一内电极和所述第二内电极交替地设置且相应的介电层介于所述第一内电极和所述第二内电极之间，并且所述主体具有在第一方向上彼此相对的第一表面和第二表面、连接到所述第一表面和所述第二表面并且在第二方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在第三方向上彼此相对的第五表面和第六表面；第一外电极，包括设置在所述主体的所述第三表面上的第一连接部、从所述第一连接部延伸到所述第一表面的一部分上的第一带部以及设置为从所述第一连接部延伸到将所述主体的所述第二表面和所述第三表面彼此连接的拐角的第一拐角部；第二外电极，包括设置在所述主体的所述第四表面上的第二连接部、从所述第二连接部延伸到所述第一表面的一部分上的第二带部以及设置为从所述第二连接部延伸到将所述主体的所述第二表面和所述第四表面彼此连接的拐角的第二拐角部；覆盖层，设置在所述第一连接部和所述第二连接部上并且设置为延伸到所述第二表面以及所述第一拐角部和所述第二拐角部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上，其中，b3≤g1且b4≤g2，其中，b3是在所述第二方向上从所述第三表面的延长线到所述第一拐角部的末端的平均尺寸，b4是在所述第二方向上从所述第四表面的延长线到所述第二拐角部的末端的平均尺寸，g1是所述第三表面和所述第二内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且g2是所述第四表面和所述第一内电极彼此间隔开的区域在所述第二方向上的平均尺寸，并且所述覆盖层包括具有亲水性的基层和设置在所述基层上的绝缘层。32.如权利要求31所述的多层电子组件，其中，b1≥g1且b2≥g2，其中，b1是在所述第二方向上从所述第三表面的所述延长线到所述第一带部的末端的平均尺寸，并且b2是在所述第二方向上从所述第四表面的所述延长线到所述第二带部的末端的平均尺寸。
33.如权利要求31所述的多层电子组件，其中，所述基层与水的接触角为60度或更小。34.如权利要求31所述的多层电子组件，其中，所述基层通过氧/氩等离子体表面处理而形成。35.如权利要求31所述的多层电子组件，其中，所述基层在与所述绝缘层的界面上具有表面粗糙度。36.如权利要求31所述的多层电子组件，其中，所述基层包括氧元素。37.如权利要求31所述的多层电子组件，其中，所述基层在与所述第一外电极和所述第二外电极接触的区域中包括金属氧化物。38.如权利要求37所述的多层电子组件，其中，所述金属氧化物包括铜。39.如权利要求37所述的多层电子组件，其中，所述绝缘层包括玻璃。40.如权利要求31所述的多层电子组件，其中，h1≥h2，其中，h1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面设置的内电极的平均尺寸，h2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的末端和所述第二镀层的设置在所述第二连接部上的末端的平均尺寸。41.如权利要求31所述的多层电子组件，其中，h1<h2，其中，h1是在所述第一方向上从所述第一表面到所述第一内电极和所述第二内电极中最靠近所述第一表面设置的内电极的平均尺寸，h2是在所述第一方向上从所述第一表面的延长线到所述第一镀层的设置在所述第一连接部上的末端和所述第二镀层的设置在所述第二连接部上的末端的平均尺寸。42.如权利要求41所述的多层电子组件，其中，h2<t/2，其中，t是所述主体在所述第一方向上的平均尺寸。43.如权利要求31所述的多层电子组件，其中，所述第一镀层和所述第二镀层设置在与所述第一表面的延长线的高度相同的高度或比所述第一表面的延长线的高度低的高度上。44.如权利要求31所述的多层电子组件，其中，0.2≤b1/l≤0.4且0.2≤b2/l≤0.4，其中，l是所述主体在所述第二方向上的平均尺寸，b1是在所述第二方向上从所述第三表面的延长线到所述第一带部的末端的平均尺寸，并且b2是在所述第二方向上从所述第四表面的延长线到所述第二带部的末端的平均尺寸。45.如权利要求31所述的多层电子组件，所述多层电子组件还包括：附加绝缘层，设置在所述第一表面上并且设置在所述第一带部与所述第二带部之间。46.如权利要求45所述的多层电子组件，其中，所述附加绝缘层包括环氧树脂、丙烯酸树脂、乙基纤维素和玻璃中的至少一种。47.如权利要求31所述的多层电子组件，其中，所述第一外电极和所述第二外电极包括镍和镍合金中的至少一种。
48.如权利要求31所述的多层电子组件，其中，b3<b1且b4<b2，其中，b1是在所述第二方向上从所述第三表面的所述延长线到所述第一带部的末端的平均尺寸，并且b2是在所述第二方向上从所述第四表面的所述延长线到所述第二带部的末端的平均尺寸。49.如权利要求31所述的多层电子组件，其中，所述第一拐角部和所述第二拐角部设置在与所述第二表面的延长线的高度相同的高度或比所述第二表面的延长线的高度低的高度上。50.如权利要求31所述的多层电子组件，其中，所述第一连接部和所述第二连接部设置为与所述第五表面和所述第六表面间隔开。51.如权利要求31所述的多层电子组件，其中，所述第一连接部和所述第二连接部设置为与所述第二表面间隔开。52.如权利要求31所述的多层电子组件，其中，所述多层电子组件在所述第二方向上的最大尺寸为1.1mm或更小，并且所述多层电子组件在所述第三方向上的最大尺寸为0.55mm或更小。53.如权利要求31所述的多层电子组件，其中，所述介电层具有0.35μm或更小的平均厚度。54.如权利要求31所述的多层电子组件，其中，所述第一内电极和所述第二内电极具有0.35μm或更小的平均厚度。55.如权利要求31所述的多层电子组件，其中，所述主体包括电容形成部和盖部，所述电容形成部包括交替地设置的所述第一内电极和所述第二内电极且所述介电层介于所述第一内电极和所述第二内电极之间，所述盖部分别设置在所述电容形成部在所述第一方向上的相对的表面上，并且所述盖部在所述第一方向上的平均尺寸为15μm或更小。56.如权利要求31所述的多层电子组件，其中，所述第一镀层和所述第二镀层的平均厚度小于所述覆盖层的平均厚度。57.如权利要求31所述的多层电子组件，其中，所述第一镀层设置为覆盖所述覆盖层的设置在所述第一外电极上的末端，并且所述第二镀层设置为覆盖所述覆盖层的设置在所述第二外电极上的末端。58.如权利要求31所述的多层电子组件，其中，所述覆盖层设置为覆盖所述第一镀层的设置在所述第一外电极上的末端，并且设置为覆盖所述第二镀层的设置在所述第二外电极上的末端。59.如权利要求31所述的多层电子组件，其中，所述覆盖层设置为覆盖所述第五表面的一部分和所述第六表面的一部分。60.如权利要求31所述的多层电子组件，其中，所述覆盖层设置为覆盖整个所述第五表面和整个所述第六表面。61.一种制造多层电子组件的方法，所述方法包括：形成包括介电层和内电极的主体；在所述主体上形成外电极；在所述外电极的外表面和所述主体的没有形成所述外电极的外表面上执行等离子体
处理；在所述外电极上形成绝缘层；以及在所述外电极的没有形成绝缘层的区域中形成镀层。62.如权利要求61所述的方法，其中，所述等离子体处理包括氧/氩等离子体表面处理。63.如权利要求61所述的方法，其中，执行等离子体处理以使所述外电极的所述外表面氧化。64.如权利要求61所述的方法，其中，所述外电极包括铜作为导电金属。65.如权利要求61所述的方法，其中，执行等离子体处理以增大所述外电极的所述外表面的表面粗糙度。66.如权利要求61所述的方法，其中，所述绝缘层包括玻璃。67.如权利要求61所述的方法，其中，所述外电极和所述主体的经等离子体处理的外表面与水的接触角为60度或更小。

技术总结
本公开提供一种多层电子组件。所述多层电子组件包括：主体，包括介电层以及第一内电极和第二内电极，并具有第一表面至第六表面；第一外电极，包括位于所述第三表面上的第一连接部和位于所述第一表面上的第一带部；第二外电极，包括位于所述第四表面上的第二连接部和位于所述第一表面上的第二带部；覆盖层，设置在所述第一连接部和所述第二连接部上；第一镀层，设置在所述第一带部上；以及第二镀层，设置在所述第二带部上。所述覆盖层包括具有亲水性的基层和设置在所述基层上的绝缘层。的基层和设置在所述基层上的绝缘层。的基层和设置在所述基层上的绝缘层。


技术研发人员：金圣洙 任珍亨 罗在永 韩昇勳 赵志弘
受保护的技术使用者：三星电机株式会社
技术研发日：2022.12.21
技术公布日：2023/8/14