3D存储器及其制备方法、电子设备与流程

3d存储器及其制备方法、电子设备
技术领域
1.本技术涉及集成电路技术领域，特别是涉及一种3d存储器及其制备方法、电子设备。


背景技术：

2.动态随机存取存储器(英文：dynamic random access memory，简称：dram)是一种半导体存储器。
3.多层堆叠的3d dram可以有效提高存储密度。当堆叠层数足够多时，3ddram表现出明显的性能和成本优势。


技术实现要素：

4.本发明提供一种3d存储器结构及其制备方法、电子设备。
5.第一方面，本发明提供了一种3d存储器，所述3d存储器包括：
6.衬底；
7.多个半导体条，沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。
8.本发明的3d存储器包括衬底和多个半导体条，多个半导体条沿着平行衬底的第一方向延伸，并且分别沿着平行衬底的第二方向和垂直衬底的第三方向间隔分布，以形成多层堆叠的3d存储器。每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层，这样各个应变含硅层可以同时形成在对应的弛豫含硅层上，应变含硅层的应变不会由于堆叠层数的增加而释放，将应变含硅层作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。
9.在其中一个实施例中，所述弛豫含硅层的材料为硅，所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述应变含硅层的材料为硅。
10.在其中一个实施例中，所述弛豫含硅层呈哑铃状，所述应变含硅层填满所述弛豫含硅层的中间凹陷处。
11.在其中一个实施例中，所述3d存储器还包括：
12.多条字线，沿着所述第二方向延伸，并且沿着所述第三方向间隔分布；每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接。
13.在其中一个实施例中，所述3d存储器还包括：
14.多条位线，沿着所述第三方向延伸，并且沿着所述第二方向间隔分布；每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条中的应变含硅层连接。
15.在其中一个实施例中，所述3d存储器还包括：
16.多个介质层，沿着所述第一方向设置在所述多条位线的两侧，且同一侧的所述介质层分别沿着所述第二方向和所述第三方向间隔分布；每个所述介质层环绕一个所述半导
体条设置，并夹设在所述应变含硅层和所述字线之间；每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。
17.在其中一个实施例中，所述3d存储器还包括：
18.多个电容，与所述多个介质层一一对应且位于对应的所述介质层远离所述位线的一侧，每个所述电容与对应的所述介质层环绕同一所述半导体条中的应变含硅层设置。
19.第二方面，本发明还提供了一种电子设备，所述电子设备包括如第一方面提供的3d存储器。
20.本发明的电子设备包括上述3d存储器，可以利用应变硅增强沟道的载流子迁移率，实现高密度的存储器。
21.第三方面，本发明还提供了一种3d存储器的制备方法，所述3d存储器的制备方法包括：
22.提供衬底；
23.于所述衬底上交替生长牺牲层和弛豫含硅层，形成叠层结构；
24.于所述叠层结构内开设多个相互平行的第一沟槽，每个所述第一沟槽的侧壁露出所述交替生长的牺牲层和弛豫含硅层的端面，每个所述第一沟槽沿着平行所述衬底的第一方向延伸，所述多个第一沟槽沿着平行所述衬底的第二方向间隔设置；
25.通过所述第一沟槽去除所述牺牲层，并于每个所述弛豫含硅层上生长应变含硅层，形成半导体条，每个所述半导体条包括所述弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。
26.本发明的3d存储器的制备方法，先提供衬底，并在衬底上交替生长牺牲层和弛豫含硅层形成叠层结构，再在叠层结构内开设多个相互平行的第一沟槽，每个第一沟槽的侧壁露出交替生长的牺牲层和弛豫含硅层的端面，每个第一沟槽沿着平行衬底的第一方向延伸，多个第一沟槽沿着平行衬底的第二方向间隔设置，然后通过第一沟槽去除牺牲层，并于每个弛豫含硅层上生长应变含硅层形成半导体条，每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层，这样各个应变含硅层可以同时形成在对应的弛豫含硅层上，应变含硅层的应变不会由于堆叠层数的增加而释放，将应变含硅层作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。
27.在其中一个实施例中，所述弛豫含硅层的材料为硅，所述牺牲层和所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述牺牲层和所述应变含硅层的材料为硅。
28.在其中一个实施例中，所述于每个所述弛豫含硅层上生长应变含硅层，形成半导体条，包括：
29.将每个所述弛豫含硅层修剪成哑铃状；
30.在所述弛豫含硅层的中间凹陷处生长应变含硅层，形成半导体条。
31.在其中一个实施例中，所述通过所述第一沟槽去除所述牺牲层，包括：
32.于所述叠层结构的两侧分别形成支撑结构；
33.通过所述第一沟槽去除两个所述支撑结构之间的所述牺牲层。
34.在其中一个实施例中，所述3d存储器的制备方法还包括：
35.于每个所述半导体条的应变含硅层上形成介质层，每个所述介质层环绕一个所述
半导体条设置，所述介质层分别沿着所述第二方向和垂直所述衬底的第三方向间隔分布。
36.在其中一个实施例中，所述3d存储器的制备方法还包括：
37.形成多条字线，所述多条字线沿着所述第二方向延伸且沿着所述第三方向间隔分布，每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接，每条所述字线与一列沿着所述第二方向间隔分布的各个所述介质层连接。
38.在其中一个实施例中，所述3d存储器的制备方法还包括：
39.形成多条字线之后，于每个所述半导体条的应变含硅层上形成电容，所述电容与所述介质层一一对应且与对应的所述介质层环绕同一所述半导体条设置。
40.在其中一个实施例中，所述3d存储器的制备方法还包括：
41.形成多条位线，所述多条位线沿着所述第三方向延伸且沿着所述第二方向间隔分布，每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条的应变含硅层连接；
42.其中，所述多个介质层沿着所述第一方向设置在所述多条位线的两侧，每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。
附图说明
43.为了更清楚地说明本技术实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
44.图1为一实施例中提供的一种3d存储器的剖面图；
45.图2为一实施例中提供的一种3d存储器的俯视图；
46.图3为一实施例中提供的一种3d存储器的制备方法的流程图；
47.图4为一实施例中提供的3d存储器结构的制备方法中步骤s302所得结构的剖面图；
48.图5为一实施例中提供的3d存储器结构的制备方法中步骤s302所得结构的俯视图；
49.图6为一实施例中提供的3d存储器结构的制备方法中步骤s303所得结构的剖面图；
50.图7为一实施例中提供的3d存储器结构的制备方法中步骤s303所得结构的俯视图；
51.图8为一实施例中提供的3d存储器结构的制备方法中步骤s304所得结构的剖面图；
52.图9为一实施例中提供的3d存储器结构的制备方法中步骤s304所得结构的俯视图；
53.图10为一实施例中提供的通过第一沟槽去除牺牲层的流程图；
54.图11为一实施例中提供的3d存储器结构的制备方法中步骤s1001所得结构的剖面图；
55.图12为一实施例中提供的3d存储器结构的制备方法中步骤s1001所得结构的俯视
图；
56.图13为一实施例中提供的3d存储器结构的制备方法中步骤s1002所得结构的剖面图；
57.图14为一实施例中提供的3d存储器结构的制备方法中步骤s1002所得结构的俯视图；
58.图15为一实施例中提供的3d存储器结构的制备方法中步骤s1003所得结构的剖面图；
59.图16为一实施例中提供的3d存储器结构的制备方法中步骤s1003所得结构的俯视图；
60.图17为一实施例中提供的于每个弛豫含硅层上生长应变含硅层的流程图；
61.图18为一实施例中提供的3d存储器结构的制备方法中步骤s1701所得结构的剖面图；
62.图19为一实施例中提供的3d存储器结构的制备方法中步骤s1701所得结构的俯视图；
63.图20为一实施例中提供的3d存储器结构的制备方法中形成多条字线所得结构的剖面图；
64.图21为一实施例中提供的3d存储器结构的制备方法中形成多条字线所得结构的俯视图；
65.图22为一实施例中提供的3d存储器结构的制备方法中形成电容所得结构的剖面图；
66.图23为一实施例中提供的3d存储器结构的制备方法中形成电容所得结构的俯视图。
67.附图标记说明：
68.10、衬底；20、半导体条，21、弛豫含硅层，22、应变含硅层，23、牺牲层；30、字线；40、位线；50、介质层；60、电容；71、第一绝缘层，72、第二绝缘层；80、支撑结构；91、第一沟槽，92、第二沟槽；a、第一方向，b、第二方向，c、第三方向。
具体实施方式
69.为了便于理解本技术，下面将参照相关附图对本技术进行更全面的描述。附图中给出了本技术的首选实施例。但是，本技术可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本技术的公开内容更加透彻全面。
70.除非另有定义，本文所使用的所有的技术和科学术语与属于本技术的技术领域的技术人员通常理解的含义相同。本文中在本技术的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本技术。
71.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层、掺杂类型和/或部分，这些元件、部
oxide semiconductor，简称：nmos)施加张应力来提高电子迁移率。因此，应变硅技术在晶体管上可以起到重要作用。
78.基于此，本发明提供一种3d存储器及其制备方法、电子设备，可以在满足高堆叠层数的同时，获得高质量低位错密度的应变含硅层，有效提高沟道的载流子迁移率。
79.图1为本发明提供的一种3d存储器的剖面图，图2为本发明提供的一种3d存储器的俯视图，请参阅图1和图2，本发明提供一种3d存储器，3d存储器包括衬底10和多个半导体条20。多个半导体条20沿着平行衬底10的第一方向a延伸，并且分别沿着平行衬底10的第二方向b和垂直衬底10的第三方向c间隔分布。每个半导体条20包括弛豫含硅层21和环绕弛豫含硅层21设置的应变含硅层22。
80.其中，弛豫含硅层21是处于弛豫状态的含硅层，应变含硅层22是处于应变状态的含硅层。
81.在本实施例中，3d存储器包括衬底10和多个半导体条20，多个半导体条20沿着平行衬底10的第一方向a延伸，并且分别沿着平行衬底10的第二方向b和垂直衬底10的第三方向c间隔分布，以形成多层堆叠的3d存储器。每个半导体条20包括弛豫含硅层21和环绕弛豫含硅层21设置的应变含硅层22，这样各个应变含硅层22可以同时形成在对应的弛豫含硅层21上，应变含硅层22的应变不会由于堆叠层数的增加而释放，将应变含硅层22作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。
82.在一种实现方式中，弛豫含硅层21的材料为硅，应变含硅层22的材料为硅锗。
83.示例性地，应变含硅层22中的锗含量小于0.2，应变含硅层22的厚度为1nm～10nm，通过控制锗含量和硅锗层的厚度来形成应变状态的含硅层。
84.在另一种实现方式中，弛豫含硅层21的材料为硅锗，应变含硅层22的材料为硅。
85.示例性地，弛豫含硅层21中的锗含量大于0.4，弛豫含硅层21的厚度为100nm～1000nm；或者，弛豫含硅层21中的锗含量大于0.8，弛豫含硅层21的厚度为10nm～1000nm。通过控制锗含量和硅锗层的厚度来形成弛豫状态的含硅层，以在弛豫的硅锗层上外延生长应变的硅层，得到应变状态的含硅层。
86.在一个实施例中，如图1和图2所示，弛豫含硅层21呈哑铃状，应变含硅层22填满弛豫含硅层21的中间凹陷处。
87.具体地，弛豫含硅层21包括沿着第一方向a依次连接的第一圆柱体、第二圆柱体和第三圆柱体，第一圆柱体的直径大于第二圆柱体的直径，第二圆柱体的直径小于第三圆柱体的直径。第一圆柱体与第二圆柱体连接的端面、第二圆柱体的外表面、第三圆柱体与第二圆柱体连接的端面围成弛豫含硅层21的中间凹陷处。
88.示例性地，第一圆柱体的直径等于第三圆柱体的直径。
89.在本实施例中，弛豫含硅层21呈哑铃状，有利于应变含硅层22在弛豫含硅层21的中间凹陷处生长形成。
90.示例性地，衬底10可以采用半导体材料、绝缘材料、导体材料或者它们的任意组合构成。衬底10可以为单层结构，也可以为多层结构。例如，衬底10可以是诸如硅(si)衬底、硅锗(sige)衬底、硅锗碳(sigec)衬底、碳化硅(sic)衬底、砷化镓(gaas)衬底、砷化铟(inas)衬底、磷化铟(inp)衬底或其它的iii/v半导体衬底或ii/vi半导体衬底。或者，还例如，衬底10可以是包括诸如si/sige、si/sic、绝缘体上硅(soi)或绝缘体上硅锗的层状衬底。
91.在一个实施例中，如图1和图2所示，3d存储器还包括多条字线30。多条字线30沿着第二方向b延伸，并且沿着第三方向c间隔分布。每条字线30与一列沿着第二方向b间隔分布的各个半导体条20中的应变含硅层22连接。
92.示例性地，字线30的材料为金属，如钨。
93.在一个实施例中，如图1和图2所示，3d存储器还包括多条位线40。多条位线40沿着第三方向c延伸，并且沿着第二方向b间隔分布。每条位线40与一列沿着第三方向c间隔分布的各个半导体条20中的应变含硅层22连接。
94.具体地，一列半导体条中各个半导体条20分别与位线40电连接。
95.示例性地，位线40的材料为金属，如钨。
96.可选地，如图1和图2所示，3d存储器还包括多个介质层50。多个介质层50沿着第一方向a设置在多条位线40的两侧，且同一侧的介质层50分别沿着第二方向b和第三方向c间隔分布。每个介质层50环绕一个半导体条20设置，并夹设在应变含硅层22和字线30之间。每条位线40两侧设置的介质层50对应的晶体管共用该位线40。例如，如图1所示，一条位线40左侧设置的介质层50对应的晶体管与同一位线40右侧设置的介质层50对应的晶体管共用这条位线40。具体地，字线30与半导体条20中的应变含硅层22通过介质层20连接。
97.具体地，介质层50可以部分埋入字线30的内部，也可以与字线30相贴。
98.示例性地，介质层30的构成材料包括但不限于硅氧化物(例如二氧化硅)、硅氮化物(氮氧化硅)、氮化物(例如氮化硅)、金属氧化物(例如al2o3)、金属氧氮化物(例如alon)、金属硅化物、高k介质材料(介电系数大于3.9)、低k介质材料(介电系数为大于或等于2.5，小于3.9)、超低k介质材料(介电系数小于2.5)、铁电材料、抗铁电材料、碳化物(碳化硅)或者它们的组合。其中，高k材料可以包括铪氧化物(hfo2)、锆氧化物(zro2)、铝氧化物(al2o3)、镧氧化物(la2o3)、钛氧化物(tio2)、钽氧化物(ta2o5)、铌氧化物(nb2o5)或锶钛氧化物(srtio3)。
99.可选地，如图1和图2所示，3d存储器还包括多个电容60。多个电容60与多个介质层50一一对应且位于对应的介质层50远离位线40的一侧，每个电容60与对应的介质层50环绕同一半导体条20中的应变含硅层22设置。
100.具体地，每个电容60包括环绕半导体条20设置第一极板、环绕第一极板设置的电容介质、以及环绕电容介质设置的第二极板。在实际应用中，沿着第二方向b依次设置的各个电容60中的第二极板可以连成一体，接入同一参考电位。
101.示例性地，第一极板和第二极板的材料为tin，电容介质的材料为高k介质材料。
102.在一个实施例中，如图1和图2所示，3d存储器还包括第一绝缘层71，第一绝缘层71位于沿着第三方向c相邻的两个电容60之间，以确保沿着第三方向c相邻的两个电容60之间绝缘。
103.示例性地，第一绝缘层71的构成材料包括但不限于氧化物、氮化物和氮氧化物、碳化物中的一种或多种。示例性的，氧化物包括二氧化硅(sio2)；氮化物包括氮化硅(sin)；氮氧化物包括氮氧化硅(sion)，碳化物包括碳化硅。
104.在一个实施例中，如图1和图2所示，3d存储器还包括第二绝缘层72，第二绝缘层72位于沿着第三方向c相邻的两个字线30之间，以确保沿着第三方向c相邻的两个字线30之间绝缘。
105.示例性地，第二绝缘层72的构成材料包括但不限于氧化物、氮化物和氮氧化物、碳化物中的一种或多种。示例性的，氧化物包括二氧化硅(sio2)；氮化物包括氮化硅(sin)；氮氧化物包括氮氧化硅(sion)，碳化物包括碳化硅。
106.在一个实施例中，如图1和图2所示，3d存储器还包括两个支撑结构80。两个支撑结构80相对设置在衬底10上，每个半导体条20的两个端部分别插设在不同的支撑结构80中。
107.具体地，第一圆柱体插设在一个支撑结构80中，第三圆柱体插设在另一个支撑结构80中，第二圆柱体在两个支撑结构80之间露出，以生长应变含硅层22。
108.示例性地，支撑结构80的构成材料包括但不限于氧化物、氮化物和氮氧化物、碳化物中的一种或多种。示例性的，氧化物包括二氧化硅(sio2)；氮化物包括氮化硅(sin)；氮氧化物包括氮氧化硅(sion)，碳化物包括碳化硅。
109.在本实施例中，通过将两个支撑结构80相对设置在衬底10上，可以将各个半导体条20固定，使得各个半导体条20彼此间隔设置。
110.基于同样的发明构思，本技术还提供一种电子设备，该电子设备包括上述任一实施例提供的3d存储器。
111.在本实施例中，电子设备包括上述3d存储器，可以利用应变硅增强沟道的载流子迁移率，实现高密度的存储器。
112.基于同样的发明构思，本技术还提供一种3d存储器的制备方法，如图3所示，该制备方法包括如下步骤：
113.s301，提供衬底。
114.s302，于衬底上交替生长牺牲层和弛豫含硅层，形成叠层结构。
115.图4为本发明实施例提供的3d存储器的制备方法中步骤s302所得结构的剖面图，图5为本发明实施例提供的3d存储器的制备方法中步骤s302所得结构的俯视图，如图4和图5所示，牺牲层23和弛豫含硅层21交替层叠在衬底10上。
116.具体地，可以采用外延生长工艺交替生长牺牲层和弛豫含硅层。例如，首先在衬底上生长第一个牺牲层，然后在第一个牺牲层上生长第一个弛豫含硅层，接着在第一个弛豫含硅层上生长第二个牺牲层，然后在第二个牺牲层上生长第二个弛豫含硅层，类似这样循环。
117.s303，于叠层结构内开设多个相互平行的第一沟槽。
118.其中，每个第一沟槽的侧壁露出交替生长的牺牲层和弛豫含硅层的端面，每个第一沟槽沿着平行衬底的第一方向延伸，多个第一沟槽沿着平行衬底的第二方向间隔设置。
119.图6为本发明实施例提供的3d存储器的制备方法中步骤s303所得结构的剖面图，图7为本发明实施例提供的3d存储器的制备方法中步骤s303所得结构的俯视图，如图6和图7所示，叠层结构内形成有多个延伸至衬底10的第一沟槽91，第一沟槽91的侧壁由交替层叠的牺牲层23和弛豫含硅层21组成，可以通过第一沟槽91刻蚀各个牺牲层23或者各个弛豫含硅层21。
120.具体地，可以采用光刻工艺在叠层结构上形成图形化掩膜层，然后刻蚀叠层结构内图形化掩膜层未覆盖的区域，直到形成延伸至衬底的第一沟槽。
121.s304，通过第一沟槽去除牺牲层，并于每个弛豫含硅层上生长应变含硅层，形成半导体条。
122.其中，每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层。
123.图8为本发明实施例提供的3d存储器的制备方法中步骤s304所得结构的剖面图，图9为本发明实施例提供的3d存储器的制备方法中步骤s304所得结构的俯视图，如图8和图9所示，各个牺牲层23已去除，弛豫含硅层21外环绕有应变含硅层22，形成半导体条20。
124.具体地，牺牲层和应变含硅层的材料不同，可以选择性刻蚀牺牲层，留下弛豫含硅层。
125.在本实施例中，3d存储器的制备方法先提供衬底，并在衬底上交替生长牺牲层和弛豫含硅层形成叠层结构，再在叠层结构内开设多个相互平行的第一沟槽，每个第一沟槽的侧壁露出交替生长的牺牲层和弛豫含硅层的端面，每个第一沟槽沿着平行衬底的第一方向延伸，多个第一沟槽沿着平行衬底的第二方向间隔设置，然后通过第一沟槽去除牺牲层，并于每个弛豫含硅层上生长应变含硅层形成半导体条，每个半导体条包括弛豫含硅层和环绕弛豫含硅层设置的应变含硅层，这样各个应变含硅层可以同时形成在对应的弛豫含硅层上，应变含硅层的应变不会由于堆叠层数的增加而释放，将应变含硅层作为沟道可以增强载流子的迁移率，从而提升高密度存储器的性能。而且每个应变含硅层都是在弛豫含硅层上重新生长的，不会因为堆叠层数的增加而累积位错，可以得到高质量低位错密度的应变含硅层。
126.在一种实现方式中，弛豫含硅层的材料为硅，牺牲层和应变含硅层的材料为硅锗。
127.示例性地，牺牲层中的锗含量小于0.2，牺牲层的厚度为1nm～10nm，通过控制锗含量和硅锗层的厚度来形成应变状态的牺牲层，有利于提高弛豫含硅层的质量。
128.在另一种实现方式中，弛豫含硅层的材料为硅锗，牺牲层和应变含硅层的材料为硅。
129.在一个实施例中，如图10所示，通过第一沟槽去除牺牲层，包括如下步骤：
130.s1001，于叠层结构的两侧分别形成延伸至衬底的第二沟槽。
131.其中，每个第二沟槽沿着平行衬底的第二方向延伸，牺牲层位于两个第二沟槽之间，弛豫含硅层延伸至第二沟槽内。
132.图11为本发明实施例提供的3d存储器的制备方法中步骤s1001所得结构的剖面图，图12为本发明实施例提供的3d存储器的制备方法中步骤s1001所得结构的俯视图，如图11和图12所示，叠层结构的两侧分别形成有一个延伸至衬底10的第二沟槽92，牺牲层23位于两个第二沟槽92之间，弛豫含硅层21延伸至第二沟槽92内。
133.s1002，于每个第二沟槽内形成支撑结构。
134.图13为本发明实施例提供的3d存储器的制备方法中步骤s1002所得结构的剖面图，图14为本发明实施例提供的3d存储器的制备方法中步骤s1002所得结构的俯视图，如图13和图14所示，每个第二沟槽92内填满形成一个支撑结构80，弛豫含硅层21的两端分别插设在不同的支撑结构80中。
135.可以理解地，通过步骤s1201-步骤s1202，可以实现于叠层结构的两侧分别形成支撑结构。
136.s1003，通过第一沟槽去除两个支撑结构之间的牺牲层。
137.图15为本发明实施例提供的3d存储器的制备方法中步骤s1003所得结构的剖面图，图16为本发明实施例提供的3d存储器的制备方法中步骤s1003所得结构的俯视图，如图
15和图16所示，牺牲层23去除，露出弛豫含硅层21。
138.在本实施例中，通过于叠层结构的两侧分别形成延伸至衬底的第二沟槽，并于每个第二沟槽内形成支撑结构，可以在叠层结构的两侧分别形成支撑结构。此时再通过第一沟槽去除两个支撑结构之间的牺牲层，可以利用支撑结构保持相邻两个弛豫含硅层之间间隔设置。
139.在一个实施例中，如图17所示，于每个弛豫含硅层上生长应变含硅层，形成半导体条，包括如下步骤：
140.s1701，将每个弛豫含硅层修剪成哑铃状。
141.图18为本发明实施例提供的3d存储器的制备方法中步骤s1701所得结构的剖面图，图19为本发明实施例提供的3d存储器的制备方法中步骤s1701所得结构的俯视图，如图18和图19所示，弛豫含硅层21两端的径向尺寸大于中间，呈哑铃状。
142.s1702，在弛豫含硅层的中间凹陷处生长应变含硅层，形成半导体条。
143.如图8和图9所示，弛豫含硅层21的中间凹陷处填满应变含硅层22，形成半导体条20。
144.在本实施例中，先将每个弛豫含硅层修剪成哑铃状，再在弛豫含硅层的中间凹陷处生长应变含硅层，形成半导体条，有利于应变含硅层的形成。
145.在一个实施例中，该制备方法还包括如下步骤：于每个半导体条的应变含硅层上形成介质层，每个介质层环绕一个半导体条设置，介质层分别沿着第二方向和垂直衬底的第三方向间隔分布，每条字线与沿着第二方向间隔分布的各个介质层连接。
146.可选地，该制备方法还包括如下步骤：形成多条字线。
147.其中，多条字线沿着第二方向延伸且沿着第三方向间隔分布，每条字线与沿着第二方向间隔分布的各个半导体条中的应变含硅层连接。
148.图20为本发明实施例提供的3d存储器的制备方法中形成多条字线所得结构的剖面图，图21为本发明实施例提供的3d存储器的制备方法中形成多条字线的俯视图，如图20和图21所示，多个半导体条20上形成多条字线30，每条字线30沿着第二方向b延伸，同层沿着第二方向b间隔分布的各个半导体条20共用同一字线30。
149.示例性地，该制备方法还包括如下步骤：于沿着第三方向相邻的两条字线之间形成第一绝缘层。
150.如图20和图21所示，介质层50设置在字线30和应变含硅层22之间，字线30通过介质层50与半导体条20连接。沿着第三方向c相邻的两条字线30之间设有第一绝缘层71。
151.在一个实施例中，该制备方法还包括如下步骤：形成多条字线之后，于每个半导体条的应变含硅层上形成电容，电容与介质层一一对应且与对应的介质层环绕同一半导体条设置。
152.示例性地，该制备方法还包括如下步骤：于沿着第三方向相邻的两个电容之间形成第二绝缘层72。
153.图22为本发明实施例提供的3d存储器的制备方法中形成电容所得结构的剖面图，图23为本发明实施例提供的3d存储器的制备方法中形成电容所得结构的俯视图，如图22和图23所示，电容60与介质层50一一对应，并与对应的介质层50环绕同一半导体条20设置。其中，沿着第二方向b依次设置的各个电容60的最外层由于接入的是同一参考电位，因此可以
连成一体。沿着第三方向c相邻的两个电容60设有第二绝缘层72。
154.在一个实施例中，该制备方法还包括如下步骤：形成多条位线，多条位线沿着第三方向延伸且沿着第二方向间隔分布，每条位线与一列沿着第三方向间隔分布的各个半导体条的应变含硅层连接；其中，多个介质层沿着第一方向设置在多条位线的两侧，每条位线两侧设置的介质层对应的晶体管共用该位线。
155.如图1和图2所示，多个半导体条20上形成多条位线40，位线40沿着第三方向c延伸，不同层沿着第三方向c间隔分布的各个半导体条20共用同一位线40。
156.应该理解的是，虽然图3、图10、图17的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3、图10、图17中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
157.以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
158.以上所述实施例仅表达了本技术的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本技术构思的前提下，还可以做出若干变形和改进，这些都属于本技术的保护范围。因此，本技术专利的保护范围应以所附权利要求为准。

技术特征：
1.一种3d存储器，其特征在于，所述3d存储器包括：衬底；多个半导体条，沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。2.根据权利要求1所述的3d存储器，其特征在于，所述弛豫含硅层的材料为硅，所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述应变含硅层的材料为硅。3.根据权利要求1或2所述的3d存储器，其特征在于，所述弛豫含硅层呈哑铃状，所述应变含硅层填满所述弛豫含硅层的中间凹陷处。4.根据权利要求1或2所述的3d存储器，其特征在于，所述3d存储器还包括：多条字线，沿着所述第二方向延伸，并且沿着所述第三方向间隔分布；每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接。5.根据权利要求4所述的3d存储器，其特征在于，所述3d存储器还包括：多条位线，沿着所述第三方向延伸，并且沿着所述第二方向间隔分布；每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条中的应变含硅层连接。6.根据权利要求5所述的3d存储器，其特征在于，所述3d存储器还包括：多个介质层，沿着所述第一方向设置在所述多条位线的两侧，且同一侧的所述介质层分别沿着所述第二方向和所述第三方向间隔分布；每个所述介质层环绕一个所述半导体条设置，并夹设在所述应变含硅层和所述字线之间；每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。7.根据权利要求6所述的3d存储器，其特征在于，所述3d存储器还包括：多个电容，与所述多个介质层一一对应且位于对应的所述介质层远离所述位线的一侧，每个所述电容与对应的所述介质层环绕同一所述半导体条中的应变含硅层设置。8.一种电子设备，其特征在于，所述电子设备包括如权利要求1-7任一项所述的3d存储器。9.一种3d存储器的制备方法，其特征在于，所述3d存储器的制备方法包括：提供衬底；于所述衬底上交替生长牺牲层和弛豫含硅层，形成叠层结构；于所述叠层结构内开设多个相互平行的第一沟槽，每个所述第一沟槽的侧壁露出所述交替生长的牺牲层和弛豫含硅层的端面，每个所述第一沟槽沿着平行所述衬底的第一方向延伸，所述多个第一沟槽沿着平行所述衬底的第二方向间隔设置；通过所述第一沟槽去除所述牺牲层，并于每个所述弛豫含硅层上生长应变含硅层，形成半导体条，每个所述半导体条包括所述弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。10.根据权利要求9所述的3d存储器的制备方法，其特征在于，所述弛豫含硅层的材料为硅，所述牺牲层和所述应变含硅层的材料为硅锗；或者，所述弛豫含硅层的材料为硅锗，所述牺牲层和所述应变含硅层的材料为硅。11.根据权利要求9或10所述的3d存储器的制备方法，其特征在于，所述于每个所述弛
豫含硅层上生长应变含硅层，形成半导体条，包括：将每个所述弛豫含硅层修剪成哑铃状；在所述弛豫含硅层的中间凹陷处生长应变含硅层，形成半导体条。12.根据权利要求9或10所述的3d存储器的制备方法，其特征在于，所述通过所述第一沟槽去除所述牺牲层，包括：于所述叠层结构的两侧分别形成支撑结构；通过所述第一沟槽去除两个所述支撑结构之间的所述牺牲层。13.根据权利要求9或10所述的3d存储器的制备方法，其特征在于，所述3d存储器的制备方法还包括：于每个所述半导体条的应变含硅层上形成介质层，每个所述介质层环绕一个所述半导体条设置，所述介质层分别沿着所述第二方向和垂直所述衬底的第三方向间隔分布。14.根据权利要求13所述的3d存储器的制备方法，其特征在于，所述3d存储器的制备方法还包括：形成多条字线，所述多条字线沿着所述第二方向延伸且沿着所述第三方向间隔分布，每条所述字线与一列沿着所述第二方向间隔分布的各个所述半导体条中的应变含硅层连接，每条所述字线与一列沿着所述第二方向间隔分布的各个所述介质层连接。15.根据权利要求14所述的3d存储器的制备方法，其特征在于，所述3d存储器的制备方法还包括：形成多条字线之后，于每个所述半导体条的应变含硅层上形成电容，所述电容与所述介质层一一对应且与对应的所述介质层环绕同一所述半导体条设置。16.根据权利要求13所述的3d存储器的制备方法，其特征在于，所述3d存储器的制备方法还包括：形成多条位线，所述多条位线沿着所述第三方向延伸且沿着所述第二方向间隔分布，每条所述位线与一列沿着所述第三方向间隔分布的各个所述半导体条的应变含硅层连接；其中，所述多个介质层沿着所述第一方向设置在所述多条位线的两侧，每条所述位线两侧设置的所述介质层对应的晶体管共用所述位线。

技术总结
本发明涉及一种3D存储器及其制备方法、电子设备，所述3D存储器包括衬底和多个半导体条；多个半导体条沿着平行所述衬底的第一方向延伸，并且分别沿着平行所述衬底的第二方向和垂直所述衬底的第三方向间隔分布；每个所述半导体条包括弛豫含硅层和环绕所述弛豫含硅层设置的应变含硅层。本发明可以提升高密度存储器的性能。器的性能。器的性能。


技术研发人员：宋艳鹏 王祥升 王海玲 刘晓萌 王桂磊 赵超
受保护的技术使用者：北京超弦存储器研究院
技术研发日：2023.06.27
技术公布日：2023/8/14