具有阻抗匹配及反向隔离的可程序化增益放大器的制作方法

1.本公开涉及可程序化增益放大器，尤其涉及具有阻抗匹配及反向隔离的可程序化增益放大器。


背景技术：

2.在一通信系统中，由发射器发送的一第一信号通过通信介质(例如自由空气或是电缆)传输，以作为由接收器接收的一第二信号。接收器根据一增益因数(gain factor)将第二信号放大为一第三信号，如此第三信号具有适合被检测的电平。接收器的增益是由第三信号的电平与第二信号的电平之间的比例来定义。由于第二信号的电平可能因通信介质的插入损耗(insertion loss)而发生剧烈变化，因此增益需要是可程序化的。为此，一般会实施可程序化增益放大器。在许多的应用中，需要阻抗匹配，且当可程序化增益放大器的一输入阻抗大约等于讯源阻抗时，阻抗匹配即可被满足。再者，本领域技术人员期望可程序化增益放大器具有优良的反向隔离(reverse isolation)，以使接收器的内部信号无法返回传输至通信介质。
3.在美国专利8,299,870中，“wu”及“gomez”提出一种可程序化的增益放大器/衰减器，其可以提供宽衰减的排列及精细衰减的步长，其中若干个开关用以将输入或是输入的衰减耦合至输出。该些开关可以允许可程序化的增益，然而“wu”及“gomez”所提出的可程序化的增益放大器/衰减器的系统的电路允许输出直接耦合回输入，致使反向隔离性较差。
4.因此，本领域技术人员期望的是可程序化增益放大器具有优良的阻抗匹配及优良的反向隔离。


技术实现要素：

5.在一实施例中，一种可程序化增益放大器包含一可程序化电阻阶梯、一共栅叠接(cascode)放大多工器及一交流耦合电容(ac(alternate current)coupling capacitor)。可程序化电阻阶梯配置于n
max
个接合节点上，并受n
max-1个电阻控制信号控制，其中n
max
为大于1的整数。共栅叠接放大多工器包含n
max
个共栅叠接放大器(common-gate cascode amplifiers，cgcas)。n
max
个共栅叠接放大器用以于n
max
个接合节点接收n
max
个内部电压，并根据n
max
个放大器控制信号将n
max
个输出电流分别输出至具有一负载的一输出节点。交流耦合电容用以将一输入节点耦合至n
max
个接合节点的一第一接合节点。可程序化电阻阶梯包含n
max-1个串联电阻、一并联电阻及n
max-1个开关电阻电路。n
max-1个串联电阻用以串联连接于n
max
个接合节点上。并联电阻用以将n
max
个接合节点的该第一接合节点并联于参考地。n
max-1个开关电阻电路用以根据n
max-1个电阻控制信号，分别将剩余的n
max-1个接合节点并联于参考地。
附图说明
6.图1为本公开一实施例的可程序化增益放大器的示意图。
7.图2为本公开一实施例的图1的可程序化增益放大器的共栅叠接放大器的示意图。
8.图3为本公开一实施例的适于由图2的共栅叠接放大器使用的偏压产生电路的示意图。
9.符号说明
10.100：可程序化增益放大器
11.110：共栅叠接放大多工器
12.a1～a4：共栅叠接放大器
13.120：可程序化电阻阶梯
14.n：整数
15.enc：编码器
16.e1～e4：放大器控制信号
17.s1～s3：电阻控制信号
[0018]vdd
：电源节点
[0019]
zl：负载
[0020]vo
：输出电压
[0021]io1
～i
o4
：输出电流
[0022]za1
～z
a4
：输入阻抗
[0023]zs1
～z
s4
：讯源阻抗
[0024]vi
：输入电压
[0025]cac
：交流耦合电容
[0026]
zi：输入阻抗
[0027]v1
～v4：内部电压
[0028]rr1
～r
r3
：串联电阻
[0029]rs0
：并联电阻
[0030]
sr1～sr3：开关电阻电路
[0031]rs1
～r
s3
：电阻
[0032]
sw1～sw3：开关
[0033]
n10：输入节点
[0034]
n11～n23：节点
[0035]vb1
～v
b2
：偏压电压
[0036]
221～225：开关
[0037]vg1
：第一栅极电压
[0038]vg2
：第二栅极电压
[0039]
211～212：nmos晶体管
[0040]s1b
：逻辑反转信号
[0041]
300：偏压产生电路
[0042]
331：电流源
[0043]
321～322：nmos晶体管
[0044]
311：源极电阻
具体实施方式
[0045]
本公开涉及可程序化增益放大器。尽管说明书描述了本公开的若干个实施例，且该些实施例被认为是实现本发明的优选方式。但是应当理解的是，本发明可以以多种方式实现，并不限于以下描述的特定示范例，或是不限于实现这些示范例的任何特征的特定方式。在其他情况下，未示出或描述众所周知的细节，以避免使本公开的各方面不清楚。
[0046]
本领域中技术人员可以理解本文中使用的与微电子技术有关的用语及基础概念，例如“电压”、“电流”、“信号”、“放大器”、“共栅/共栅级”、“负载”、“并联”、“阻抗”、“阻抗值”、“电阻值”、“串联连接”、“并联连接”、“多工器”、“叠接”、“开关”、“电阻”、“电容”、“电路节点”、“参考地(ground)”、“直流”、“交流”、“电源”、“金属氧化半导体(metal oxide semiconductor，mos)晶体管”、“互补式金属氧化半导体(complementary metal oxide semiconductor，cmos)工艺技术”、“n型金属氧化物半导体(n-channel metal oxide semiconductor，nmos)晶体管”及“p型金属氧化物半导体(p-channel metal oxide semiconductor，pmos)晶体管”。像这样的用语是在微电子学的背景下使用的，相关的概念对于本领域中技术人员来说是显而易见的，因此于此不再做详细解释。
[0047]
无需对如欧姆(ohm)、皮法拉(pico-farad，pf)、飞法拉(femto-farad，ff)、纳米(nanometer，nm)、微米(micro-meter，μm)及微安培(micro-ampere，μa)等单位用语进行解释，本领域中技术人员即能理解该些单位用语。
[0048]
无需对电路示意图中的一个元件如何与另一个元件连接进行冗赘的描述，本领域中技术人员即可以阅读包含有电子元件(例如，电感、电容、电阻、nmos晶体管、pmos晶体管等)的电路的示意图。本领域中技术人员还可以识别参考地符号、电容符号、电感符号、电阻符号、及pmos晶体管的符号与nmos晶体管的符号，并且可以识别pmos晶体管的符号与nmos晶体管的符号的“源极端”、“栅极端”及“漏极端”。有关mos晶体管，为了说明书简洁，于后将“源极端”简称为“源极”、将“栅极端”简称为“栅极”、及将“漏极端”简称为“漏极”。
[0049]
电路是由一晶体管、一电容、一电阻及/或其他电子装置整合成，且它们以某种方式相互连接，以实现特定功能。
[0050]
在本文中，“电路节点”经常在从上下文中即可清楚得知“节点”的涵义为“电路节点”时，被简称为“节点”。
[0051]
信号是一种具有可变电平的电压，其携带某种信息，并可以随着时间变化。在某一时点的信号的电平表示信号在该时点的状态。在本文中，“信号”及“电压信号”指的是同一事物，因此可以互换。
[0052]
网络为一电路或是电路的集合。
[0053]
电源节点是具有几乎稳定电压的电路节点，且参考地节点也是如此。电源节点及参考地节点皆为直流节点，但具有相异的电压电平；即，电源节点的电压电平大于参考地节点的电压电平。依照文献中广泛使用的惯例(convention)，在本文的电路中，“v
dd”表示为电源节点。虽然参考地节点的直流电平一般为0v(伏特)，但并不限于此(即并非必需为0v)。重点是电源节点及参考地节点之间具有电位差。对于某一电路来说，若所有的节点的直流电压电平被提升相同的量时，该电路的动作将维持不变。
[0054]
逻辑信号为具有两种状态的电压信号：低态及高态。在逻辑信号的电压电平高于一跳变点(trip point)时，逻辑信号处于高态；反之(即，不高于跳变点时)则逻辑信号处于
低态。低态也称为“0”状态，而高态也称为“1”状态。关于逻辑信号q，当描述逻辑信号q为“高”(“高电平”)或“低”(“低电平”)时，即意指逻辑信号q为处于高态；或是逻辑信号q为处于低态。同样地，当描述逻辑信号q为“1”或“0”时，即意指逻辑信号q为处于“1”状态；或是逻辑信号q为处于“0”状态。
[0055]
第一逻辑信号的跳变点与第二逻辑信号的跳变点不一定相同。
[0056]
若第一逻辑信号和第二逻辑信号总是处于相反的状态，则第一逻辑信号被称为第二逻辑信号的逻辑反转。即，当第一逻辑信号为“低电平”时，第二逻辑信号为“高电平”；当第一逻辑信号为“高电平”时，第二逻辑信号为“低电平”。当第一逻辑信号是第二逻辑信号的逻辑反转时，第一逻辑信号被称为与第二逻辑信号互补。
[0057]
逻辑信号经常作为控制信号以致能或禁能电路的功能。当逻辑信号处于致能电路功能的逻辑状态时，逻辑信号被称为“被确立(asserted)”；反之(即，当逻辑信号处于禁能电路功能的逻辑状态时)则逻辑信号被称为“解除确立(de-asserted)”。当逻辑信号在高电平时被确立，则称为“高电平确立”。当逻辑信号在低电平时被确立，则称为“低电平确立”。
[0058]
开关在本文中被广泛的使用。开关系一种装置，用以根据逻辑信号的控制，可控地将第一节点连接至第二节点。当逻辑信号是被确立，则开关开启并呈现成短路电路；当逻辑信号是解除确立，则开关关闭并呈现断路电路。
[0059]
当nmos晶体管被偏压至饱和区时，nmos晶体管可以运行为放大器。在饱和区中，栅源电压大于临界电压，且栅漏电压小于临界电压。若栅极的电压是几乎固定的、源极的电压是可变的且代表输入信号、及漏极的电压代表输出信号且随着输入信号变化时，则放大器被称为共栅放大器。当第一nmos晶体管与第二nmos晶体管层叠(stack up)且皆被偏压为共栅放大器时(其中，第一nmos晶体管的输出信号是第二nmos晶体管的输入信号)，则此二nmos晶体管共同形成一共栅叠接放大器。
[0060]
当nmos晶体管在控制信号被确立时处于三极区(triode region)(其中，栅源电压及栅漏电压皆大于临界电压)，且当nmos晶体管在控制信号被解除确立时处于截止区(cut-off region)(其中，栅源电压及栅漏电压皆小于临界电压)时，则nmos晶体管可以运行为受控制信号控制的开关。在一实施例中，当nmos晶体管被用以实现开关时，则此实施例为“高电平确立”的实施例，具体来说，在控制信号是在高电平时被确立时，nmos晶体管被开启。
[0061]
参照图1，为本公开一实施例的可程序化增益放大器100的示意图。可程序化增益放大器100包含一可程序化电阻阶梯(programmable resistor ladder)120、一交流耦合电容c
ac
、一共栅叠接放大多工器(common-gate cascode amplifier multiplexer)110及一编码器enc。可程序化电阻阶梯120分布于n
max
个接合节点，并受n
max-1个电阻控制信号控制。其中，n
max
为大于1的整数，n
max
例如但不限于4。n
max
个接合节点包含一第一接合节点n11及其他的(剩余的)n
max-1个接合节点n12、n13、n14。n
max-1个电阻控制信号包含电阻控制信号s1、s2、s3。交流耦合电容c
ac
用以将输入节点n10耦合至第一接合节点n11。共栅叠接放大多工器110包含n
max
个共栅叠接放大器a1、a2、a3、a4。共栅叠接放大器a1、a2、a3、a4受n
max
个放大器控制信号e1、e2、e3、e4控制。共栅叠接放大器a1、a2、a3、a4用以接收n
max
个接合节点n11、n12、n13、n14的n
max
个内部电压v1、v2、v3、v4，并分别输出n
max
个输出电流i
o1
、i
o2
、i
o3
、i
o4
至具有负载zl的输出节点n19。编码器enc用以将整数n编码至n
max-1个电阻控制信号s1、s2、s3及n
max
个放大器控制信号e1、e2、e3、e4。在本文中，“v
dd”表示电源节点。整数n控制可程序化增益放大器100
的增益设定。可程序化电阻阶梯120包含n
max-1个串联电阻r
r1
、r
r2
、r
r3
、一并联电阻(shunt resistor)r
s0
及n
max-1个开关电阻电路sr1、sr2、sr3。n
max-1个串联电阻r
r1
、r
r2
、r
r3
用以于n
max
个接合节点n11、n12、n13、n14提供一串联连接。并联电阻r
s0
用以将第一接合节点n11并联于参考地。n
max-1个开关电阻电路sr1、sr2、sr3用以根据n
max-1个电阻控制信号s1、s2、s3，分别将剩余的n
max-1个接合节点n12、n13、n14并联至参考地。开关电阻电路sr1(sr2、sr3)包含串联连接的电阻r
s1
(r
s2
、r
s3
)及开关sw1(sw2、sw3)，其中开关sw1(sw2、sw3)受电阻控制信号s1(s2、s3)控制。从接合节点n11(n12、n13、n14)看向共栅叠接放大器a1(a2、a3、a4)的输入阻抗被表示为z
a1
(z
a2
、z
a3
、z
a4
)。从共栅叠接放大器a1(a2、a3、a4)看向接合节点n11(n12、n13、n14)的讯源阻抗被表示为z
s1
(z
s2
、z
s3
、z
s4
)。看向输入节点n10的输入阻抗被表示为zi。
[0062]
整数n的值是在1与n
max
之间，并用以决定可程序化增益放大器100的增益。如前述实施例所示，可程序化增益放大器100的n
max
可以是4。然而，本公开实施例并不限于此，n
max
可以是任何大于1的值。
[0063]
可程序化增益放大器100的第一目的是提供增益，其中该增益是由输出节点n19的输出电压vo与输入节点n10的输入电压vi之间的比例来定义，并可以通过设定整数n的值来进行精准的程序化。具体来说，通过在共栅叠接放大多工器110中只选择单一共栅叠接放大器来开启(同时，剩余的/未被选择的共栅叠接放大器是关闭的)，并根据整数n的值来适当地配置可程序化电阻阶梯120的长度。可程序化电阻阶梯120的长度决定被单独选择的共栅叠接放大器所接收的内部电压的衰减因数(attenuation factor)。如此，即可将增益程序化。
[0064]
可程序化增益放大器100的第二目的是提供阻抗匹配，以使输入阻抗zi大约等于z0，其中z0是无关于整数n的值的一阻抗匹配参考值。通过适当地选择单独被开启的共栅叠接放大器的输入阻抗及可程序化电阻阶梯120的电阻值，即可实现阻抗匹配。
[0065]
可程序化增益放大器100的第三目的是提供优良的反向隔离，以使输出节点n19对于输入节点n10具有较小的干扰，即输出电压vo对于输入电压vi具有较小的反冲(kickback)。由于共栅叠接放大器的结构(topology，拓扑结构)本身即具有较佳的反向隔离，因此通过在可程序化增益放大器100中使用共栅叠接放大器a1、a2、a3、a4，即可使可程序化增益放大器100实现优良的反向隔离。
[0066]
可程序化增益放大器100的第四目的是无论整数n的值为何，允许所有的共栅叠接放大器a1、a2、a3、a4使用同一放大电路及同一共偏压产生电路。
[0067]
在一实施例中，交流耦合电容c
ac
的阻抗几乎小于阻抗匹配的参考值，因而可被忽略。
[0068]
当电阻控制信号s1(s2、s3)是“1”时(即被确立时)，开关sw1(sw2、sw3)被开启，且开关电阻电路sr1(sr2、sr3)的电阻值约等于电阻r
s1
(r
s2
、r
s3
)；反之，如当电阻控制信号s1(s2、s3)是“0”时(即被解除确立时)，则开关sw1(sw2、sw3)被关闭，且呈现断路电路。
[0069]
当放大器控制信号e1(e2、e3、e4)是“1”时(即被确立时)，则共栅叠接放大器a1(a2、a3、a4)被开启，且输入阻抗z
a1
(z
a2
、z
a3
、z
a4
)约等于接通阻抗za；反之，如当放大器控制信号e1(e2、e3、e4)是“0”时(即被解除确立时)，则共栅叠接放大器a1(a2、a3、a4)被关闭，且呈现断路电路。
[0070]
在一实施例中，放大器控制信号e1、e2、e3、e4可以根据多工方案进行编码，以使任
一时点仅有放大器控制信号e1、e2、e3、e4的其中之一被确立，且不同的整数n值将使不同的放大器控制信号被确立。多工方案可以通过式1及式2表示。
[0071][0072]
对于i＝1，2，3，...，n
max
………………………
(式2)
[0073]
也就是说，当整数n是1(2、3、4)时，放大器控制信号e1(e2、e3、e4)是“1”，且共栅叠接放大器a1(a2、a3、a4)被开启。
[0074]
电阻控制信号s1、s2、s3可以根据温度计码方案(thermometer-code scheme)进行编码，以使被确立电阻控制信号的总数量等于n-1(即整数n减一)。温度计码方案可以通过式3及式4表示。
[0075][0076]
对于i＝1，2，3，...，n
max
…………………
(式4)
[0077]
也就是说，当整数n是1时，所有的开关电阻电路(sr1、sr2、sr3等)皆被关闭；当整数n是2时，开关电阻电路sr1被开启且剩余的开关电阻电路sr2、sr3皆被关闭；当整数n是3时，开关电阻电路sr1、sr2皆被开启且剩余的开关电阻电路sr3被关闭；当整数n是4时，开关电阻电路sr1、sr2、sr3皆被开启。
[0078]
在一实施例中，并联电阻r
s0
等于3z0/2，串联电阻r
r1
、r
r2
、r
r3
皆等于3z0/2，电阻r
s1
、r
s2
、r
s3
皆等于3z0，且接通阻抗za等于3z0。
[0079]
当整数n是1时，a1是唯一被开启的共栅叠接放大器，开关电阻电路sr1、sr2、sr3皆未被开启，且从共栅叠接放大器a1所看得的讯源阻抗z
s1
等于并联电阻r
s0
，即3z0/2。输入阻抗zi等于“r
s0
||z
a1”，即阻抗匹配参考值z0。其中，“||”表示并联连接。本领域技术人员可以理解的是，第一阻抗与第二阻抗并联连接之后所产生的有效阻抗等于第一阻抗与第二阻抗的乘积除以第一阻抗与第二阻抗的和。即，z1||z2＝z1z2/(z1+z2)。其中，z1是第一阻抗，z2是第二阻抗。
[0080]
当整数n是2时，a2是唯一被开启的共栅叠接放大器，sr1是唯一被开启的开关电阻电路，且从共栅叠接放大器a2所看得的讯源阻抗z
s2
等于“r
s1
||(r
r1
+r
s0
)”，即3z0/2。输入阻抗zi等于“r
s0
||(r
r1
+(r
s1
||z
a2
))”，即阻抗匹配参考值z0。再者，串联电阻r
r1
、电阻r
s1
、及输入阻抗z
a2
形成一分压器，以使内部电压v2与内部电压v1之间的比例等于“(r
s1
||z
a2
)/(r
r1
+(r
s1
||z
a2
))”，即1/2。如此，共栅叠接放大器a2仅接收共栅叠接放大器a1在整数n是1时(如前述实施例)所接收的输入电压的一半值。换言之，当整数n从1改变为2时，衰减因数为1/2即可被实现。
[0081]
当整数n是3时，a3是唯一被开启的共栅叠接放大器，开关电阻电路sr1、sr2被开启而开关电阻电路sr3被关闭，且从共栅叠接放大器a3所看得的讯源阻抗z
s3
等于“r
s2
||(r
r2
+(r
s1
||(r
r1
+r
s0
)))”，即3z0/2。输入阻抗zi等于“r
s0
||(r
r1
+(r
s1
||(r
r2
+(r
s2
||z
a3
))))”，即阻抗匹配参考值z0。再者，串联电阻r
r2
、电阻r
s2
、及输入阻抗z
a3
形成一分压器，以使内部电压v3与内部电压v2之间的比例等于“(r
s2
||z
a3
)/(r
r2
+(r
s2
||z
a3
))”，即1/2。如此，共栅叠接放大器a3仅接收共栅叠接放大器a2在整数n是2时(如前述实施例)所接收的输入电压的一半值。换言
之，当整数n从2改变为3时，衰减因数为1/2即可被实现。
[0082]
当整数n是4时，a4是唯一被开启的共栅叠接放大器，开关电阻电路sr1、sr2、sr3皆被开启，且从共栅叠接放大器a4所看得的讯源阻抗z
s4
等于“r
s3
||(r
r3
+(r
s2
||(r
r2
+(r
s1
||(r
r1
+r
s0
)))))”，即3z0/2。输入阻抗zi等于“r
s0
||(r
r1
+(r
s1
||(r
r2
+(r
s2
||(r
r3
+(r
s3
||z
a4
))))))”，即阻抗匹配参考值z0。再者，串联电阻r
r3
、电阻r
s3
、及输入阻抗z
a4
形成一分压器，以使内部电压v4与内部电压v3之间的比例等于“(r
s3
||z
a4
)/(r
r3
+(r
s3
||z
a4
))”，即1/2。如此，共栅叠接放大器a4仅接收共栅叠接放大器a3在整数n是3时(如前述实施例)所接收的输入电压的一半值。换言之，当整数n从3改变为4时，衰减因数为1/2即可被实现。
[0083]
如前所述，无论整数n为何：第一，输入阻抗zi总是等于阻抗匹配参考值z0，如此即可实现阻抗匹配的目的；第二，当整数n的值增加一时，被开启的共栅叠接放大器接收到附加有衰减因数1/2的输入电压，如此即可实现精准的可程序化增益的目的；第三，从每一被开启的共栅叠接放大器看向可程序化电阻阶梯120可得到同一阻抗值(即3z0/2)，如此即可实现使用同一共偏压产生电路的目的。
[0084]
参照图2，为本公开一实施例的共栅叠接放大器a1的示意图(图2为本公开一实施例的图1的可程序化增益放大器100的共栅叠接放大器a1的示意图)。共栅叠接放大器a1包含二nmos晶体管211、212及四开关221、222、223、224。四开关221、222、223、224分别受s1(电阻控制信号)、s
1b
、s1(电阻控制信号)、s
1b
控制。其中，s
1b
是电阻控制信号s1的逻辑反转信号。nmos晶体管211的源极、栅极及漏极分别连接于节点n11、n21、n22。nmos晶体管212的源极、栅极及漏极分别连接于节点n22、n23、n19。节点n21通过开关221而连接于第一偏压电压v
b1
，并通过开关222连接于参考地，如此当电阻控制信号s1被确立时，节点n21的第一栅极电压v
g1
等于第一偏压电压v
b1
；反之，当电阻控制信号s1被解除确立时，节点n21的第一栅极电压v
g1
被连接于参考地而等于参考地的电位。节点n23通过开关223而连接于第二偏压电压v
b2
，并通过开关224连接于参考地，如此当电阻控制信号s1被确立时，节点n23的第二栅极电压v
g2
等于第二偏压电压v
b2
；反之，当电阻控制信号s1被解除确立时，节点n23的第二栅极电压v
g2
被连接于参考地而等于参考地的电位。当电阻控制信号s1被解除确立时，由于节点n21及n23皆被连接于参考地，因此nmos晶体管211、212皆被关闭。当电阻控制信号s1被确立时，nmos晶体管211、212皆被开启，且输入阻抗z
a1
是根据第一偏压电压v
b1
及第二偏压电压v
b2
而被决定。nmos晶体管211、212配置为叠接结构，以提供优良的反向隔离。由于节点n11被二nmos晶体管211、212隔离，因此来自节点n19的反冲可以被有效的抑止。在一些实施例中，共栅叠接放大器a1还包含受逻辑反转信号s
1b
控制的额外的开关225。开关225用以在逻辑反转信号s
1b
被确立(或是电阻控制信号s1被解除确立)时，将节点n22连接于参考地。通过在电阻控制信号s1被解除确立时，尝试将节点n22连接于参考地，可以更进一步提升反向隔离性。
[0085]
通过将节点n11替换为节点n12(节点n13、节点n14)、将电阻控制信号s1替换为电阻控制信号s2(电阻控制信号s3、电阻控制信号s4(图未示))、及将逻辑反转信号s
1b
替换为电阻控制信号s2的逻辑反转信号(电阻控制信号s3的逻辑反转信号、电阻控制信号s4(图未示)的逻辑反转信号)，即可以共栅叠接放大器a1的电路实现共栅叠接放大器a2的电路(共栅叠接放大器a3的电路、共栅叠接放大器a4的电路)。
[0086]
参照图3，为本公开一实施例的偏压产生电路300的示意图(图3为本公开一实施例的适于由图2的共栅叠接放大器a1使用的偏压产生电路300的示意图)。偏压产生电路300可
以产生二偏压电压v
b1
及v
b2
。偏压产生电路300包含源极电阻311、第一二极管形式(diode-connected)nmos晶体管321、第二二极管形式nmos晶体管322及电流源331。偏压产生电路300被广泛的使用于现有技术中，且是本领域中技术人员众所周知的，因此在此省略详细的解释。当nmos晶体管的栅极与漏极连接在一起时，则此nmos晶体管被称为二极管形式nmos晶体管。
[0087]
在一实施例中，负载zl为电阻。在另一实施例中，负载zl为谐振槽(resonant tank)，谐振槽包含并联连接的电感及电容。
[0088]
举例来说，但并不限于此：可程序化增益放大器100是使用55nm cmos工艺技术而被制造于硅基板；阻抗匹配参考值z0是50ohm；电源节点v
dd
是1.5v；负载zl并联连接的1nh(纳亨)的电感及500ff的电容；nmos晶体管211、212的“w/l”(其表示宽度/长度)为80μm/60nm；电流源331的输出电流是200μa；源极电阻311是750ohm；nmos晶体管321、322的“w/l”为8μm/60nm；及交流耦合电容c
ac
是2pf。
[0089]
本领域的技术人员将很容易观察到，在保留本公开的启示的同时，可以对装置和方法进行许多修改及变化。因此，上述内容不应被解释为仅由所附权利要求的叙述来界定。

技术特征：
1.一种可程序化增益放大器，包含：一可程序化电阻阶梯，配置于n
max
个接合节点上，并受n
max-1个电阻控制信号控制，其中n
max
为大于1的整数；一共栅叠接放大多工器，包含n
max
个共栅叠接放大器，该n
max
个共栅叠接放大器用以在该n
max
个接合节点接收n
max
个内部电压，并根据n
max
个放大器控制信号将n
max
个输出电流分别输出至具有一负载的一输出节点；及一交流耦合电容，用以将一输入节点耦合至该n
max
个接合节点的一第一接合节点，其中该可程序化电阻阶梯包含n
max-1个串联电阻、一并联电阻及n
max-1个开关电阻电路，该n
max-1个串联电阻用以串联连接于该n
max
个接合节点上，该并联电阻用以将该n
max
个接合节点的该第一接合节点并联于参考地，该n
max-1个开关电阻电路用以根据该n
max-1个电阻控制信号，分别将剩余的n
max-1个接合节点并联于参考地。2.如权利要求1所述的可程序化增益放大器，还包含一编码器，用以接收一整数n，并输出该n
max-1个电阻控制信号及该n
max
个放大器控制信号，其中n为包含1及n
max
在内的1与n
max
之间的整数。3.如权利要求2所述的可程序化增益放大器，其中，该n
max
个放大器控制信号是由该编码器在一多工方案中进行编码，以使在任何时点只有该n
max
个放大器控制信号的其中之一被确立，且不同的n值将使不同的放大器控制信号被确立。4.如权利要求3所述的可程序化增益放大器，其中，该n
max-1个电阻控制信号是由该编码器在一温度计码方案中进行编码，以使被确立的电阻控制信号的总数量等于n-1。5.如权利要求4所述的可程序化增益放大器，其中，该并联电阻及该n
max-1个串联电阻具有同一阻抗值3z0/2，其中z0为阻抗匹配的参考值。6.如权利要求5所述的可程序化增益放大器，其中，该n
max-1个开关电阻电路中的每一个受一对应的电阻控制信号控制，该n
max-1个开关电阻电路中的每一个在该对应的电阻控制信号被确立时被开启，以具有等于3z0的一输入阻抗，且该n
max-1个开关电阻电路中的每一个在该对应的电阻控制信号被解除确立时被关闭并呈现断路电路。7.如权利要求6所述的可程序化增益放大器，其中，该n
max
个共栅叠接放大器中的每一个受一对应的放大器控制信号控制，该n
max
个共栅叠接放大器中的每一个在该对应的放大器控制信号被确立时被开启，以具有等于3z0的一输入阻抗，且该n
max
个共栅叠接放大器中的每一个在该对应的放大器控制信号被解除确立时被关闭并呈现断路电路。8.如权利要求1所述的可程序化增益放大器，还包含一偏压产生电路，用以产生一第一偏压电压及一第二偏压电压，以对该n
max
个共栅叠接放大器进行偏压。9.如权利要求8所述的可程序化增益放大器，其中，该n
max
个共栅叠接放大器中的每一个受一对应的放大器控制信号控制，且该n
max
个共栅叠接放大器中的每一个包含以一层叠结构配置的一第一n型金属氧化半导体晶体管及一第二n型金属氧化半导体晶体管，其中，当该对应的放大器控制信号被确立时，该第一n型金属氧化半导体晶体管的一栅极及该第二n型金属氧化半导体晶体管的一栅极分别连接该第一偏压电压及该第二偏压电压；当该对应的放大器控制信号被解除确立时，该第一n型金属氧化半导体晶体管的该栅极及该第二n型金属氧化半导体晶体管的该栅极连接参考地。10.如权利要求9所述的可程序化增益放大器，其中，当该对应的放大器控制信号被解
除确立时，在该第一n型金属氧化半导体晶体管及该第二n型金属氧化半导体晶体管之间的一内接节点连接参考地。

技术总结
本公开涉及具有阻抗匹配及反向隔离的可程序化增益放大器。可程序化增益放大器包含可程序化电阻阶梯、共栅叠接放大多工器及交流耦合电容。可程序化电阻阶梯配置于N


技术研发人员：林嘉亮
受保护的技术使用者：瑞昱半导体股份有限公司
技术研发日：2022.12.08
技术公布日：2023/8/24